JPH0332370A - Dc―acインバータ回路 - Google Patents
Dc―acインバータ回路Info
- Publication number
- JPH0332370A JPH0332370A JP1166181A JP16618189A JPH0332370A JP H0332370 A JPH0332370 A JP H0332370A JP 1166181 A JP1166181 A JP 1166181A JP 16618189 A JP16618189 A JP 16618189A JP H0332370 A JPH0332370 A JP H0332370A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- switching
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 25
- 239000000284 extract Substances 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 16
- 238000003079 width control Methods 0.000 description 6
- 101100364854 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) vtr-7 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概要)
直流電圧を可聴周波数の交流電圧土に変換出力するD
C−A Cインバータ回路に関し、回路構成を簡略化す
ることを目的どし、入力直流電圧を1〜ランスの1次巻
線に印加し、該1次巻線に直列に接続されたスイッチン
グ用トランジスタをスイッチング制御回路からのスイッ
チング信号に基づいて、スイッチング制御することによ
り、該トランスの2次巻線から取り出される正極性と負
極例の各電圧に基づいて交流蜜月を生成出力するD(>
ACインバータ回路においで、前記2次巻線の一端に接
わ1され、出力交流電圧−,,+の正の」′周期の期間
オンとされる第1のスイッチ素子と、前記2次巻線の化
9i;に接続され、出力交流電圧の負の半周期の期間メ
ンとされる第2のスイッチ素子と、該第1のスイッチ素
子の出力から市況正極性電圧を取り出す第1の整流用ダ
イオードと、該第2のスイッチ素子の出力から前記負極
性電圧を取り出す第2の整流用ダイオードと、該第1及
び第2の整流用ダイオードの各他端と該2次巻線のセン
タタップ端子との間に接続され、該第1及び第2の撃流
用ダイオードの各出力電圧を人々波形整形するシャント
レギ]−レークと、該シャン1へレギユレータの出力電
圧から直流電Jiが1F畳された所望周波数の交流電圧
1を出力する出力回路と、を具備するよう構成づ−る。
C−A Cインバータ回路に関し、回路構成を簡略化す
ることを目的どし、入力直流電圧を1〜ランスの1次巻
線に印加し、該1次巻線に直列に接続されたスイッチン
グ用トランジスタをスイッチング制御回路からのスイッ
チング信号に基づいて、スイッチング制御することによ
り、該トランスの2次巻線から取り出される正極性と負
極例の各電圧に基づいて交流蜜月を生成出力するD(>
ACインバータ回路においで、前記2次巻線の一端に接
わ1され、出力交流電圧−,,+の正の」′周期の期間
オンとされる第1のスイッチ素子と、前記2次巻線の化
9i;に接続され、出力交流電圧の負の半周期の期間メ
ンとされる第2のスイッチ素子と、該第1のスイッチ素
子の出力から市況正極性電圧を取り出す第1の整流用ダ
イオードと、該第2のスイッチ素子の出力から前記負極
性電圧を取り出す第2の整流用ダイオードと、該第1及
び第2の整流用ダイオードの各他端と該2次巻線のセン
タタップ端子との間に接続され、該第1及び第2の撃流
用ダイオードの各出力電圧を人々波形整形するシャント
レギ]−レークと、該シャン1へレギユレータの出力電
圧から直流電Jiが1F畳された所望周波数の交流電圧
1を出力する出力回路と、を具備するよう構成づ−る。
〔産業上の利用分町]
本発明はDC−ACインバータ回路に係り、特に藺流電
圧を可聴周波数の交流電汗に変換出力する1つC−A
Cインバータ回路に関する、。
圧を可聴周波数の交流電汗に変換出力する1つC−A
Cインバータ回路に関する、。
〔従来の技術]
第7図は従来のDC−ACインバータ回路の一例の回路
図を示−ず。同図中、入力端子11゜11′間に入力さ
れた入力部流電1l−(DC人力)(よ、ブ]−り」イ
ル12を介して」ンーアン+j−13に印加される。1
この11ンデ゛ン1ノ13はトランス14の1次巻線1
4aとスイッチング用NPNI〜ランジスタrR+ と
の直列回路に並列に接続されている。トランジスタTR
1(1後述のオペアンプによるパルス幅制御回路20か
らのパルス幅変調信号により、最終的に必要とづ−る出
力周波数fa(=1/Ta)のiooo(g以上の高周
波数でスイッチングされ、トランス14の2次巻線14
b。
図を示−ず。同図中、入力端子11゜11′間に入力さ
れた入力部流電1l−(DC人力)(よ、ブ]−り」イ
ル12を介して」ンーアン+j−13に印加される。1
この11ンデ゛ン1ノ13はトランス14の1次巻線1
4aとスイッチング用NPNI〜ランジスタrR+ と
の直列回路に並列に接続されている。トランジスタTR
1(1後述のオペアンプによるパルス幅制御回路20か
らのパルス幅変調信号により、最終的に必要とづ−る出
力周波数fa(=1/Ta)のiooo(g以上の高周
波数でスイッチングされ、トランス14の2次巻線14
b。
14Cにパルス電属が発1−シ、整流用ダイA−ド15
.16を介して一]ンデンη17,18に印加される。
.16を介して一]ンデンη17,18に印加される。
これにより、]ンテン1ノ17の喘f電圧は第8図にV
aで示す如き正の電圧となり、コンデシリ−18の端F
電圧は同図にvbで示号−如き負の電1[−となる。」
1eの電圧Va及びvbはプラス側とマイナス側の2つ
の巻線14b、14cにJ、る残留磁束のためにピロポ
ル1〜にまで落ちないl、:め、NPNI−ランジスタ
rR2,TR3をスイッチングさせて電汗損失を牛じさ
せてピロポル1〜にまで落す波形整形を行なった後、こ
れらを合成してi〜ランジスタTR2及びTR3の両エ
ミッタと共通端子(接地端子)間に接続されて−いる一
]ンフ゛ンリC1に第8図にVCで示す如き周波数fa
(周期丁a)の交流型[+:(AC出力〉を発生さ
せる1゜この交流電圧Vcは出力端子へ出力されるー・
方、オペアンプによるパルス幅制御回路20に供給され
、ここで正弧波発振器1つからの周波数faの正弦波基
tp;電Hど比較される3、ここで、オペアンプによる
パルス幅制御回路20は第9図に示す如き回路構成とさ
れる3、同図中、22は曲記交流電圧Vcが人力される
端子、23a 、23bは大々発振器で、発振器23a
は正の三角波を発振出力し、発振器23blよ負の三角
波を発振出力する。。
aで示す如き正の電圧となり、コンデシリ−18の端F
電圧は同図にvbで示号−如き負の電1[−となる。」
1eの電圧Va及びvbはプラス側とマイナス側の2つ
の巻線14b、14cにJ、る残留磁束のためにピロポ
ル1〜にまで落ちないl、:め、NPNI−ランジスタ
rR2,TR3をスイッチングさせて電汗損失を牛じさ
せてピロポル1〜にまで落す波形整形を行なった後、こ
れらを合成してi〜ランジスタTR2及びTR3の両エ
ミッタと共通端子(接地端子)間に接続されて−いる一
]ンフ゛ンリC1に第8図にVCで示す如き周波数fa
(周期丁a)の交流型[+:(AC出力〉を発生さ
せる1゜この交流電圧Vcは出力端子へ出力されるー・
方、オペアンプによるパルス幅制御回路20に供給され
、ここで正弧波発振器1つからの周波数faの正弦波基
tp;電Hど比較される3、ここで、オペアンプによる
パルス幅制御回路20は第9図に示す如き回路構成とさ
れる3、同図中、22は曲記交流電圧Vcが人力される
端子、23a 、23bは大々発振器で、発振器23a
は正の三角波を発振出力し、発振器23blよ負の三角
波を発振出力する。。
上記の発振器23a、23bの出カミ角波は」ンパレー
タ24a、24bにより波形幣形されて2人力0 R回
路25a、25bの一方の入力端子に供給される−7”
l’ 、 P W M ]ンパレータ26a。
タ24a、24bにより波形幣形されて2人力0 R回
路25a、25bの一方の入力端子に供給される−7”
l’ 、 P W M ]ンパレータ26a。
26bの−hの入力端子に比較信号として人力される。
また、端子22を介して入力されたボf記交流電圧Vc
は誤差増幅器27a、27bに供給され、ここで正弦波
発振器19より基準電圧として供給される正弦波電圧と
差動増幅された後、PWMIンパレータ26a、26b
の他方の入力端子に入力される。
は誤差増幅器27a、27bに供給され、ここで正弦波
発振器19より基準電圧として供給される正弦波電圧と
差動増幅された後、PWMIンパレータ26a、26b
の他方の入力端子に入力される。
これにより、P W M mlンパレータ26aからO
目回路25aを通して交流電汗VCの正の半周期の波形
部分と基準正弦波電圧とのレベル差に応じてパルス幅変
調(PWM)された第1のパルスが取り出され、一方、
PWM」ンパレータ26bからOR回路25bを通して
交流電圧V(:の負の゛1′−周期の波形部分と基準正
弦波電圧とのレベル差に応じてパルス幅変調された第2
のパルスが取り出される。
目回路25aを通して交流電汗VCの正の半周期の波形
部分と基準正弦波電圧とのレベル差に応じてパルス幅変
調(PWM)された第1のパルスが取り出され、一方、
PWM」ンパレータ26bからOR回路25bを通して
交流電圧V(:の負の゛1′−周期の波形部分と基準正
弦波電圧とのレベル差に応じてパルス幅変調された第2
のパルスが取り出される。
上記の第1のパルスど第2のパルスとはOR回路28に
より合成された後、N l’l) N l−ランラスタ
29を通して前記トランジスタTR1のベースにスイッ
チングパルスとして出力され、その導通朝間ど非導通期
間を出力交流電圧Vcが所定レベルになるように制御す
る。
より合成された後、N l’l) N l−ランラスタ
29を通して前記トランジスタTR1のベースにスイッ
チングパルスとして出力され、その導通朝間ど非導通期
間を出力交流電圧Vcが所定レベルになるように制御す
る。
以上の構成の従来のD(、−ACインバータ回路は、例
えば局舎の48Vの直流電11iit電圧から20口2
の交流電圧Vcへ変換し、それを電話のベルを鳴らす信
号どして用いる場合など広く使用される1、なお、この
時のトランジスタT R+のスイッチング周波数は出力
交流電圧VCの周波数20Hz(=fa)の例えば50
00イ8の100kl−1zである。
えば局舎の48Vの直流電11iit電圧から20口2
の交流電圧Vcへ変換し、それを電話のベルを鳴らす信
号どして用いる場合など広く使用される1、なお、この
時のトランジスタT R+のスイッチング周波数は出力
交流電圧VCの周波数20Hz(=fa)の例えば50
00イ8の100kl−1zである。
なお、後続の電子回路へパワー供給のための直流電圧を
出力交流電圧VCと別に供給することも可能であるが、
伝送路を1つに統一するため一般には該直流電圧を出力
交流電圧Vcに重畳することが多く、この場合に出力文
流電J3−VCに生ずる歪もトランジスタrR2,TR
3にJ:り整形することができる。
出力交流電圧VCと別に供給することも可能であるが、
伝送路を1つに統一するため一般には該直流電圧を出力
交流電圧Vcに重畳することが多く、この場合に出力文
流電J3−VCに生ずる歪もトランジスタrR2,TR
3にJ:り整形することができる。
〔発明が解決しようとする課題]
しかるに、従来のl) C−A Cインバータ回路は波
形整形をするトランジスタ「R2及びrR3が重付の1
1点(グランドレベル〉から浮いており、またTR2,
丁R3をリニア制御する必要があるため、トランジスタ
TR2、TR3の制御回路が複雑でかなりな数の部品を
必要とするという問題があった。
形整形をするトランジスタ「R2及びrR3が重付の1
1点(グランドレベル〉から浮いており、またTR2,
丁R3をリニア制御する必要があるため、トランジスタ
TR2、TR3の制御回路が複雑でかなりな数の部品を
必要とするという問題があった。
また、第9図に示したように、オペアンプによるパルス
幅制御回路20は+側制御の市販のスイッチング制御回
路Cの使用かできヂ、オペアンプをコンパレータ24a
、24b 、26a 、26b 。
幅制御回路20は+側制御の市販のスイッチング制御回
路Cの使用かできヂ、オペアンプをコンパレータ24a
、24b 、26a 、26b 。
誤差増幅器27a、27bとして多く用いているため、
回路が大変複雑であるという問題もあった。
回路が大変複雑であるという問題もあった。
1
本発明は以J−の点に鑑みでなされたもので・、回路I
fiS戒を簡略化し得る1つC−ACインバータ回路を
提供することを目的とする。
fiS戒を簡略化し得る1つC−ACインバータ回路を
提供することを目的とする。
第1A図tま請求項1記載の第1発明の原理構成図を示
す。同図中、第7図と同一構成部分には同一符号を伺し
、その説明を省略する。第1A図にオイテ、41はスイ
ッチング制御回路で、スイッチング用トランジスタTR
+のベースにスイッチングパルスを供給する1、42及
び43は大々第1及び第2のスイッチ素子で、1〜ラン
ス14の2次巻1i114b、14c側に生じた電圧を
、各々出力交流電圧の正、負の半周期の期間通過させる
。
す。同図中、第7図と同一構成部分には同一符号を伺し
、その説明を省略する。第1A図にオイテ、41はスイ
ッチング制御回路で、スイッチング用トランジスタTR
+のベースにスイッチングパルスを供給する1、42及
び43は大々第1及び第2のスイッチ素子で、1〜ラン
ス14の2次巻1i114b、14c側に生じた電圧を
、各々出力交流電圧の正、負の半周期の期間通過させる
。
4.4.45は第1.第2の整流用ダイオードで、ダイ
オード44からはiI:極性の電圧が取り出され、ダイ
オード45からは負極性の電圧が取り出される。
オード44からはiI:極性の電圧が取り出され、ダイ
オード45からは負極性の電圧が取り出される。
46はシャン1〜レギユレータで、ダイオード44及び
45の共通接続点と、2次巻線14b。
45の共通接続点と、2次巻線14b。
2
14Cのセンタタップ端子との間に接続され、上記の正
極性電圧と負極性電属の波形整形を行なう、。
極性電圧と負極性電属の波形整形を行なう、。
/1.7は出力回路で、シャントレギュレータ46の出
力電圧から直流電圧が重畳された所望周波数の交流電圧
を出力する。
力電圧から直流電圧が重畳された所望周波数の交流電圧
を出力する。
かかる第1発明はシヤン1レギユレータ46を設けた点
に特徴がある。
に特徴がある。
第1B図は請求項2記載の第2発明の原理構成図を示す
。同図中、第7図と同一構成部分には同一符号を付し、
その説明を省略する。第1B図において、51は正8i
竹電汗を出ノノする第1の整流回路、52は負極性電圧
を出力つる第2の整流回路、53及び54は夫々第3及
び第4のスイッチ素子で、上記の正極性電圧及び負極性
電圧を夫々波形整形する。
。同図中、第7図と同一構成部分には同一符号を付し、
その説明を省略する。第1B図において、51は正8i
竹電汗を出ノノする第1の整流回路、52は負極性電圧
を出力つる第2の整流回路、53及び54は夫々第3及
び第4のスイッチ素子で、上記の正極性電圧及び負極性
電圧を夫々波形整形する。
55は出力回路で、第3及び第4のスイッチ素子53及
び54の出力電圧を合成して所望周波数の交流電圧を生
成して出力する1、56は第1の全波整流回路で、第3
.第4のスイッチ素子53及び54の出力電圧を全波整
流する1゜ 57は第2の全波整流回路で、正弦波発振器19からの
正弧波を全波整流する。1lIIH11回路58は第1
の全波整流回路56の出力電圧と、第2の全波整流回路
57の出力電圧(基tPi電圧〉と比較し、これにより
スイッチングパルスを生成してスイッチング用トランジ
スタTR+のベースに印加する。
び54の出力電圧を合成して所望周波数の交流電圧を生
成して出力する1、56は第1の全波整流回路で、第3
.第4のスイッチ素子53及び54の出力電圧を全波整
流する1゜ 57は第2の全波整流回路で、正弦波発振器19からの
正弧波を全波整流する。1lIIH11回路58は第1
の全波整流回路56の出力電圧と、第2の全波整流回路
57の出力電圧(基tPi電圧〉と比較し、これにより
スイッチングパルスを生成してスイッチング用トランジ
スタTR+のベースに印加する。
この第2発明はスイッチング制御回路41を、正弦波発
振器19.第1及び第2の全波整流回路56及び57並
びに制御回路58から構成した点に特徴を有する。
振器19.第1及び第2の全波整流回路56及び57並
びに制御回路58から構成した点に特徴を有する。
第1C図は請求項3記載の第3発明の原]!I!構成図
を示す。同図中、第1A図及び第1B図と同−構成部分
には同一符号を付し、その説明を省略する。第1C図に
示す第3発明は、前記第1発明と第2発明とを絹み合わ
セた構成で、第1発明に、R3けるスイッチング制御回
路41を第2発明の構成としたものである、。
を示す。同図中、第1A図及び第1B図と同−構成部分
には同一符号を付し、その説明を省略する。第1C図に
示す第3発明は、前記第1発明と第2発明とを絹み合わ
セた構成で、第1発明に、R3けるスイッチング制御回
路41を第2発明の構成としたものである、。
第1Af9に示した第1発明にa3いで、電位の基準点
(ま2次を線14bと14Cとの接続点くセンタタップ
端j″)て゛あるa−7r、第1及び第2のスイッチ素
子42及び43は各々出力交流電圧が正、負の各゛Y周
1!7Jの期間でのみオンどされるから、第1及び第2
のスイッチ素子42及び43をスイッチング制御4る回
路はディジタル制御の1q路椙或でよく、従来のような
リニア制御の回路構成でなく(よい。また、シャントレ
ギフレータ回路46は上記電位の基準点に接しているた
め、その回路構成【ま簡単な構成にできる。
(ま2次を線14bと14Cとの接続点くセンタタップ
端j″)て゛あるa−7r、第1及び第2のスイッチ素
子42及び43は各々出力交流電圧が正、負の各゛Y周
1!7Jの期間でのみオンどされるから、第1及び第2
のスイッチ素子42及び43をスイッチング制御4る回
路はディジタル制御の1q路椙或でよく、従来のような
リニア制御の回路構成でなく(よい。また、シャントレ
ギフレータ回路46は上記電位の基準点に接しているた
め、その回路構成【ま簡単な構成にできる。
次に第113図に示した第2発明は、交流型片を第1の
全波整流回路56により全波整流して比較電圧4得てい
るため、基準電坏とこの比較電圧を比較してそれらのレ
ベル差に応じたパルス幅のスイッチングパルスを生成す
る制御回路58として、比較電)Y及び基i′1L電斤
が共にil側(又は負側)だけの場合に適用できる単極
性用の11]販のスイッチング制御TNCの使用が可能
となる、。
全波整流回路56により全波整流して比較電圧4得てい
るため、基準電坏とこの比較電圧を比較してそれらのレ
ベル差に応じたパルス幅のスイッチングパルスを生成す
る制御回路58として、比較電)Y及び基i′1L電斤
が共にil側(又は負側)だけの場合に適用できる単極
性用の11]販のスイッチング制御TNCの使用が可能
となる、。
5
更に、第1C同に示した第3発明は上記の第1発明と第
2発明を絹合わせているから、正極+1電圧と負極ゼ1
電圧とを波形整形する回路の制御回路とメイツブング制
御回路41の両ブラをIP!I !Iiな回路構成とす
ることができる。1 (実施例〕 第2図は本発明の第1実施例の回路図を示′?j−、。
2発明を絹合わせているから、正極+1電圧と負極ゼ1
電圧とを波形整形する回路の制御回路とメイツブング制
御回路41の両ブラをIP!I !Iiな回路構成とす
ることができる。1 (実施例〕 第2図は本発明の第1実施例の回路図を示′?j−、。
本実施例は第1発明の実施例で、第2図中、第1Δ図及
び第7図と同一構成部分には同−符弓を(Jし、その説
明を省略する。なお、第2図では第1A図に示したスイ
ッチング制御回路41 (、i、第7図に示した正弦波
発振器1つとオペアンプによるパルス幅制御回路20と
よりなる従来の構成と同一構成でよいため、図示を省略
しである。
び第7図と同一構成部分には同−符弓を(Jし、その説
明を省略する。なお、第2図では第1A図に示したスイ
ッチング制御回路41 (、i、第7図に示した正弦波
発振器1つとオペアンプによるパルス幅制御回路20と
よりなる従来の構成と同一構成でよいため、図示を省略
しである。
第2図において、vlは入力直流電圧、F1λ4゜TR
5は夫々前記第1.第2のスイッチ素子42゜43に相
当するスイッチング用NPNI〜ランジスタ、TR6,
TR7は前記シャンjヘレギュレータ46の一部を構成
するトランジスタである。、 N P6 NトランジスタrR6の]レクタは電流制限用抵抗Rt
を介してダイオードD1のカソードに接続されてa3す
、またPNPトランジスタT−R7の」レクタ(ま電流
制限用抵抗R2を介1)でダイオード[)2の7ノード
に接続されている。。
5は夫々前記第1.第2のスイッチ素子42゜43に相
当するスイッチング用NPNI〜ランジスタ、TR6,
TR7は前記シャンjヘレギュレータ46の一部を構成
するトランジスタである。、 N P6 NトランジスタrR6の]レクタは電流制限用抵抗Rt
を介してダイオードD1のカソードに接続されてa3す
、またPNPトランジスタT−R7の」レクタ(ま電流
制限用抵抗R2を介1)でダイオード[)2の7ノード
に接続されている。。
トランジスタTR6及びTR7の両エミッタは電位の基
準点Gである2次巻線のセンタタップ端子に接続されて
−いる。また、ダイオードD1のアノードど1)2のカ
ソードはタ′イA−−ド44のカソドとダイオードI5
のアノードの接続点に共通接続され−(いる、1 また
、]ンデンサ(’;+ 、 C2及び負部抵抗べI(よ
ダイオードD+ 、 l〜ランジスタT1く6の直列回
路とダイオードL)2.トランジスタ「R7の直列回路
の各々に兼列に接続されている4、更にV2は出力交流
電圧■。1に重畳される直流重圧を示づ。 かかる構成
の第1実施例において、トランジスタ1− R1をスイ
ッチングすると、2次巻線14.bの両端には第3同に
VN2で示す如き正極用の電圧が亮11−シ、かつ、2
次巻線14.Cの両端には同図にVN3で示す如き負極
性の電圧が発生ずる。
準点Gである2次巻線のセンタタップ端子に接続されて
−いる。また、ダイオードD1のアノードど1)2のカ
ソードはタ′イA−−ド44のカソドとダイオードI5
のアノードの接続点に共通接続され−(いる、1 また
、]ンデンサ(’;+ 、 C2及び負部抵抗べI(よ
ダイオードD+ 、 l〜ランジスタT1く6の直列回
路とダイオードL)2.トランジスタ「R7の直列回路
の各々に兼列に接続されている4、更にV2は出力交流
電圧■。1に重畳される直流重圧を示づ。 かかる構成
の第1実施例において、トランジスタ1− R1をスイ
ッチングすると、2次巻線14.bの両端には第3同に
VN2で示す如き正極用の電圧が亮11−シ、かつ、2
次巻線14.Cの両端には同図にVN3で示す如き負極
性の電圧が発生ずる。
トランジスタl”R4は出力される交流′Fi珪の正の
半周期の期間オンとされるようにスイッチング制御され
るため、トランジスタ1−R1の」レクタに供給される
上記電圧VN2は第3図にVTR4でボす如ぎ半波整流
されたような波形とされて−「R,lのエミッタから取
り出され、整流ダイオード44を介してシャン[ヘレギ
ュレータ/46へ供給される。
半周期の期間オンとされるようにスイッチング制御され
るため、トランジスタ1−R1の」レクタに供給される
上記電圧VN2は第3図にVTR4でボす如ぎ半波整流
されたような波形とされて−「R,lのエミッタから取
り出され、整流ダイオード44を介してシャン[ヘレギ
ュレータ/46へ供給される。
また、これと同時に、トランジスタr I−? 5は出
)Jされる交流電属の負の半周期の期間オンとされるよ
うにスイッチング制御されるため、トランジスタT R
5のエミッタに供給される上記電l3−VN3tま第3
図にV TR5で示ずような半波整流されたような波形
とされてTR5の一]レクタから取り出され、整流ダイ
オード/1.5を介してシャン1゛レギ」レータ46へ
供給される、。
)Jされる交流電属の負の半周期の期間オンとされるよ
うにスイッチング制御されるため、トランジスタT R
5のエミッタに供給される上記電l3−VN3tま第3
図にV TR5で示ずような半波整流されたような波形
とされてTR5の一]レクタから取り出され、整流ダイ
オード/1.5を介してシャン1゛レギ」レータ46へ
供給される、。
トランジスタTR6及びTR7は大々F記の電ffV
、 VTR5ヲ波形整形tル;A:メ、−1L/
り、9゜114 電流lTR6、lTR7が第3図に示す如く流れるよう
に制御される。これにより、1−ランジスタT Rsの
コレクタ・エミッタ間には第3図にVTR6で示す電圧
が生じ、トランジスタT Ryのコレクタ・エミッタ間
には同図にV TR7で示す電圧が生じ、十記の」レク
タ電流I工R6、’ TR□を流すことによって電圧降
下(損失〉を4−じさせる。
、 VTR5ヲ波形整形tル;A:メ、−1L/
り、9゜114 電流lTR6、lTR7が第3図に示す如く流れるよう
に制御される。これにより、1−ランジスタT Rsの
コレクタ・エミッタ間には第3図にVTR6で示す電圧
が生じ、トランジスタT Ryのコレクタ・エミッタ間
には同図にV TR7で示す電圧が生じ、十記の」レク
タ電流I工R6、’ TR□を流すことによって電圧降
下(損失〉を4−じさせる。
この結果、これらを波形合成した電圧VClが]ンデン
リC1の両端に発生する。
リC1の両端に発生する。
この電圧V。1は第3図に示す如く所望周波数の交流型
「であり、同図に斜線を句して示した部分がトランジス
タTR6、TR7により波形整形された部分を示す、、
′?lなわち、この波形整形により歪が除去され、正極
性部分と負極性部分が円滑につながった交流電圧V。1
が得られる。
「であり、同図に斜線を句して示した部分がトランジス
タTR6、TR7により波形整形された部分を示す、、
′?lなわち、この波形整形により歪が除去され、正極
性部分と負極性部分が円滑につながった交流電圧V。1
が得られる。
本実施例によれば、トランジスタrRa及び丁R5は夫
々!5純なスイッチング素子として動作するから、トラ
ンジスタrRa 、TR5が電位の基準点Gから浮いて
もTR4、TR5のベース側の制御回路1よ簡liなデ
ィジタル回路で構成できる3゜9 また、シt・ン[ヘレギ1レータ/1G及びその制御l
l Ic1回路はTR6、TR7が電位の基Qlj点G
に接しているから回路構成が肉牛となる、。
々!5純なスイッチング素子として動作するから、トラ
ンジスタrRa 、TR5が電位の基準点Gから浮いて
もTR4、TR5のベース側の制御回路1よ簡liなデ
ィジタル回路で構成できる3゜9 また、シt・ン[ヘレギ1レータ/1G及びその制御l
l Ic1回路はTR6、TR7が電位の基Qlj点G
に接しているから回路構成が肉牛となる、。
次に本発明の第2実施例について第4図及び第5図と共
に説明する。、第4図は本発明の第2実施例の回路系統
図を示Δ−13本実施例(よ第2発明の実施例で、第4
図中、第113図及び第7図と同一構成部分には同一符
号を(I L、その説明を省略する。
に説明する。、第4図は本発明の第2実施例の回路系統
図を示Δ−13本実施例(よ第2発明の実施例で、第4
図中、第113図及び第7図と同一構成部分には同一符
号を(I L、その説明を省略する。
第4図において、61は前記制御回路581こ相当する
スイッチング制御ICで、全波整流回路56及び57の
両出力電坏を比較し、それらのレベル差に応じたパルス
幅のスイッチングパルスを生成出力する。
スイッチング制御ICで、全波整流回路56及び57の
両出力電坏を比較し、それらのレベル差に応じたパルス
幅のスイッチングパルスを生成出力する。
第5図はこのスイッJング制6111 C61の−・実
施例の具体的回路を示す。同図中、第9図と同一構成部
分には同−符gを付し、その説明を省略4′る。第5図
に示すように、スイッチング制御IC61は第9図(こ
示したパルス幅制御回路20に比し、負の三角波との比
較回路部が在召しない簡単な回路構成となっている。。
施例の具体的回路を示す。同図中、第9図と同一構成部
分には同−符gを付し、その説明を省略4′る。第5図
に示すように、スイッチング制御IC61は第9図(こ
示したパルス幅制御回路20に比し、負の三角波との比
較回路部が在召しない簡単な回路構成となっている。。
0
すなわち、本実施例によれば、全波整流によって負の半
周期の交流霜月部分も正の交流電圧に変換しているので
、比較する2つの電圧は正側だ(ノで比較することがで
き、よって従来の回路構成が複雑なパルス幅制御回路2
0に比べて回路構成が簡単なスイッチング制御0IC6
1を使用することかできる。、スイッチング制御IC6
1は一般市販の安価なもの(例えば富士通株式金相製の
MB3759)を使用し得る。1 次に第3発明の実施例について第6図と共に説明する1
、第6図は本発明の第3実施例の回路系統図で、第1C
図、第2図及び第4図と同一構成部分には同−符弓を付
し、その説明を省略する、。
周期の交流霜月部分も正の交流電圧に変換しているので
、比較する2つの電圧は正側だ(ノで比較することがで
き、よって従来の回路構成が複雑なパルス幅制御回路2
0に比べて回路構成が簡単なスイッチング制御0IC6
1を使用することかできる。、スイッチング制御IC6
1は一般市販の安価なもの(例えば富士通株式金相製の
MB3759)を使用し得る。1 次に第3発明の実施例について第6図と共に説明する1
、第6図は本発明の第3実施例の回路系統図で、第1C
図、第2図及び第4図と同一構成部分には同−符弓を付
し、その説明を省略する、。
本実施例は前記した第1実施例と第2実施例とを引合わ
せた実施例で、スイッチング制御回路41と、トランジ
スタTR4、TR5、TR6゜T Ryのベース側の制
御回路の夫々を従来に比し簡単な構成とすることができ
る。
せた実施例で、スイッチング制御回路41と、トランジ
スタTR4、TR5、TR6゜T Ryのベース側の制
御回路の夫々を従来に比し簡単な構成とすることができ
る。
〔発明の効果)
J= i’d’−の如く、第1発明によれば、電位の塁
111;点から浮いている第1及び第2のスイッチ素子
はスイッチング素子のみを行ない、直流重畳による波形
歪は電位のX−i点に接しているシャントレギュレータ
で行なうようにしたため、第1及び第2のスイッチ素子
及びシャン[−レギコーレータの制御回路を、従来の電
位の基準点から浮いているスイッチ素子で波形整形を行
41う回路の制w回路(、二比し、簡単な回路構成とす
ることができる1、又、第2発明によれば、出力交流電
圧と基準正弦波電凡の夫々を全波整流してから比較して
スイッチングパルスを生成する構成としたため、スイッ
チングパルスを生成する回路として正側(又は負側〉の
信シウだけを取扱う一般市販の簡1)1な回路構成のス
イッチング制御ICを使用できるため、回路を簡1iか
つ安価に構成できる。更に、第3発明によれば、上記の
第1発明と第2発明とを組合わせたので、より一層回路
構成を簡11にすることができる智の特長を有するLの
である。1
111;点から浮いている第1及び第2のスイッチ素子
はスイッチング素子のみを行ない、直流重畳による波形
歪は電位のX−i点に接しているシャントレギュレータ
で行なうようにしたため、第1及び第2のスイッチ素子
及びシャン[−レギコーレータの制御回路を、従来の電
位の基準点から浮いているスイッチ素子で波形整形を行
41う回路の制w回路(、二比し、簡単な回路構成とす
ることができる1、又、第2発明によれば、出力交流電
圧と基準正弦波電凡の夫々を全波整流してから比較して
スイッチングパルスを生成する構成としたため、スイッ
チングパルスを生成する回路として正側(又は負側〉の
信シウだけを取扱う一般市販の簡1)1な回路構成のス
イッチング制御ICを使用できるため、回路を簡1iか
つ安価に構成できる。更に、第3発明によれば、上記の
第1発明と第2発明とを組合わせたので、より一層回路
構成を簡11にすることができる智の特長を有するLの
である。1
第1A図、第1B図、第1C図は人々第1発明、第2発
明、第3発明の原理構成図、 第2図は本発明の第1実施例の回路図、第3図は第2図
の各部の信ン1波形図、第4図は本発明の第2実施例の
回路系統図、第5図は第4図の要部の具体的回路図、第
6図は本発明の第3実施例の回路系統図、第7図は従来
の一例の回路図、 第8図は第7図の各部の信弓波形図、 第9図1よ第7図の要部の一例の具体的回路図である。 図において、 14はトランス、 14.8は1次巻線、 14b、14cは2次巻線、 19は正弦波発振器、 41はスイップング制御回路、 42(ま第1のスイッチ素子、 3 43は第2のスイッチ素子、 4.4.45は整流用ダイオード、 46はシャントレギコレータ、 47は出力回路、 5’Hま第1の整流回路、 52は第2の整流回路、 53【ま第3のスイッチ素子、 5/lは第4のスイッチ素子、 55は出力回路、 56は第1の全波整流回路、 57は第2の全波整流回路、 58は制御回路 を示す。 4
明、第3発明の原理構成図、 第2図は本発明の第1実施例の回路図、第3図は第2図
の各部の信ン1波形図、第4図は本発明の第2実施例の
回路系統図、第5図は第4図の要部の具体的回路図、第
6図は本発明の第3実施例の回路系統図、第7図は従来
の一例の回路図、 第8図は第7図の各部の信弓波形図、 第9図1よ第7図の要部の一例の具体的回路図である。 図において、 14はトランス、 14.8は1次巻線、 14b、14cは2次巻線、 19は正弦波発振器、 41はスイップング制御回路、 42(ま第1のスイッチ素子、 3 43は第2のスイッチ素子、 4.4.45は整流用ダイオード、 46はシャントレギコレータ、 47は出力回路、 5’Hま第1の整流回路、 52は第2の整流回路、 53【ま第3のスイッチ素子、 5/lは第4のスイッチ素子、 55は出力回路、 56は第1の全波整流回路、 57は第2の全波整流回路、 58は制御回路 を示す。 4
Claims (3)
- (1)入力直流電圧をトランス(14)の1次巻線(1
4a)に印加し、該1次巻線(14a)に直列に接続さ
れたスイッチング用トランジスタ(TR_1)をスイッ
チング制御回路(41)からのスイッチング信号に基づ
いてスイッチング制御することにより、該トランス(1
4)の2次巻線(14b、14c)から取り出される正
極性と負極性の各電圧に基づいて交流電圧を生成出力す
るDC−ACインバータ回路において、 前記2次巻線(14b)の一端に接続され、出力交流電
圧の正の半周期の期間オンとされる第1のスイッチ素子
(42)と、 前記2次巻線(14c)の他端に接続され、出力交流電
圧の負の半周期の期間オンとされる第2のスイッチ素子
(43)と、 該第1のスイッチ素子(42)の出力から前記正極性電
圧を取り出す第1の整流用ダイオード(44)と、 該第2のスイッチ素子(43)の出力から前記負極性電
圧を取り出す第2の整流用ダイオード(45)と、 該第1及び第2の整流用ダイオード(44、45)の各
他端と該2次巻線(14b、14c)のセンタタップ端
子との間に接続され、該第1及び第2の整流用ダイオー
ド(44、45)の各出力電圧を夫々波形整形するシャ
ントレギュレータ(46)と、 該シャントレギュレータ(46)の出力電圧から直流電
圧が重畳された所望周波数の交流電圧を出力する出力回
路(47)と、 を具備したことを特徴とするDC−ACインバータ回路
。 - (2)入力直流電圧をトランス(14)の1次巻線(1
4a)に印加し、該1次巻線(14a)に直列に接続さ
れたスイッチング用トランジスタ(TR_1)をスイッ
チング制御回路(41)からのスイッチング信号に基づ
いてスイッチング制御することにより、該トランス(1
4)の2次巻線(14b、14c)から取り出される正
極性と負極性の各電圧に基づいて交流電圧を生成出力す
るDC−ACインバータ回路において、 前記正極性電圧及び前記負極性電圧を各々得る第1及び
第2の整流回路(51、52)と、該正極性電圧及び該
負極性電圧を夫々波形整形する第3及び第4のスイッチ
素子(53、54)と、 該第3及び第4のスイッチ素子(53、54)の出力電
圧を合成して所望周波数の交流電圧を出力する出力回路
(55)と、 該第3及び第4のスイッチ素子(53、54)からの交
流電圧を全波整流する第1の全波整流回路(56)と、 前記交流電圧と同一周波数の正弦波を基準電圧として発
振出力する正弦波発振器(19)と、該正弦波発振器(
19)の出力正弦波を全波整流する第2の全波整流回路
(57)と、 該第1及び第2の全波整流回路(56、57)の出力電
圧を夫々比較してスイッチングパルスを生成し、該スイ
ッチングパルスを前記スイッチング用トランジスタ(T
R_1)へ供給する制御回路(58)と、 を具備し、該第1及び第2の全波整流回路 (56、57)、該正弦波発振器(19)及び該制御回
路(58)とから前記スイッチング制御回路(41)を
構成したことを特徴とするDC−ACインバータ回路。 - (3)請求項1記載のDC−ACインバータ回路におい
て、前記スイッチング制御回路(41)を、前記シャン
トレギュレータ(46)の出力交流電圧を全波整流する
第1の全波整流回路(56)と、 前記交流電圧と同一周波数の正弦波を基準電圧として発
振出力する正弦波発振器(19)と、該正弦波発振器(
19)の出力正弦波を全波整流する第2の全波整流回路
(57)と、 該第1及び第2の全波整流回路(56、57)の出力電
圧を夫々比較してスイッチングパルスを生成し、該スイ
ッチングパルスを前記スイッチング用トランジスタ(T
R_1)へ供給する制御回路(58)と、 より構成したことを特徴とするDC−ACインバータ回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1166181A JP2683420B2 (ja) | 1989-06-28 | 1989-06-28 | Dc―acインバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1166181A JP2683420B2 (ja) | 1989-06-28 | 1989-06-28 | Dc―acインバータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0332370A true JPH0332370A (ja) | 1991-02-12 |
JP2683420B2 JP2683420B2 (ja) | 1997-11-26 |
Family
ID=15826580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1166181A Expired - Fee Related JP2683420B2 (ja) | 1989-06-28 | 1989-06-28 | Dc―acインバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2683420B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010504723A (ja) * | 2006-09-20 | 2010-02-12 | プラット アンド ホイットニー カナダ コーポレイション | 発電システムの変調制御 |
EP2922369A1 (en) * | 2014-03-18 | 2015-09-23 | Laurence P. Sadwick | Fluorescent lamp LED replacement |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5095732A (ja) * | 1973-12-26 | 1975-07-30 | ||
JPS54139736A (en) * | 1978-04-21 | 1979-10-30 | Sharp Corp | Electrophotographic copier |
JPS59153468A (ja) * | 1983-02-21 | 1984-09-01 | Shinano Denki Kk | インバ−タの制御回路 |
JPS60106368A (ja) * | 1983-11-11 | 1985-06-11 | Tokyo Electric Co Ltd | 複写機の除電用高圧電源装置 |
-
1989
- 1989-06-28 JP JP1166181A patent/JP2683420B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5095732A (ja) * | 1973-12-26 | 1975-07-30 | ||
JPS54139736A (en) * | 1978-04-21 | 1979-10-30 | Sharp Corp | Electrophotographic copier |
JPS59153468A (ja) * | 1983-02-21 | 1984-09-01 | Shinano Denki Kk | インバ−タの制御回路 |
JPS60106368A (ja) * | 1983-11-11 | 1985-06-11 | Tokyo Electric Co Ltd | 複写機の除電用高圧電源装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010504723A (ja) * | 2006-09-20 | 2010-02-12 | プラット アンド ホイットニー カナダ コーポレイション | 発電システムの変調制御 |
EP2922369A1 (en) * | 2014-03-18 | 2015-09-23 | Laurence P. Sadwick | Fluorescent lamp LED replacement |
Also Published As
Publication number | Publication date |
---|---|
JP2683420B2 (ja) | 1997-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4035710A (en) | Pulse width modulated voltage regulator-converter/power converter having means for improving the static stability characteristics thereof | |
JPH06502294A (ja) | 高力率倍電圧整流器 | |
US6483721B2 (en) | Resonant power converter | |
JPS63502953A (ja) | 中性点がクランプされたpwmインバ−タのための双方向性スイッチ | |
JPS6130785B2 (ja) | ||
US20050078848A1 (en) | Power amplifier and method for split voice coil transducer or speaker | |
US5622643A (en) | Process and device for controlling power for a circuit for induction cooking including a resonant invertor | |
JPH0332370A (ja) | Dc―acインバータ回路 | |
JPS58130779A (ja) | 対称制御を備えたインバ−タ回路 | |
JPH07131984A (ja) | 直流電源装置 | |
JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
JP2539158Y2 (ja) | 直流電源装置 | |
JP3277637B2 (ja) | インバータ制御式溶接電源 | |
JPH07135769A (ja) | 直列共振コンバータ | |
JP3211944B2 (ja) | インバータ装置 | |
JP2632586B2 (ja) | 蓋付容器 | |
JP2632587B2 (ja) | 電源装置 | |
JP2001037223A (ja) | スイッチング電源回路 | |
JPH0884473A (ja) | 直流電源装置 | |
US5608293A (en) | Lamp circuit arrangement for controlling current flow through switching element | |
JP3623765B2 (ja) | スイッチングコンバータ | |
JPS6242471Y2 (ja) | ||
JPH0540714Y2 (ja) | ||
SU1471273A1 (ru) | Двухтактный транзисторный инвертор | |
JP2811339B2 (ja) | Dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |