JPS63305749A - インバ−タの電流検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインバータの交流出力側の電流を主回路から電
気的に絶縁して検出する装置に関するものである。

〔従来の技術〕

インバータの交流出力側の電流を、主回路から電気的に
絶縁して検出する方式として、特開昭５９−２１３２４
８号や特開昭５９−１６５９６９号公報にあるようにイ
ンバータの交流出力端子の電流を変流器によって検出す
ることが多用されている。

また、シャント抵抗器で負荷電流を検出し、これの出力
を絶縁増幅器を通すことによって主回路から電気的に、
絶縁した出力を取り出すことも行われている。絶縁増幅
器を使用したものは、ホトカプラを使用した光方式と発
振器とパルストランスを使用したＤＣ−ＤＣコンバータ
方式の２種類に分けることができる。

〔発明が解決しようとする問題点〕

上記従来技術に於いて変流器を用いて負荷電流を検出す
る方式は、変流器そのものが比較的大きいので実装しに
くい。

また、先方式の絶縁増幅器を用いる方式は経年変化に対
しての配慮が必要である。

更に、ＤＣ−ＤＣコンバート方式の絶縁増幅器は発振器
、発振用トランス、補助電源等が必要であり１部品点数
が多くなる欠点がある。

本発明は以上のような点に鑑み成されたものであって、
その目的とするところはＤＣ−ＤＣコンバート方式での
検出を簡単且つ安価にできる回路構成を提供することに
ある。

〔問題点を解決するための手段〕

上記目的は、ＤＣ−ＤＣコンバータ方式の構成要素のう
ち１発振器１発振用トランス補助電源等をインバータの
スイッチング制御回路が有しているものを共用すること
により達成される。

すなわち本発明では夫々出力の相数と同じ数の上アーム
と下アームとを有しており、これ等上アームと゛下アー
ムとが対になって、直流電力入力端子間に直列に接続し
てあり、夫、々の上アームと下アームとの接続点から交
流出力端子が出ており、夫々の上アームと下アームとは
主スイッチング素子を有しており、これ等主スイッチン
グ素子のうち、基準電位側となる主スイッチング素子の
少くとも一部は、直流電源と、この直流電源に接続した
第一トランスと、この第一トランスと前記直流電源との
間に接続してあり、前記直流電源の電圧をスイッチング
して第一トランスの一次巻線に印加する補助スイッチン
グ素子と、前記第一トランスの一次巻線に対して電気的
に絶縁しである二次巻線の出力の整流出力をスイッチン
グ電源とするインバータに於いて、電流検出装置を以下
のように構成する。すなわち交流出力端子に接続した負
荷電流検出用のシャント抵抗器と、このシャント抵抗器
の出力を前記基準電位側となる主スイッチング手段のス
イッチング電源回路を構成する第一トランスの二次巻線
の出力に同期して交流に変換し第ニドランスの一次巻線
に印加する交流変換手段と。

第ニドランスの一次巻線に対して電気的に絶縁しである
二次巻線の出力を前記補助スイッチング素子のオンオフ
に同期して整流する整流回路とを設け、この整流回路の
出力の大きさからインバータの負荷電流の大きさを検出
する。

〔作用〕

ベース電源用スイッチングレギュレータを構成する補助
スイッチング素子は、高周波の規則正しい交流電圧を供
給するため、電流検出用のＤＣ−ＤＣコンバータの構成
要素である発振器及び発振用トランスで伝送される同期
信号として共用できる。

また、ベース電源の基準電位は一般に、各パワートラン
ジスタのエミッタであり、負荷電流検出用シャント抵抗
器を上アームのトランジスタのエミッタと負荷の間に入
れれば、この上アームのトランジスタのベース電源と、
電流検出部の基準電位が共通になる。このため、ベース
電源が電流検出部の補助電源として使用できる。

以上のように、スイッチングレギュレータに依るベース
電源回路は、電流検出用ＤＣ−ＤＣコンバータの構成要
素としての共通要素をもっている。

また、ベース電源は各アームに供給する必要があるため
、必然的に同期信号を供給していることになる。したが
って、信号用トランスと簡単な回路、を追加するだけで
電流検出回路が構成できる。

〔実施例〕

インバータの主回路２１は第３図に示すように夫々出力
相数と同数の上アームと下アームとを有している。夫々
の上アームは主スイッチング素子としてＮＰＮ形パワー
トランジスタＱ　１０−ｔ　ｙＱｉｏ−２，Ｑ７σ−３
を有しており、下アームはＮＰＮ形パワートランジスタ
Ｑｔ２−１　＊　Ｑｌ２−２　ｔ　Ｑｉｘ−ｙを有して
いる。

パワートランジスタ、Ｑｓ−ｔとＱｌｘ−１ｔ　Ｑ／ρ
−２とＱｌ、ｔ−２，Ｑ、ｔｏ４とＱｙ２−３は対にな
って直流電力入力端子Ｔｔ　　、　Ｔ２間に直列に接続
しである。

夫々の上アームと下アームとの接続点から交流出力端子
Ｐ／　　ｔ　ＰＪ　　ｔ　Ｐ３　が出ている。これ等の
端子には負荷としての三相誘導電動機１９が接続してあ
゛る。

この回路では主スイッチング素子としてＮＰＮ形パワー
トランジスタを用いているのでＱｉｘ−１＋Ｑ１０−コ
ｔ　Ｑｌ２づのエミッタ端子をスイッチング制御回路１
−１の基準電位Ａ１と等しくする。

第１＠には上側アームを構成している主スイッチング素
子Ｑ１０−１　ｔ　Ｑ１０−２ｗ　Ｑｉｅｓ−１がＱｉ
ｘで、また下側アームを構成している主スイッチング素
子Ｑ／２−７＊Ｑｔニー２．ＱｌＬづがＱｔコで代表し
て示しである。

基準電位側となる主スイッチング素子Ｑ１０のスイッチ
ング制御回路１−１は第１図に詳細に示しであるように
補助直流電源ＤＥとこの直流電源ＤＥに一次巻線のセン
タ一端子と両エンド端子間を接続した第一トランスＴｒ
ｔ　と、これ等第一トランスと補助直流電源ＤＥ間に接
続した補助スイッチング素子としてのＭＯＳ−ＦＥＴ、
Ｑ、、ＱＪとを有している。

この補助スイッチング素子Ｑｔ　ｙ　ＱＪはスイッチン
グ電源コントロール回路１７で交互にオン、オフ制゛御
するように構成しである。つまり回路１７と補助スイッ
チング素子Ｑｔ　＃　ＱＪと電源ＤＥと第一トランスＴ
ｒｌとでスイッチングレギュレータを構成している。

第一トランスＴｒｉ　の二次巻線は一次巻線に対して電
気的に絶縁しである。二次巻線の片方の端子の電位はＡ
３　として示すように主スイッチング素子Ｑ／σのエミ
ッタ端子と共通の電位になる。二次巻線の両方の端子間
には整流用のダイオードＤＩと平滑用コンデンサＣ／間
じく整流用ダイオードＤ２　　と平滑用コンデンサＣノ
　とが直列に接続しである。ダイオードＤＩ　とＤＪ　
とは導通方向が互いに反対方向を向いている。

全体を１３で示す回路は第２図に詳細に示すように構成
しである。　Ｔｂｔ　　、　Ｔｂｓ　がベース信号入力
端子である。このベース信号はホトカブラＰｈｔで電気
的に絶縁され、更に増幅回路ＡＭＰで増幅されてスイッ
チング制御信号となる。ダイオードＤＩとコンデンサＣ
／　との直列接続点Ｐ４　は主スイッチング素子Ｑ１０
のコレクタに接続され、ダイオードＤスとコンデンサＣ
２との直列接続点Ｎ５は負電源となりベース電源を形成
する。

前記パワートランジスタＱ／Ｉのエミッタと負荷との間
に、電流検出用のシャント抵抗器Ｒ／ａがある。一方、
入出力ともセンタタップ付の信号トランスＴｒ２があり
、入力側の両側端子と並列にｎチャンネルＦ　Ｅ　Ｔ　
ＱａとＰチャネルＦＥＴＱ、ｒの直列回路がある。前記
信号トランスＴｒ、Ｌの入力側センタタップと、前記２
つのＦＥＴの接続中点の間に、前記シャント抵抗器の両
端子が接続されている。

前記ＮチャンネルＦＥＴＱ４のゲートと、負電源Ｎ３　
の間には、ゲート側をカソードとしたダイオードＤ４　
と抵抗Ｒ７の直列回路があり、前記ＰチャンネルＦＥＴ
Ｑ３のゲートと、正電源Ｐ４　の間には、ゲート側をア
ノードとしたダイオードＤ３と抵抗Ｒ１の直列回路があ
る。前記ダイオードＤ。

のカソードと前記ダイオードＤ４の７ノード閏に抵抗Ｒ
２と抵抗Ｒ４の直列回路があり、その中点が前記電源ト
ランスＴｒ／のダイオードブリッジ側端子に接続されて
いる。ここに、ＦＥＴＱ５　。

ＱＪ、ダイオードＤ３　　、　Ｄ４　、揉抗Ｒｔ　　ｇ
　Ｒｘ、　ｅＲ３、Ｒ４で形成されるスイッチ群を交流
変換手段５と称す。

前記信号トランスＴｒ２の出力側センタタップは、基準
電位Ａ１に接続され、他の２つの端子は、それぞれアナ
ログスイッチＱ、ｔ　＋　Ｑａの入力側に接続されてい
る。前記アナログスイッチＱｆ、Ｑｌ。

の出力は互いに接続され、反転増幅器９の入力端子に接
続されている。前記反転増幅器は、演算増幅器の反転入
力と出力の間にコンデンサが接続されている。前記２つ
のアナログスイッチＱりｔＱｉの第２−オフ信号は、前
記ＭＯ８−ＦＥＴＱ／　。

Ｑ２のゲート信号で制御され、同期がとられている。こ
こに、アナログスイッチＱｒ、Ｑｂと前記反転増幅器９
で構成される回路を整流回路１１と称す。

なお、パワートランジスタＱ１０は、パワートランジス
タＱ／ｊとトーテムポール出力を形成し、インバータの
１つのアームとなる。さらに、前記パワートランジスタ
Ｑ／スのベースは、下アームベース制御回路１５により
制御される。これは任意のベース制御回路で良い。

本発明の詳細な説明する。

第一トランスＴｒｚ　の出力は一次側に対して絶縁され
た第４図（ｄ）に示すように規則的な交流電圧（基準電
位Ａ１に対し、正電圧、休止、負電圧、休止のサイクル
をとる）を出力する。ダイオードＤｒ　、［］ａは、ト
ランスＴｒ１の出力を半波整流し、正電源Ｐ３　と負電
源Ｎ３を形成し、パワートランジスタＱ／σのベース制
御回路１３及び、交流変換手段５に供給される。

パワートランジスタＱ／ジと負荷の間に接続されたシャ
ント抵抗Ｒ／σには、第４図（ｃ）に示す負荷電流に比
例した電圧が発生し、この電圧が交流変換手段５で交流
変調され、信号トランスＴｒ２の入力になる。

交流変換手段５は、ｎチャンネル及びＰチャンネルＦＥ
Ｔで形成され、第一トランスＴｒ／　の出力でｏｎ−ｏ
ｆｆ制御される。

第一トランスＴｒ７の出力が正電位の時、ｎチャンネル
Ｆ　Ｅ　Ｔ　Ｑ４がオンでＰチャンネルＦ　Ｅ　Ｔ　Ｑ
ｙがオフとなり、出力が負電位の時、ｎチャンネルＦ　
Ｅ　Ｔ　Ｑ４がオフでＰチャンネルＦＥＴＱｊがオン、
出力が休止の時１両ＦＥＴがオフ状態になるよう、各Ｆ
ＥＴのゲート電圧がバイアスされている。ダイオードＤ
５　ｓ　Ｄ４は、ＦＥＴのゲートが順電位になるのを防
ぐ役を果している。

交流変換手段５で変調されたシャント抵抗器Ｒ１０間の
電圧は、第ニドランスＴｒユで二次側に伝送され、アナ
ログスイッチＱｒ　ｔ　Ｑｔに入力された第４図（ｅ）
（ｆ）に示す入力はここで復調される。アナログスイッ
チは、ＭＯＳ−ＦＥＴの第２−オフ信号と同一の信号で
オン−オフされるため。

ＭＯＳ−ＦＥＴＱｉ　、Ｑ−２〜）−ランスＴｒｌ〜Ｆ
ＥＴ　　Ｑｉ　、　Ｑ４〜信号トランスＴｒλ〜アナロ
グスイッチＱｒ　ｖ　Ｑｔという信号の流れで、第４図
（ｇ）に示す出力が得られ同期整流が可能になる。

９４図（ａ）はＱ／ρのオンオフ状態を示す図。

（ｂ）は時間軸を伸ばして示す図、（ｃ）はシャント抵
抗Ｒ１０の出力である。第４図（ａ）の各ｔＩ。

ｔ２　、　ｔ４期間は端子Ｔｂｚ、Ｔｂλ間にベース信
号が入っている。

なお、第３図に於いて、高力端子Ｐ３にはシャント抵抗
が接続してないが、この端子に流れる負荷電流の大きさ
は、出力端子Ｐ／　に流れる電流の大きさを示す整流回
路１１−１とＰ２に流れる電流の大きさを示す整流回路
１１−２との差から演算によって求めることができる。

第１図では、ＭＯＳ−ＦＥＴＱｉ　がオンのとき、アナ
ログスイッチＱｒがオン、ＭＯＳ−ＦＥＴＱ２がオンの
とき、アナログスイッチＱｔ−がオンになるようにして
いるが、これをＱｔがオンのときＱｉもオン、Ｑ２がオ
ンのときＱｒもオンになるようにすれば、信号の反転が
可能になる。

なお、本発明では、アナログスイッチＱｒ　ｒ　Ｑｉの
出力を反転増幅器に入力しているが１反転増幅器の代わ
りに、サンプルホールド回路やコンデンサと抵抗とのロ
ーパスフィルタ等を使用してもよい、さらに、ＭＯＳ−
ＦＥＴＱｔ　、Ｑλはトランジスタでもよく、パワート
ランジスタＱ／ｐｔ　Ｑｔは、パワーＭＯ５−ＦＥＴ、
ＳＩＴ、サイリスタ等のスイッチング素子でもよく、Ｆ
ＥＴＱヌｒ　０４はアナログスイッチ等の電子回路及び
論理回路を使用した構成でもよいことは、当然のことで
ある。

第５図は本発明の異なる実施例である。この実施例では
第一トランスＴｒ／の一次巻線はセンタタップを有して
ない、従ってＭＯＳ−ＦＥＴＱ／は省略され、Ｑ２のみ
がある。

この場合には第一トランスＴｒ１　の二次巻線に流れる
逆起電力により第一トランスＴｒ１　の−次巻線の残留
磁束の方向は反転する。

なお、以上の実施例では主スイッチング素子としてＮＰ
Ｎ形パワートランジスタを用いたので基準電位が上アー
ムを構成するパワートランジスタのエミッタとなったｔ
＜　Ｐ　Ｎ　Ｐ形トランジスタやＪチャンネルパワーＭ
ＯＳ−ＦＥＴを用いれば下アームの主スイッチング素子
のベース信号を作るスイッチングレギュレータの出力に
同期させて交流変換手段及び整流回路を働かせることが
できる。第６図は２つのインバータ２１−１と２１−２
を有する場合の例である。第一トランスＴｒ／の前段は
共同できる。

〔発明の効果〕

本発明によれば、スイッチングレギュレータを使用した
ベース電源回路と、シャント抵抗を使用したＤＣ−ＤＣ
コンバータ方式の電流検出回路の大部分の構成要素（発
振器、発振用トランス、補助電源）が共用化できるので
、装置が簡単で小型になり、安価になるという効果があ
る。

【図面の簡単な説明】

第１図は本発明装置の実施例を示す回路図。 第２図は第１図に示した回路の一部の詳細例を示す回路
図、第３図は第１図に示した回路のより広い部分の詳細
を示す回路図、第４図は第１図に示した回路の動作を示
すのに用いるタイムチャート、第５図は本発明の異なる
実施例を示す回路図、第６図は本発明の更に異なる実施
例を示す回路図である。 １・・・プッシュプル形スイッチング電源、３・・・ベ
ース電源、５・・・交流変換手段、１１・・・整流回路
、１３・・・上アームベース制御回路、１５・・・下ア
ームベース制御回路。 ｌｆｙ２Ｉ２１

Claims (1)

【特許請求の範囲】
1. １、夫々出力の相数と同じ数の上アームと下アームとを
   有しており、これ等上アームと下アームとが対になって
   、直流電力入力端子間に直列に接続してあり、夫々の上
   アームと下アームとの接続点から交流出力端子が出てお
   り、前記夫々の上アームと下アームとは主スイッチング
   素子を有しており、これ等主スイッチング素子のうち、
   基準電位側となる主スイッチング素子の少くとも一部は
   、直流電源と、該直流電源に接続した第一トランスと、
   該第一トランスと前記直流電源との間に接続してあり、
   前記直流電源の電圧をスイッチングして前記第一トラン
   スの一次巻線に印加する補助スイッチング素子と、前記
   第一トランスの一次巻線に対して電気的に絶縁してある
   二次巻線の出力の整流出力をスイッチング電源とするも
   のに於いて、前記交流出力端子に接続した負荷電流検出
   用のシャント抵抗器と、該シャント抵抗器の出力を前記
   基準電位側となる前記主スイッチング手段のスイッチン
   グ電源回路を構成する前記第一トランスの二次巻線の出
   力に同期して交流に変換し、第二トランスの一次巻線に
   印加する交流変換手段と、前記第二トランスの前記一次
   巻線に対して電気的に絶縁してある二次巻線の出力を前
   記補助スイッチング素子のオンオフに同期して整流する
   整流回路とを有することを特徴とするインバータの電流
   検出装置。