JPS62503142A

JPS62503142A - 比例型ベ−ス駆動回路

Info

Publication number: JPS62503142A
Application number: JP61503478A
Authority: JP
Inventors: グゥエン、ヴェトソン・エム; ドヒャンチャンド、ジョン・ピー; ソロット、ピエール・エス
Original assignee: サンドストランド・コ−ポレ−ション
Priority date: 1985-06-14
Filing date: 1986-06-10
Publication date: 1987-12-10
Also published as: WO1986007501A1; EP0242368A4; EP0242368A1; US4651267A; IL78900A0

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】比例型ベース駆動回路この発明は、一般にスイッチ制御回路、特に、トランジスタのための比例型ベース駆動回路に関するものである。

背景技術パワートランジスタは、それらがパワー−スイッチとして作動される、すなわち十分飽和または非導通で作動されることを必要とする応用にしばしば使用される。このような応用は、例えば、一対の直列接続されたトランジスタが、トランジスタが負荷を付勢するためその間の接続点で交流電流および交流電圧を生じるように代わるかわる作動する第１および第２の電圧間に結合されたインバータである。このような応用において、導通しているとき、スイッチが導通および非導通時間を最小にし且つスイッチにおける負荷を最小にするように適当な飽和レベルで作動することは、危険なことである。

トランジスタに供給されるベース電流がそのコレクタにおける電流の関数として制御される比例型ベース駆動回路が発明された。このような回路はトランジスタのコレクタと直列に接続される一次巻線とトランジスタノヘースーエミッタ接続点間に結合された二次巻線を有する変流器を使用する。付加巻線、すなわち駆動巻線はまた、変流器の鉄心に備えられ、二次巻線と磁気的に結合されている。動作において、駆動パルスは、二次巻線を介してトランジスタを導通するベース駆動電源によって駆動巻線で生じる。次には、これによって電流がコレクタに流れ、そのために、電流が一次巻線に流れる。−次巻線に流れる電流によって、駆動パルスが取り除かれた直後、トランジスタを飽和で作動し続ける再生電流もまた生じる二次巻線に電圧が誘導される。それによって、比例型ベース駆動回路は、定利得電流増幅器としてトランジスタを動作する。このような比例型ベース駆動回路は、パワーコン８の会報、Ｄ−２、第１−１５頁に発表された、ワシントン州リーンウッドのＥＬＤＥＣ社のラル７カーパンタ著の論文「高電圧スイッチングトランジスタのための新しい汎用比例駆動技術」に開示されている。

しかしながら、変流器の鉄心は、鉄心のヒステリシスから生じる有害な影響を除去するために周期的に“リセット”されねばならないことがわかった。このリセット機能は、駆動巻線に適当な極性のリセットパルスを生じるベース駆動電源によって達成される。リセットパルスのタイミングが正確に制御され、電源が有効な振幅のパルスを供給することができるにちがいないため、変流器の鉄心をリセットするこの必要性は、ベース駆動電源の設計をはなはだしく複雑にする。

前記の型の設計はまた、２つ又はそれ以上のスイッチはベース駆動比例機構を用いて制御され−るべきこれらの応用において望ましくない。この場合、−次巻線は各トランジスタと直列に接続されるにちがいないし、トランジスタが使用される回路の大きさおよび重さと必要とされる別々の導線の数をもまた著しく増加する。

これは、装置の主電力電極が、２つのこのようなトランジスタが共に適当な面を加圧することによって簡単に直列に接続されることができるようにベース電極のために備えられている別々の接続体と共にその上部および下部金属面を備えている、口語的には”ホッケーパック”トランジスタという用語のパワー・スイッチを使用するこれらの応用において特に不利である。このような応用において、余分の導線によって実装における問題を引き起こし、回路の出力段に付加的な不所望なインダクタンスを導入する。

他の型の比例型ベース駆動回路はカミラー他の米国特許第４．４９！１，０１７号明細書に開示されている。この比例型ベース駆動回路は、ベース駆動信号を受信する一次巻線、第１および第２のパワートランジスタのベースとそれぞれ結合された第１および第２の二次巻線、および負荷と第１および第２のパワートランジスタ間の接続点間に直列に結合された再生巻線を含む。−次巻線にパルスを印加することによって、第１のパワートランジスタを導通させ、次には負荷電流が再生巻線を通して負荷に流れる。再生巻線を流れる電流によって、再生電流が第１のパワートランジスタを飽和状態に維持するように第１の二次巻線に流れる。

その後、第２の駆動トランジスタが導通され、第１のトランジスタは、再生巻線に反対方向の負荷電流もまた流すようにする一次巻線に逆極性のパルスを印加することによって非導通にされる。この電流は、第２のトランジスタを飽和状態に維持するように第２の二次巻線に電圧および電流を誘導する。

類似の型の比例型ベース駆動回路は、前田他の米国特許第４，４２４゜５５６号明細書、ファーレアー他の米国特許第４．３１９．３１６号明細書、ウェルフォードの米国特許第５，５８８，６６９号明細書および英国特許出願第２０７１　９５０　Ａ号に開示されている。さらに、最後に述べた英国特許出願は直列共振インバータと関連するこのようなベース駆動回路を開示する。

このような型のベース駆動比例回路は、しかしながら、中性点がクランプされたインバータと共に使用するため容易に適合させることができない。また、パワー・スイッチの非導通時間は最小にされない。そして、また過負荷の場合には、スイッチング装置を付勢しないように保護回路が備えられていない。

発明の開示この発明によると、比例型ベース駆動回路はパワー・スイッチの非導通時間の減少し、それによって効率が増加する。なお、ベース駆動回路は、中性点がクランプされたインバータで容易に実施され、保護機能が、過電流または他の異常状態の場合にはパワー・スイッチを消勢するように取り入れられる。

この発明によれば、インバータまたは他の電力回路における第１および第２のパワー・スイッチを代わるかわる作動するための比例型ベース駆動回路は、両方のパワー・スイッチによって発生される負荷電流がこのような巻線に流れるようにパワー・スイッチの各の主電流電極と結合された一次巻線を有し且つその各々が負荷電流に比例する再生電流を生じる第１および第２の二次巻線をさらに含む変流器を含む。第１および第２の補助スイッチは、第１の二次巻線と第１のパワー・スイッチの制御電極間および第２の二次巻線と第２のパワー・スイッチの制御電極間にそれぞれ結合されている。第１および第２のパワー・スイッチのそれぞれと同期して第１および第２の補助スイッチの各を作動するための手段が含まれる。それぞれのパワー・スイッチによって受信されるベース駆動信号が第１のレベルを取り、それによって、このようなパワー〇スイッチの制御電極と二次巻線とが接続されるとき、各補助スイッチは、それによって閉じられ、且つその手段において、ベース駆動信号がそれぞれのノくワー・スイッチの制御電極から二次巻線を切離すような第２のレベルをとると、各補助スイッチは開かれる。

好ましい実施例において、各補助スイッチは関連するパワー・スイッチより小さい大きさのオーダーである応答時間を有する。それゆえ、したがって、補助スイッチは関連するパワー・ス、イツチのπＩＪ御ｔａの再生電流を取除くように迅速に開かれることができる。それによって、ベース電流は減少し、このため、その補助スイッチを高速に非導通にする。

この発明の他の実施例によれば、過電流状態を検出するだめの手段が再生巻線と直列に配置され、検出手段に応動する手段が、過電流状態が検出されたとき、パワー・スイッチを消勢するため備えられている。

この発明の比例型ベース駆動回路は、プッシュプルまたはＰＷＭインバータ、共振インバータまたは中性点がクランプされたＰＷＭインバータで使用される。

第１図はこの発明の比例型ベース駆動回路を組み込んだインバータ回路の結合概略ブロック図である。

第２図は第１図に示された回路の動作を説明する一連の波形図である。

第３図はこの発明の比例型ベース駆動回路を組み込んだ中性点がクランプされたインバータの結合概略ブロック図である。

第４図はこの発明の比例型ベース駆動回路を組み込んだ直列共振インバータの結合概略ブロック図である。

第５図は過電流状態を検出するため抵抗の形で検出手段を組み込んだこの発明の比例型ベース駆動回路の他の実施例の概略図である。

第６図は過電流状態の場合にはパワー・スイッチを消勢するため第５図に示された検出抵抗を組み込んだ保護回路の概略図である。

発明を実施するための最上のモードいま、第１図を説明する。第１図には、負荷１２を付勢する交流電流波形を生じるインバータ１０が示されている。インバータ１０は、一対のＤＣ電圧源Ｅ。

およびＥ２　から第１および第２のＤＣ電圧ｖ品およびｖＤｃを受信する。ＤＣ電源Ｅ、と８２間の接続点は第１および第２のＤＣ電圧ｖ品とＶＤｃ　の間にあり、負荷１２の一端に結合された第３、即ち中性電圧Ｎである。

第１および第２のパワー書スイッチＴ１とＴ２の各は、電圧■晶および”ＤＣと直列に結合された２つの主電流電極を含む。一対の７リーホイリングダイオードＤ１およびＤ２はフリーホイリング電流を取扱うためにトランジスタＴ１とＴ２と逆並列の関係で結合されている。

トランジスタＴ１と１２間の接続点は交流器２０の一次巻線２０ａを通して負荷１２の第２端に結合されている。

それらが所望のように他の型のパワー・スイッチを備えていることは注目すべきであるけれども、スイッチＴ１とＴ２はバイポーラトランジスタとして説明されている。これらのスイッチはスイッチの制御、即ちベース電極と結合されたベース駆動論理回路２２によって導通にトリガされる。好ましい実施例では、各パワー・スイッチＴＩ　、Ｔ２は各スイッチな導通状態および非導通状態のそれぞれに駆動するため導通および非導通パルスを必要とするダーリントントランジスタを備えている。導通および非導通パルスは逆極性であって、共に第１および第２のレベルをとるベース駆動信号を含む。第１のレベルはトランジスタを飽和にゲートするのに十分である適当なパワートランジスタのエミッタに関して正の電位であり、第２のレベルはトランジスタを十分非導通にするのに十分である負の電位である。

スイッチＴＩ　、Ｔ２はベース駆動論理部２２によって代わるかわる作動される。それで、交流負荷電流が発生される。負荷１２および巻線２０ａは両方共、スイッチＴＩ　、Ｔ２の両方の主電流電極と結合されている。それで、負荷電流の両方の半サイクルがそこに流れる。次には、この交流負荷電流が、変流器２０の一部である第１および第２の二次巻線２０ｂ、２０ｃに流れるように電流を誘導する。これらの誘導された電流は各パワートランジスタのコレクタ電流に比例し、単向再生電流工Ｒ＋　’　工Ｒ２のそれぞれを生じるように全波ブリッジ構成で接続されたダイオードＤ３〜Ｄ６、Ｄ７〜Ｄ１０を備えている整流器２４．２６によって整流される。

第１および第２の補助スイッチ８１．８２は整流器２４とトランジスタＴ１の制御、即ちベース電極間および整流器２６とトランジスタＴ２の制御、即ちベース電極間のそれぞれと結合されている。好ましい実施例では、補助スイッチはパワーＭＯ８ＦＥＴ　）ランジスタから成る。スイッチＳ１　、Ｓ２は関連するトランジスタＴＩ　、Ｔ２と同期してベース駆動論理部２２によって制御される。特に、第２図の波形を説明する。時間ｔ＝ｔｏ　で、導通パルスが波形より＋で表わされるようにベース駆動論理部２２によって発生されると仮定する。このパルスはトランジスタＴ１のベースおよびスイッチＳ１の制御電極と結合されている。好ましい実施例では、スイッチＳ１は関連するスイッチＴ１の応答時間以下の大きさのオーダーの応答時間を有する。

したがって、スイッチＳ１はスイッチＴ１の導通と比較して迅速に導通する。ベース駆動信号工。、の導通パルスによって、スイッチＴ１におけるコレクタ電流が対数的に飽和レベルまで上昇する。この電流は変流器２０の巻線２０ａを流れ、波形Ｓ１に重畳された点線によって分るように、再生電流工□、を生じるように整流される二次巻線２０ｂにおける負荷電流と比例する電流を誘導する。この再生電流工Ｒ＋は閉じられたスイッチＳ１を通してトランジスタＴ１のベースに印加される。それで、導通パルスの大きさが小さな値まで減少された直後、トランジスタＴ１は飽和の最適レベルに維持される。

時間ｔ＝ｔ１で、非導通パルスはトランジスタＴ１のベースと結合されたベース駆動論理部２２によって発生される。この負のパルスは実質上、直ちにスイッチＳ１を開き、次には、トランジスタＴ１のベースの再生電流を取り除く。次に、負のベース駆動パルスはトランジスタＴ１のベースエミッタ接続点から少数キャリヤを一掃するように進行する。それによって、それは、蓄積の合計およびトランジスタＴ１の立ち下がり時間だけ時間ｔ１の後になる時間ｔ＝ｔｚでトランジスタＴ１を非導通にする。

負のパルスがベース駆動信号に発生されたときトランジスタＴ１のベース、即ち制御電極の再生電流を除去することは、その蓄積時間を短くすることによってトランジスタＴ１を高速に非導通にすることを許す。

時間ｔ　：　ｔ２に続く短い遅延期間後、導通パルスはトランジスタＴ２のベースと結合されているベース駆動論理回路２２によって時間ｔｓで発生される。スイッチＳ２は、現在発生した再生電流工Ｒ２をトランジスタＴ２のベースと結合するように実質上、直ちに閉じる。

それで、飽和の最適レベルにそれを維持する。波形Ｓ２に重畳された点線によって示されているこの再生電流は、負のベース駆動パルスが、その点でスイッチｓ２を開き、トランジスタＴ２のベースかう再生ベース駆動を取り除く時間ｔ：ｉ４で発生される。次に、パワー・スイッチＴ２はその蓄積および立ち下がり時間によって決定されるような短時間後非導通にする。

この出願の譲渡人に譲渡された１９８５年２月２６日出願された係属中の出願番号第７０５．６６３号のアップアタイエー他の［インバータシュートスルー保護回路１（文書番号ＢＯ２０４４−Ａ　Ｔ２−ＵＳＡ）に開示されているように第１図に示されている駆動輪理部２２として使用されることができる適当なベース駆動回路を注目すべきである。代りになるべきものとして、ベース駆動回路は、この出願の譲渡人に譲渡された１９８４年１２月２８日出願の係属中の出願番号６８７．２０４号のグレンノン他の「トランジスターインバータ・インタロック回路」　（文書番号：　ＢＯ１８６３−ＡＴｌ−ＵＳＡ）に開示されている回路を備えている。

好ましい実施例において、負担抵抗Ｒ１，Ｒ２は整流器２４．２６のそれぞれと巻線２０ｂ、２０ｃのそれぞれと結合されている。それで、トランジスタＴ１およびＴ２の両方が非導通のとき、パスはこれらの二次巻線によって生じる高電圧を消失するように確立される。

変流器の一次巻線２０ａは負荷とスイッチＴ１および７２間の接続点間に接続されているので、両方向電流が、変流器２０の鉄心をリセットする必要性もまた取り除く一次巻線２０ａに流れる。リセット機能を制御するようなタイミング回路に対するいかなる必要性もないので、この結果、ベース駆動論理回路２２に対する電力需要を減少する。

次に、第３図を説明する。図において、この発明の比例型ベース駆動回路が使用される別の型のインバータ４０が示されている。インバータ４ｏは中性点がクランプされたパルス幅変調、即ち璽インバータを含む。第１図に示された素子と同一である第３図に示された素子は等しい参照番号によって示されている。

第３図に示されたインバータは、第１図に示されたインバータとは、両方向スイッチ４２がスイッチＴＩ。

７２間の接続点と中性点Ｎ間に結合されている点で、主に相違している。両方向スイッチ４２は、シークワット他の１９８４年１１月１６日出願の出願番号第６７２．３０５号「中性点がクランプされたＰＷＭインバータＪ（文書番号ＢＯ２０５４−ＡＴｌ−ＵＳＡ）　に非常に詳細に説明されている。

簡単に説明すると、スイッチＴ１〜Ｔ３が制御されると、スイッチＴ１および７２間の接続点で生じる出力波形の第１の１８０°中、スイッチＴ１およびＴ３は、逆転関係で作動する。即ち、スイッチＴ１が導通しているとき、スイッチＴ３は非導通で、逆もまた同じである。この第１の１８０°中、スイッチＴ１およびＴ３はパルス幅変調（ＰＷＭ）制御４４によってパルス幅変調モードで作動される。出力波形の第２の１８０°　中、ＰＷＭ制御４４は、波形のこの部分に対してパルス幅変調出力を発生するように、逆転関係のスイッチＴ２およびＴ３をＰＷＭモードで作動する。

スイッチＳ１およびＳ２並びにスイッチＴ３のベース、即ち制御電極と変流器２０の第３の二次巻線４６間に接続されたスイッチＳ３は、スイッチＴ１〜Ｔ６のそれぞれと同期して作動される。即ち、スイッチＴ１が導通しているとき、スイッチＳ１は導通している。スイッチＴ１が非導通のとき、スイッチＳ１は非導通である。同様に、スイッチＴ２およびＴ３がそれぞれ、導通しているとき、スイッチＳ１およびＳ、ｓは導通している。スイッチＴ２およびＴ３が非導通のときは、スイッチＳ２およびＳ３は非導通である。前記の実施例に関連して説明したように、スイッチ８１〜Ｓ３はスイッチＴ１〜Ｔ３の応答時間以下の大きさのオーダーの応答時間を有するように選択される。これは、再生ベース電流がスイッチＴ１〜Ｔ３のベース、即ち制御電極から迅速に除去されるので、非導通が出来るだけ迅速に実行されることを確実にする。また、前記の実施例に関連して説明したように、変流器２０の鉄心は、−次巻線２０ａが負荷１２と直列と接続されており、そのため両方向電流を受信するので、リセットする必要がない。

次に、第４図を説明する。図において、共振インバータとして一般に知られている他型のインバータ５０が示されている。再度、第１図に示されているものと共通の素子は同じ参照番号が付けられている。

共振インバータ５０はインダクタンスコイルＬおよびコンデンサＣを備えている共振出力回路を含む。このインダクタンスコイルＬおよびコンデンサＣは負荷１２と変流器２０の一次巻線２０ａと直列に接続されている。スイッチＴ１およびＴ２はインダクタンスコイルＬおよびコンデンサＣを備えている共振回路の共振周波数でまたはその周波数の近くでベース駆動輪理部５２によって作動される。

図示された実施例において、ベース駆動論理回路５２は、共振周波数よりわずかに小さいまたは共振周波数と等しい周波数でスイッチＴ１およびＴ２を作動する。この場合において、スイッチＳ１およびＳ２は必要ない。その代わりとして、ダイオードＤ１５およびＤ１６は、巻線２０ｂ、２０ｃとスイッチＴＩ　、Ｔ２のベース、即ち制御電極間に直列にそれぞれ結合されている。スイッチ８１　、Ｓ２は、図においてドツ、トで示されているように巻線２０ａ〜２０ｃの極性のためこの場合必要ない。その極性は、ダイオードＤ１５およびＤＩ６を通して供給される再生電流が適当な時間にトランジスタＴＩ　、Ｔ２のベースに流れることを確実にする。

スイッチＴＩ　、Ｔ２は、そこに流れる電流がＯのとき、非導通であるので、共振周波数でまたはその周波数取下でのこの動作の型は、時には、「零電流非導通」動作と呼ばれている。

共振周波数以上でスイッチＴｊ　、Ｔ２を作動することが望まれるとき、スイッチＴ１．Ｔ２は、そこを流れる電流が零でないとき、非導通である。この場合において、所望の共振動作を生じるように第１図に関連して説明されたように作動されるスイッチ８１．Ｓ２によって置換される。

前記の実施例に関連して説明されているように、これらのスイッチが非導通である時、抵抗は、二次巻線に電流のためのバスを備えるようにスイッチＴＩ、Ｔ２の各々のベースおよびエミッタ電極に結合されている。

ダイオードＤＩ　、Ｄ２は負荷１２と一次巻線２０ａ間の接続点に結合されている。これは、再生電流がトランジスタＴＩ　、Ｔ２の動作を反対方向に実行する巻線２０ａを流れることを防止する。

次に、第５図を説明する。図において、この発明の比例型ベース駆動回路の変形が示されている。第５図に示されたものは、スイッチＴ１、二次巻線２０ｂ１整流器２４、抵抗Ｒ１およびスイッチＳ１を含む第１図に示された回路の一部である。更に、抵抗Ｒ４の形で電流検出手段はスイッチＳ１と直列に接続されているので、再生電流部　と比例する電圧■□がそこに発生される。また第６図を説明する。抵抗Ｒ４は差動増幅器６２および比較器６４を含む過電流保護回路６０と結合されている。過電流保護回路６ｏは、異常高負荷電流が発生されたとき、インバータスイッチを消勢する過電流動作停止信号を発生する。

スイッチＳ１が閉じられると、前述のように、再生電流工８　と比例する電圧ｖＲは抵抗Ｒ４に発生される。

この再生電流もまた、インバータのコレクタまたは負荷電流と比例するので、抵抗Ｒ４間の電圧は過電流状態を検出するために使用される。抵抗Ｒ４間の信号は一対の抵抗Ｒ５、Ｒ６を通して演算増幅器Ｕ１の非反転および反転入力のそれぞれと結合されている。抵抗Ｒ７，Ｒ８およびコンデンサｃ２と関連して演算増幅器Ｕ１は第２の演算増幅器Ｕ２の非反転入力と結合されている電圧■９．ゆ　を発生するように差動増幅器として作動する。増幅器Ｕ２は信号Ｖ　と５ｖのようなり＋Ｆｘ所定の電圧とを比較し、このような比較に基づいた過電流動作停止信号を発生する。

演算増幅器Ｕ２の出力もまた、過電流状態の場合にはスイッチ８１，８２．ＴＭ、Ｔ２　のすべてを消勢する第１図に示された駆動論理回路２２と結合されている。

所望ならば、図示されているインバータのいくつかはこの過電流動作停止回路を組み込むことができる。

直接負荷電流を検出することによって、電流検出がなされる前記の実施例の場合のように保護回路をベース駆動回路から隔離する必要がないので、このベース駆動回路と使用されるとき、この保護回路は特に有利である。

なお、この電流検出は、負荷または他のこのような装置と直列と結合される検出抵抗のような出力電力に損失をまねく回路の使用を当てにしない。

ＦＩＧ、　６国際調査報告＋　−、＝−、、−、−＝−−−ｐｃＴｌｕｓａ６ｔｏ１ｘ６５

Claims

【特許請求の範囲】

（１）第１および第２の電圧部と並列にされたインバータ内で交番的に動作される第１および第２の直列接続のパワー・スイッチを制御するための比例型ベース駆動回路であって、各スイッチには２個の主電流電極および１個の制御電極が含まれており、該制御電極は、それぞれの半サイクルにおいて該主電流電極を通る負荷電流の導通を制御するための第１および第２のレベルを規定するベース駆動信号を受け入れるようにされており：該パワー・スイッチの双方の主電流電極に接続されている一次巻線であって、双方の半サイクルの該負荷電流が流れるようにされた該一次巻線と、その各々が該負荷電流に比例する再生電流を生成する第１および第２の二次巻線とを有している変流器；第１および第２の補助スイッチであって、それぞれに、該第１の二次巻線と該第１のパワー・スイッチの該制御電極との間で、および、該第２の二次巻線と該第２のパワー・スイッチの該制御電極との間で接続されている前記第１および第２の補助スイッチ；該第１および第２のパワー・スイッチとそれぞれに同期している該第１および第２の補助スイッチの各々を操作するための手段であって、それぞれのパワー・スイッチによって受け入れられた駆動信号が該第１のレベルに規定されているときには各補助スイッチが閉にされ、これにより、二次巻線を対応のパワー・スイッチに接続し、また、該駆動信号が該第２のレベルに規定されているときには各補助スイッチが開にされ、該二次巻線をそれぞれのパワー・スイッチの該制御電極から切り離すようにするための前記操作手段；が含まれている比例型ベース駆動回路。
（２）各パワー・スイッチにはバイポーラ・トランジスタが含まれており、各補助スイッチにはＭＯＳＦＥＴが含まれている、請求の範囲第１項記載の比例型ベース駆動回路。
（３）該補助スイッチの応答時間は該パワー・スイッチの応答時間よりも短くされており、対応のパワー・スイッチがオフにされるのに先立って、それぞれのベース駆動信号が第２のレベルに規定されたときに、再生電流が該パワー・スイッチから切り離されるようにされている、請求に範囲第１項記載の比例型ベース駆動回路。
（４）該インバータは共振型のものであって、共振出力回路を有しており、該スイッチは、該出力回路の共振周波数より大きい周波数で操作されるものである、請求の範囲第１項記載の比例型ベース駆動回路。
（５）該共振回路および一次巻線は直列にされて、第１および第２の電圧部の中間の第３の電圧部と第１および第２のパワー・スイッチの間の接続部との間に接続され、第１および第２のダイオードは直列にされて、該第１および第２の電圧部の間に接続されており、該ダイオードの間の接続部は、該共振回路と一次巻線との間の接続部に接続されている、請求の範囲第４項記載の比例型ベース駆動回路。
（６）２個の主電流電極および１個の制御電極を有しており、該主電流電極は一次巻線と第１および第２の電圧部の中間の第３の電圧部との間に接続されている第３のパワー・スイッチ、負荷電流に比例する再生電流を生成する第３の二次巻線、該第３の二次巻線と該第３のパワー・スイッチの該制御電極との間に接続されている第３の補助スイッチ、および、該第３のパワー・スイッチを制御するための手段であって、該第３の補助スイッチと同期しており、該第１および第２のスイッチに対しては反転関係にされて、負荷での電圧は、該第１および第３の電圧部の間、または、該第２および第３の電圧部の間でのみ変化するようにされる前記手段が更に含まれている、請求の範囲第１項記載の比例型ベース駆動回路。
（７）二次巻線に接続されている手段であって、再生電流の大きさを検知するための前記手段、および、該検知手段に応答する手段であって、該再生電流の大きさが或る所定のレベルを超えたときに、インバータを不可能化するための前記手段が更に含まれている、請求の範囲第１項記載の比例型ベース駆動回路。
（８）該検知手段には、補助スイッチおよび二次巻線と直列に接続された抵抗が含まれている、請求の範囲第７項記載の比例型ベース駆動回路。
（９）各々のパワー・スイッチの各二次巻線と制御電極との間に接続された整流器が更に含まれている、請求の範囲第１項記載の比例型ベース駆動回路。
（１０）各整流器には、二次巻線の１個と並列に接続された全波ダイオード・ブリッジが含まれている、請求の範囲第９項記載の比例型ベース駆動回路。
（１１）各二次巻線と並列に接続された負荷抵抗が更に含まれている、請求の範囲第１項記載の比例型ベース駆動回路。
（１２）インバータ内の第１および第２のパワー・トランジスタを制御するための比例型ベース駆動回路であって、該パワー・トランジスタは直列にされ、第１および第２の電圧部を横切って、負荷電流を生成させるべく交番的に操作されており、各パワー・トランジスタには、該パワー・トランジスタの導通を制御するための交番的な正負のパルスを含んでいるベース駆動信号を受け入れるベース電極と、負荷電流を導通させるコレクタ電極およびエミッタ電極とが含まれており：その第１の端部は該第１のパワー・トランジスタのエミッタと該第２のパワー・トランジスタのコレクタとに接続され、その第２の端部は負荷に接続された一次巻線を有する変流器であって、第１および第２の二次巻線を更に有し、各二次巻線は負荷電流に比例する電流を生成するようにされる前記変流器；それぞれに該第１および第２の二次巻線に接続されており、その中で生成された電流を整流して再生電流を生じさせるための第１および第２の整流器；該第１および第２の整流器と該第１および第２のパワー・トランジスタのベース電極との間に接続されている第１および第２の補助スイッチ；および該第１および第２のパワー・トランジスタと同期している該第１および第２の補助スイッチを操作するための手段であって、ベース駆動信号の正のパルスは補助スイッチの１個をオンにして、これを対応のパワー・スイッチに接続するようにして、再生電流が対応のパワー・スイッチのベース電極に加えられ、該ベース駆動信号の負のパルスは該補助スイッチをオフにして、再生電流を該ベース電極から排除し、対応のパワー・スイッチが迅速にオフにされるまで、その状態を保つようにするための前記操作手段；が含まれている比例型ベース駆動回路。
（１３）各パワー・トランジスタにはバイポーラ・トランジスタが含まれており、各補助スイッチにはＭＯＳＦＥＴが含まれている、請求の範囲第１２項記載の比例型ベース駆動回路。
（１４）該補助スイッチの応答時間は該パワー・トランジスタの応答時間よりも短くされており、対応のパワー・トランジスタがオフにされるのに先立って、負のパルスがベース駆動信号内に生じたときに、再生電流が該パワー・トランジスタから切り離されるようにされている、請求の範囲第１２項記載の比例型ベース駆動回路。
（１５）該インバータは共振型のものであって、共振出力回路を有しており、該スイッチは、該出力回路の共振周波数より大きい周波数で操作されるものである、請求の範囲第１２項記載の比例型ベース駆動回路。
（１６）該共振回路および一次巻線は直列にされて、第１および第２の電圧部の中間の第３の電圧部と第１および第２のパワー・スイッチの間の接続部との間に接続され、第１および第２のダイオードは直列にされて、該第１および第２の電圧部の間に接続されており、該ダイオードの間の接続部は、該共振回路と一次巻線との間の接続部に接続されている、請求の範囲第１５項記載の比例型ベース駆動回路。
（１７）二次巻線に接続されている手段であって、再生電流の大きさを検知するための前記手段、および、該検知手段に応答する手段であって、該再生電流の大きさが或る所定のレベルを超えたときに、パワー・トランジスタおよび補助スイッチを不可能化するための前記手段が更に含まれている、請求の範囲第１２項記載の比例型ベース駆動回路。
（１８）該検知手段には、補助スイッチおよび二次巻線と直列に接続された抵抗が含まれている、請求の範囲第１７項記載の比例型ベース駆動回路。
（１９）各二次巻線と並列に接続された負荷抵抗が更に含まれている、請求の範囲第１２項記載の比例型ベース駆動回路。
（２０）インバータ内の第１および第２のパワー・トランジスタを制御するための比例型ベース駆動回路であって、該パワー・トランジスタは直列にされ、第１および第２の電圧部を横切って、負荷電流を生成させるべく交番的に操作されており、各パワー・トランジスタには、該パワー・トランジスタの導通を制御するための交番的な正負のパルスを含んでいるベース駆動信号を受け入れるベース電極と、負荷電流を導通させるコレクタ電極およびエミッタ電極とが含まれており：その第１の端部は該第１のパワー・トランジスタのエミッタと該第２のパワー・トランジスタのコレクタとに接続され、その第２の端部は負荷に接続された一次巻線を有する変流器であって、第１および第２の二次巻線を更に有し、各二次巻線は負荷電流に比例する電流を生成するようにされる前記変流器；該第１および第２の二次巻線と該第１および第２のパワー・トランジスタのベース電極との間にそれぞれに接続されている第１および第２の補助スイッチ；該第１および第２のパワー・トランジスタと同期して該第１および第２の補助スイッチを操作するための手段であって、各パワートランジスタは、導通時に、コレクタ電流に比例するベース電流を受け入れるようにする前記操作手段；各二次巻線によって生成された再生電流の大きさを検知するための手段；および該再生電流の大きさが或る所定のレベルを超えたときに、該パワー・トランジスタおよび補助スイッチを不可能化するための手段が含まれている比例型ベース駆動回路。
（２１）該検知手段には、二次巻線と該パワー・トランジスタの１個のベース電極との間で直列に接続された抵抗が含まれている、請求の範囲第２０項記載の比例型ベース駆動回路。
（２２）該不可能化手段には、該検知手段に接続された差動増幅器、および、該差動増幅器に接続されていて、該検知手段における電圧が或る所定のレベルを超えたときに過電流遮断信号を生成させるための比較器が含まれている請求の範囲第２０項記載の比例型ベース駆動回路。
（２３）それぞれに第１および第２の二次巻線と各検知手段との間に接続された第１および第２の整流器が更に含まれている請求の範囲第２０項記載の比例型ベース駆動回路。
（２４）各整流器には全ダイオード・ブリッジが含まれている、請求の範囲第２３項記載の比例型ベース駆動回路。
（２５）各パワー・トランジスタにはバイポーラ・トランジスタが含まれており、各補助スイッチにはＭＯＳＦＥＴが含まれている、請求の範囲第２０項記載の比例型ベース駆動回路。
（２６）該補助スイッチの応答時間は該パワー・トランジスタの応答時間よりも短くされており、対応のパワー・トランジスタがオフにされるのに先立って、負のパルスがベース駆動信号内に生じたときに、再生電流が該パワー・トランジスタから切り離されるようにされている、請求の範囲第２０項記載の比例型ベース駆動回路。
（２７）各二次巻線と並列に接続された負荷抵抗が更に含まれている、請求の範囲第２０項記載の比例型ベース駆動回路。