JP3213919B2 - 同期整流コンバータ - Google Patents
同期整流コンバータInfo
- Publication number
- JP3213919B2 JP3213919B2 JP05243196A JP5243196A JP3213919B2 JP 3213919 B2 JP3213919 B2 JP 3213919B2 JP 05243196 A JP05243196 A JP 05243196A JP 5243196 A JP5243196 A JP 5243196A JP 3213919 B2 JP3213919 B2 JP 3213919B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- gate
- transformer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、直流入力電圧をス
イッチング素子によって交流電圧に変換し、この変換さ
れた交流電圧をトランスの１次巻線に印加し、そのトラ
ンスの２次巻線から取り出された電圧を、同期整流ＦＥ
Ｔ、転流用ＦＥＴ、チョークコイル、コンデンサによっ
て整流、平滑し、直流電圧を出力端子に出力する同期整
流コンバータに関する。
イッチング素子によって交流電圧に変換し、この変換さ
れた交流電圧をトランスの１次巻線に印加し、そのトラ
ンスの２次巻線から取り出された電圧を、同期整流ＦＥ
Ｔ、転流用ＦＥＴ、チョークコイル、コンデンサによっ
て整流、平滑し、直流電圧を出力端子に出力する同期整
流コンバータに関する。
【０００２】
【従来の技術】図３は、従来の同期整流コンバータ２０
０を示す回路図である。この同期整流コンバータ２００
は、その入力端子ｔ１１、ｔ１２に直流電源Ｂ１が接続
され、その出力端子ｔ１３、ｔ１４に負荷が接続され、
トランスＴの１次側に、直流電源Ｂ１をスイッチングし
て交流電圧に変換するＦＥＴ９１を有し、トランスＴの
２次側に、同期整流用ＦＥＴ９２と転流用ＦＥＴ９４と
を設け、出力チョークコイルＬ１と、平滑用コンデンサ
Ｃ１とによって平滑し、直流電圧を出力端子ｔ１３、ｔ
１４に出力するものである。なお、ＦＥＴ９１のオン／
オフと同期して、整流用ＦＥＴ９２がオン／オフし、転
流用ＦＥＴ９４がオフ／オンする。
０を示す回路図である。この同期整流コンバータ２００
は、その入力端子ｔ１１、ｔ１２に直流電源Ｂ１が接続
され、その出力端子ｔ１３、ｔ１４に負荷が接続され、
トランスＴの１次側に、直流電源Ｂ１をスイッチングし
て交流電圧に変換するＦＥＴ９１を有し、トランスＴの
２次側に、同期整流用ＦＥＴ９２と転流用ＦＥＴ９４と
を設け、出力チョークコイルＬ１と、平滑用コンデンサ
Ｃ１とによって平滑し、直流電圧を出力端子ｔ１３、ｔ
１４に出力するものである。なお、ＦＥＴ９１のオン／
オフと同期して、整流用ＦＥＴ９２がオン／オフし、転
流用ＦＥＴ９４がオフ／オンする。
【０００３】この場合、ＦＥＴ９１がオンすると、直流
電源Ｂ１の電圧がトランスＴに印加され、トランスＴの
２次巻線端子Ａ、Ｂにそれぞれ＋、−の極性の電圧が発
生する。この電圧によりＦＥＴ９２のゲートが正電圧に
なり、ＦＥＴ９２がオンし、チョークコイルＬ１を介し
て負荷に電流が供給される。一方、ＦＥＴ９１がオフす
ると、トランスＴに蓄えられた電磁エネルギーによって
トランスＴの２次巻線端子Ａ、Ｂにそれぞれ−、＋の極
性のフライバック電圧が発生する。この電圧によって、
ＦＥＴ９２のゲートが負電圧になり、ＦＥＴ９２がオフ
する。この場合、ＦＥＴ９４のゲートが正電圧になり、
ＦＥＴ９４がオンし、チョークコイルＬ１に蓄えられた
電磁エネルギーがＦＥＴ９４を介して負荷に供給され
る。上記フライバック電圧がゼロになると、ＦＥＴ９４
のゲート電圧がゼロになり、ＦＥＴ９４がオフし、チョ
ークコイルＬ１の電磁エネルギーはＦＥＴ９４に並列に
接続されたダイオードＤ１０を介して流れる。
電源Ｂ１の電圧がトランスＴに印加され、トランスＴの
２次巻線端子Ａ、Ｂにそれぞれ＋、−の極性の電圧が発
生する。この電圧によりＦＥＴ９２のゲートが正電圧に
なり、ＦＥＴ９２がオンし、チョークコイルＬ１を介し
て負荷に電流が供給される。一方、ＦＥＴ９１がオフす
ると、トランスＴに蓄えられた電磁エネルギーによって
トランスＴの２次巻線端子Ａ、Ｂにそれぞれ−、＋の極
性のフライバック電圧が発生する。この電圧によって、
ＦＥＴ９２のゲートが負電圧になり、ＦＥＴ９２がオフ
する。この場合、ＦＥＴ９４のゲートが正電圧になり、
ＦＥＴ９４がオンし、チョークコイルＬ１に蓄えられた
電磁エネルギーがＦＥＴ９４を介して負荷に供給され
る。上記フライバック電圧がゼロになると、ＦＥＴ９４
のゲート電圧がゼロになり、ＦＥＴ９４がオフし、チョ
ークコイルＬ１の電磁エネルギーはＦＥＴ９４に並列に
接続されたダイオードＤ１０を介して流れる。
【０００４】
【発明が解決しようとする課題】上記従来例において、
出力端子に負荷を接続する場合、他の直流電源Ｂ２を接
続すれば、並列運転を行うことができるが、この場合、
直流電源Ｂ２の電圧が同期整流コンバータ２００の出力
電圧よりも高いと、両ＦＥＴ９２、９４がオンし、これ
によって同期整流コンバータ２００の出力側が短絡状態
となり並列運転ができないという問題がある。
出力端子に負荷を接続する場合、他の直流電源Ｂ２を接
続すれば、並列運転を行うことができるが、この場合、
直流電源Ｂ２の電圧が同期整流コンバータ２００の出力
電圧よりも高いと、両ＦＥＴ９２、９４がオンし、これ
によって同期整流コンバータ２００の出力側が短絡状態
となり並列運転ができないという問題がある。
【０００５】また、ＦＥＴ９１がオフしたときにトラン
スＴの２次巻線端子Ａ、Ｂ間に発生するフライバック電
圧はＦＥＴ９４のゲート、ソース間に直接印加されるの
で、フライバック電圧をＦＥＴ９４のゲート、ソース間
の耐圧を超えないように調整する必要があり、設計の自
由度を制約している。
スＴの２次巻線端子Ａ、Ｂ間に発生するフライバック電
圧はＦＥＴ９４のゲート、ソース間に直接印加されるの
で、フライバック電圧をＦＥＴ９４のゲート、ソース間
の耐圧を超えないように調整する必要があり、設計の自
由度を制約している。
【０００６】本発明は、同期整流コンバータを他の直流
電源と並列運転するときに、他の直流電源の電圧が当該
同期整流コンバータの出力電圧よりも高い場合であって
も、短絡を防止することができる同期整流コンバータを
提供することを目的とするものである。
電源と並列運転するときに、他の直流電源の電圧が当該
同期整流コンバータの出力電圧よりも高い場合であって
も、短絡を防止することができる同期整流コンバータを
提供することを目的とするものである。
【０００７】また、転流用ＦＥＴのゲート・ソース間の
耐圧を安全範囲に抑制することができる同期整流コンバ
ータを提供することを目的とするものである。
耐圧を安全範囲に抑制することができる同期整流コンバ
ータを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、直流入力電圧
をスイッチング素子によって脈流電圧に変換し、この変
換された脈流電圧をトランスの１次巻線に印加し、その
トランスの２次巻線から取り出された電圧を、同期整流
用ＦＥＴ、転流用ＦＥＴ、チョークコイル、コンデンサ
によって整流、平滑し、直流電圧を出力端子に出力する
同期整流コンバータにおいて、上記トランスの２次側電
圧を分圧する第１の分圧手段と、エミッタが２次巻線の
一方の端子に接続され、そのコレクタが上記同期整流用
ＦＥＴのゲートに接続され、そのベースが上記第１の分
圧手段による分圧点に接続されている第１のＰ型半導体
スイッチ素子と、上記トランスの２次側電圧を分圧する
第２の分圧手段と、エミッタが２次巻線の一方の端子に
接続され、そのコレクタが上記転流用ＦＥＴのゲートに
接続され、そのベースが上記第２の分圧手段による分圧
点に接続されている第２のＰ型半導体スイッチ素子とを
有する同期整流コンバータである。
をスイッチング素子によって脈流電圧に変換し、この変
換された脈流電圧をトランスの１次巻線に印加し、その
トランスの２次巻線から取り出された電圧を、同期整流
用ＦＥＴ、転流用ＦＥＴ、チョークコイル、コンデンサ
によって整流、平滑し、直流電圧を出力端子に出力する
同期整流コンバータにおいて、上記トランスの２次側電
圧を分圧する第１の分圧手段と、エミッタが２次巻線の
一方の端子に接続され、そのコレクタが上記同期整流用
ＦＥＴのゲートに接続され、そのベースが上記第１の分
圧手段による分圧点に接続されている第１のＰ型半導体
スイッチ素子と、上記トランスの２次側電圧を分圧する
第２の分圧手段と、エミッタが２次巻線の一方の端子に
接続され、そのコレクタが上記転流用ＦＥＴのゲートに
接続され、そのベースが上記第２の分圧手段による分圧
点に接続されている第２のＰ型半導体スイッチ素子とを
有する同期整流コンバータである。
【０００９】
【発明の実施の形態および実施例】図１は、本発明の一
実施例である同期整流コンバータ１００を示す回路図で
ある。同期整流コンバータ１００は、その入力端子ｔ
１、ｔ２に直流電源Ｂ１が接続され、その出力端子ｔ
３、ｔ４に負荷が接続され、トランスＴの１次側に、直
流電源Ｂ１をスイッチングして交流電圧に変換するＦＥ
Ｔ９１を有し、トランスＴの２次側に、同期整流用ＦＥ
Ｔ９２と転流用ＦＥＴ９４とを設け、出力チョークコイ
ルＬ１と、平滑用コンデンサＣ１とによって平滑し、直
流電圧を出力端子に出力するものである。そして、ＦＥ
Ｔ９１のオン／オフと同期して、整流用ＦＥＴ９２がオ
ン／オフし、転流用ＦＥＴ９４がオフ／オンするもので
ある。
実施例である同期整流コンバータ１００を示す回路図で
ある。同期整流コンバータ１００は、その入力端子ｔ
１、ｔ２に直流電源Ｂ１が接続され、その出力端子ｔ
３、ｔ４に負荷が接続され、トランスＴの１次側に、直
流電源Ｂ１をスイッチングして交流電圧に変換するＦＥ
Ｔ９１を有し、トランスＴの２次側に、同期整流用ＦＥ
Ｔ９２と転流用ＦＥＴ９４とを設け、出力チョークコイ
ルＬ１と、平滑用コンデンサＣ１とによって平滑し、直
流電圧を出力端子に出力するものである。そして、ＦＥ
Ｔ９１のオン／オフと同期して、整流用ＦＥＴ９２がオ
ン／オフし、転流用ＦＥＴ９４がオフ／オンするもので
ある。
【００１０】また、同期整流用ＦＥＴ９２は、そのドレ
インがトランスＴの２次側巻線のＢ端子に接続され、そ
のソースが出力チョークコイルＬ１と平滑コンデンサＣ
１とを介して、２次巻線のＡ端子に接続されている。抵
抗Ｒ３は、ＦＥＴ９２のソース−ゲート間に接続されて
いる。
インがトランスＴの２次側巻線のＢ端子に接続され、そ
のソースが出力チョークコイルＬ１と平滑コンデンサＣ
１とを介して、２次巻線のＡ端子に接続されている。抵
抗Ｒ３は、ＦＥＴ９２のソース−ゲート間に接続されて
いる。
【００１１】２次巻線の端子ＡとＢとの間に、抵抗Ｒ
１、Ｒ２とコンデンサＣ２とダイオードＤ１とで構成さ
れている直列回路（バイアス回路）が設けられている。
トランジスタ９３は、そのエミッタが端子Ａに接続さ
れ、そのコレクタが同期整流用ＦＥＴ９２のゲートに接
続され、そのベースが抵抗Ｒ１、Ｒ２の接続点に接続さ
れている。
１、Ｒ２とコンデンサＣ２とダイオードＤ１とで構成さ
れている直列回路（バイアス回路）が設けられている。
トランジスタ９３は、そのエミッタが端子Ａに接続さ
れ、そのコレクタが同期整流用ＦＥＴ９２のゲートに接
続され、そのベースが抵抗Ｒ１、Ｒ２の接続点に接続さ
れている。
【００１２】さらに、転流用ＦＥＴ９４は、そのドレイ
ンが２次巻線のＡ端子に接続され、そのソースがＦＥＴ
９２を介して２次巻線のＢ端子に接続されている。ま
た、２次巻線の端子ＡとＢとの間に、抵抗Ｒ５、Ｒ６と
ダイオードＤ９とで構成される直列回路（バイアス回
路）が設けられている。
ンが２次巻線のＡ端子に接続され、そのソースがＦＥＴ
９２を介して２次巻線のＢ端子に接続されている。ま
た、２次巻線の端子ＡとＢとの間に、抵抗Ｒ５、Ｒ６と
ダイオードＤ９とで構成される直列回路（バイアス回
路）が設けられている。
【００１３】また、ＰＮＰトランジスタ９６は、そのエ
ミッタが２次巻線のＢ端子に接続され、そのコレクタが
転流用ＦＥＴ９４のゲートに接続され、そのベースが抵
抗Ｒ５とＲ６との接続点に接続されている。ダイオード
Ｄ７は、ＰＮＰトランジスタ９６のエミッタ−ベースの
逆耐圧保護用ダイオードであり、ダイオードＤ８は、転
流用ＦＥＴ９４のゲート容量に充電された電荷を放電さ
せるループを形成するものである。抵抗Ｒ７は、ＦＥＴ
９４のソース−ゲート間に接続されている。
ミッタが２次巻線のＢ端子に接続され、そのコレクタが
転流用ＦＥＴ９４のゲートに接続され、そのベースが抵
抗Ｒ５とＲ６との接続点に接続されている。ダイオード
Ｄ７は、ＰＮＰトランジスタ９６のエミッタ−ベースの
逆耐圧保護用ダイオードであり、ダイオードＤ８は、転
流用ＦＥＴ９４のゲート容量に充電された電荷を放電さ
せるループを形成するものである。抵抗Ｒ７は、ＦＥＴ
９４のソース−ゲート間に接続されている。
【００１４】なお、同期整流コンバータ１００の出力端
子ｔ３、ｔ４に、負荷と、他の直流電源Ｂ２とが接続さ
れ、同期整流コンバータ１００と他の直流電源Ｂ２とが
並列運転を行っている。
子ｔ３、ｔ４に、負荷と、他の直流電源Ｂ２とが接続さ
れ、同期整流コンバータ１００と他の直流電源Ｂ２とが
並列運転を行っている。
【００１５】次に、上記実施例の動作について説明す
る。まず、他の直流電源Ｂ２の電圧が同期整流コンバー
タ１００の出力電圧よりも高くない場合に同期整流コン
バータ１００が正常動作し、この正常動作について説明
する。
る。まず、他の直流電源Ｂ２の電圧が同期整流コンバー
タ１００の出力電圧よりも高くない場合に同期整流コン
バータ１００が正常動作し、この正常動作について説明
する。
【００１６】トランスＴの１次側のＦＥＴ９１がオンす
ると、２次巻線のＡ端子が＋になり、Ｂ端子が−にな
る。そして、抵抗Ｒ１、Ｒ２、コンデンサＣ２、ダイオ
ードＤ１を経由し、端子Ａから端子Ｂに電流が流れる。
このときに、トランジスタ９３のエミッタからベースに
電流が流れ、トランジスタ９３がオンする。そして、こ
のときに、同期整流用ＦＥＴ９２のゲートが充電され、
同期整流用ＦＥＴ９２がオンし、チョークコイルＬ１を
介して負荷に電流が供給される。
ると、２次巻線のＡ端子が＋になり、Ｂ端子が−にな
る。そして、抵抗Ｒ１、Ｒ２、コンデンサＣ２、ダイオ
ードＤ１を経由し、端子Ａから端子Ｂに電流が流れる。
このときに、トランジスタ９３のエミッタからベースに
電流が流れ、トランジスタ９３がオンする。そして、こ
のときに、同期整流用ＦＥＴ９２のゲートが充電され、
同期整流用ＦＥＴ９２がオンし、チョークコイルＬ１を
介して負荷に電流が供給される。
【００１７】上記動作において、コンデンサＣ２が充電
されると、トランジスタ９３のエミッタ電流が流れなく
なり、トランジスタ９３がオフするが、同期整流用ＦＥ
Ｔ９２のゲート容量に充電された電荷は放電されないの
で、同期整流用ＦＥＴ９２がオン状態を維持する。
されると、トランジスタ９３のエミッタ電流が流れなく
なり、トランジスタ９３がオフするが、同期整流用ＦＥ
Ｔ９２のゲート容量に充電された電荷は放電されないの
で、同期整流用ＦＥＴ９２がオン状態を維持する。
【００１８】その後、トランスＴの１次側のＦＥＴ９１
がオフするとトランスＴに蓄えられた電磁エネルギーに
よって２次側巻線のＡ端子が−、Ｂ端子が＋になり、同
期整流用ＦＥＴ９２がオフし、抵抗Ｒ５、Ｒ６、ダイオ
ードＤ９を経由し、端子Ｂから端子Ａに電流が流れる。
このときに、トランジスタ９６のエミッタからベースに
電流が流れ、トランジスタ９６がオンし、転流用ＦＥＴ
９４がオンし、チョークコイルＬ１に蓄積されていたエ
ネルギーが平滑用コンデンサＣ１、転流用ＦＥＴ９４を
介して、負荷に放出される。転流用ＦＥＴ９４がオンす
ると、ダイオードＤ３、ＦＥＴ９４を介して、ＦＥＴ９
２のゲート容量に充電されている電荷が放電されるの
で、ＦＥＴ９２がオフする。再びＦＥＴ９１がオンする
と、トランスＴの２次側巻線のＡ端子に＋、Ｂ端子に−
の極性の電圧が発生しトランジスタ９３、ＦＥＴ９２が
オンする。ＦＥＴ９４のゲート容量に蓄積されていた電
荷はダイオードＤ８、ＦＥＴ９２を介して放電され、Ｆ
ＥＴ９４がオフする。トランスＴの電磁エネルギーが、
ＦＥＴ９１のオフ期間内に放出され、端子Ａ、Ｂ間の電
圧がゼロになるとトランジスタ９６はオフするがＦＥＴ
９４のゲート容量に充電された電荷は放電されないの
で、ＦＥＴ９４はオン状態を維持する。そして、上記動
作が交互に繰り返され、負荷に直流電圧が供給される。
がオフするとトランスＴに蓄えられた電磁エネルギーに
よって２次側巻線のＡ端子が−、Ｂ端子が＋になり、同
期整流用ＦＥＴ９２がオフし、抵抗Ｒ５、Ｒ６、ダイオ
ードＤ９を経由し、端子Ｂから端子Ａに電流が流れる。
このときに、トランジスタ９６のエミッタからベースに
電流が流れ、トランジスタ９６がオンし、転流用ＦＥＴ
９４がオンし、チョークコイルＬ１に蓄積されていたエ
ネルギーが平滑用コンデンサＣ１、転流用ＦＥＴ９４を
介して、負荷に放出される。転流用ＦＥＴ９４がオンす
ると、ダイオードＤ３、ＦＥＴ９４を介して、ＦＥＴ９
２のゲート容量に充電されている電荷が放電されるの
で、ＦＥＴ９２がオフする。再びＦＥＴ９１がオンする
と、トランスＴの２次側巻線のＡ端子に＋、Ｂ端子に−
の極性の電圧が発生しトランジスタ９３、ＦＥＴ９２が
オンする。ＦＥＴ９４のゲート容量に蓄積されていた電
荷はダイオードＤ８、ＦＥＴ９２を介して放電され、Ｆ
ＥＴ９４がオフする。トランスＴの電磁エネルギーが、
ＦＥＴ９１のオフ期間内に放出され、端子Ａ、Ｂ間の電
圧がゼロになるとトランジスタ９６はオフするがＦＥＴ
９４のゲート容量に充電された電荷は放電されないの
で、ＦＥＴ９４はオン状態を維持する。そして、上記動
作が交互に繰り返され、負荷に直流電圧が供給される。
【００１９】次に、他の直流電源Ｂ２の電圧が同期整流
コンバータ１００の出力電圧よりも高く、１次側のＦＥ
Ｔ９１がオフ状態である場合において、同期整流用ＦＥ
Ｔ９２がオフ状態を維持する動作について説明する。
コンバータ１００の出力電圧よりも高く、１次側のＦＥ
Ｔ９１がオフ状態である場合において、同期整流用ＦＥ
Ｔ９２がオフ状態を維持する動作について説明する。
【００２０】１次側のＦＥＴ９１がオフ状態であるの
で、トランスＴの２次巻線のＡ端子とＢ端子との間はほ
ぼ０Ｖであり、チョークコイルＬ１、トランスＴの２次
巻線を介して、Ｂ端子に、直流電源Ｂ２の＋側の電圧が
印加される。この場合、トランジスタ９３にはエミッタ
電流が流れず、トランジスタ９３はオンしないので、Ｆ
ＥＴ９２もオンしない。トランジスタ９６のエミッタに
も直流電源Ｂ２の＋側の電圧が発生するが、トランジス
タ９６はＰＮＰトランジスタであるので、エミッタ電流
が流れず、したがって、トランジスタ９６がオンせず、
このために、転流用ＦＥＴ９４のゲート容量が充電され
ないので、転流用ＦＥＴ９４がオンしない。よって、上
記実施例においては、他の直流電源Ｂ２の電圧が同期整
流コンバータ１００の出力電圧よりも高く、１次側のＦ
ＥＴ９１がオフ状態である場合に、ＦＥＴ９２、転流用
ＦＥＴ９４がオフ状態を維持するので、他の直流電源Ｂ
２が短絡するルートが形成されない。
で、トランスＴの２次巻線のＡ端子とＢ端子との間はほ
ぼ０Ｖであり、チョークコイルＬ１、トランスＴの２次
巻線を介して、Ｂ端子に、直流電源Ｂ２の＋側の電圧が
印加される。この場合、トランジスタ９３にはエミッタ
電流が流れず、トランジスタ９３はオンしないので、Ｆ
ＥＴ９２もオンしない。トランジスタ９６のエミッタに
も直流電源Ｂ２の＋側の電圧が発生するが、トランジス
タ９６はＰＮＰトランジスタであるので、エミッタ電流
が流れず、したがって、トランジスタ９６がオンせず、
このために、転流用ＦＥＴ９４のゲート容量が充電され
ないので、転流用ＦＥＴ９４がオンしない。よって、上
記実施例においては、他の直流電源Ｂ２の電圧が同期整
流コンバータ１００の出力電圧よりも高く、１次側のＦ
ＥＴ９１がオフ状態である場合に、ＦＥＴ９２、転流用
ＦＥＴ９４がオフ状態を維持するので、他の直流電源Ｂ
２が短絡するルートが形成されない。
【００２１】なお、ＰＮＰトランジスタ９６は、直流入
力電圧Ｂ１を交流電圧に変換するスイッチング素子ＦＥ
Ｔ９１がオフしているときに、出力端子に接続されてい
る直流電源Ｂ２から転流用ＦＥＴ９４のゲート回路に電
流が流れることを阻止するＰ型半導体スイッチ素子の例
であり、ＰＮＰトランジスタ９６の代わりに他のＰ型半
導体スイッチ素子を使用しても、転流用ＦＥＴ９４のゲ
ート回路に電流が流れることを阻止できる。
力電圧Ｂ１を交流電圧に変換するスイッチング素子ＦＥ
Ｔ９１がオフしているときに、出力端子に接続されてい
る直流電源Ｂ２から転流用ＦＥＴ９４のゲート回路に電
流が流れることを阻止するＰ型半導体スイッチ素子の例
であり、ＰＮＰトランジスタ９６の代わりに他のＰ型半
導体スイッチ素子を使用しても、転流用ＦＥＴ９４のゲ
ート回路に電流が流れることを阻止できる。
【００２２】図２は、本発明の他の実施例である同期整
流コンバータ１０１を示す回路図である。この同期整流
コンバータ１０１は、基本的には、同期整流コンバータ
１００と同じであるが、同期整流コンバータ１００にト
ランジスタ９５と、抵抗Ｒ８、Ｒ９とを追加した点が、
同期整流コンバータ１００と異なる点である。
流コンバータ１０１を示す回路図である。この同期整流
コンバータ１０１は、基本的には、同期整流コンバータ
１００と同じであるが、同期整流コンバータ１００にト
ランジスタ９５と、抵抗Ｒ８、Ｒ９とを追加した点が、
同期整流コンバータ１００と異なる点である。
【００２３】すなわち、同期整流コンバータ１０１にお
いて、ダイオードＤ９のアノードとトランスＴ２の２次
側巻線のＢ端子との間に、抵抗Ｒ８、Ｒ９の直列抵抗が
挿入され、ダイオードＤ７のカソードとトランジスタ９
５のベースとが、抵抗Ｒ８とＲ９との接続点に接続さ
れ、トランジスタ９６のコレクタがＢ端子に、トランジ
スタ９６のエミッタがトランジスタ９６のエミッタに接
続されている。
いて、ダイオードＤ９のアノードとトランスＴ２の２次
側巻線のＢ端子との間に、抵抗Ｒ８、Ｒ９の直列抵抗が
挿入され、ダイオードＤ７のカソードとトランジスタ９
５のベースとが、抵抗Ｒ８とＲ９との接続点に接続さ
れ、トランジスタ９６のコレクタがＢ端子に、トランジ
スタ９６のエミッタがトランジスタ９６のエミッタに接
続されている。
【００２４】次に、同期整流コンバータ１０１の動作に
ついて説明する。ＦＥＴ９１がオフしてトランスＴの２
次側巻線のＡ端子に−、Ｂ端子に＋の極性の電圧が発生
すると、この電圧が、抵抗Ｒ８とＲ９とで分割され、ト
ランジスタ９５のベースに入力される。この分割された
電圧がトランジスタ９５のエミッタ電圧はＡ、Ｂ端子間
の電圧を抵抗Ｒ８、Ｒ９で分圧した電圧にほぼ等しくな
り、この電圧がトランジスタ９６を介して、転流用ＦＥ
Ｔ９４のゲートに印加される。したがって、転流用ＦＥ
Ｔ９４のゲート−ソース間には、トランジスタ９５が存
在しない場合に印加される電圧よりも低い電圧が印加さ
れる。抵抗Ｒ８とＲ９と１の抵抗値の比を適切に選ぶこ
とによって、ＦＥＴ９４のゲート−ソース間の定格耐圧
を越えないように設計することが容易に可能になる。
ついて説明する。ＦＥＴ９１がオフしてトランスＴの２
次側巻線のＡ端子に−、Ｂ端子に＋の極性の電圧が発生
すると、この電圧が、抵抗Ｒ８とＲ９とで分割され、ト
ランジスタ９５のベースに入力される。この分割された
電圧がトランジスタ９５のエミッタ電圧はＡ、Ｂ端子間
の電圧を抵抗Ｒ８、Ｒ９で分圧した電圧にほぼ等しくな
り、この電圧がトランジスタ９６を介して、転流用ＦＥ
Ｔ９４のゲートに印加される。したがって、転流用ＦＥ
Ｔ９４のゲート−ソース間には、トランジスタ９５が存
在しない場合に印加される電圧よりも低い電圧が印加さ
れる。抵抗Ｒ８とＲ９と１の抵抗値の比を適切に選ぶこ
とによって、ＦＥＴ９４のゲート−ソース間の定格耐圧
を越えないように設計することが容易に可能になる。
【００２５】
【発明の効果】以上説明したように、直流入力電圧を上
記交流電圧に変換するスイッチング素子がオフしている
ときに、上記出力端子に接続されている直流電源から上
記転流用ＦＥＴのゲート回路に電流が流れることを阻止
するＰ型半導体スイッチ素子を有するから、同期整流コ
ンバータを他の直流電源と並列運転するときに、他の直
流電源の電圧が当該同期整流コンバータの出力電圧より
も高い場合であっても、出力短絡を防止することができ
るという効果を奏する。
記交流電圧に変換するスイッチング素子がオフしている
ときに、上記出力端子に接続されている直流電源から上
記転流用ＦＥＴのゲート回路に電流が流れることを阻止
するＰ型半導体スイッチ素子を有するから、同期整流コ
ンバータを他の直流電源と並列運転するときに、他の直
流電源の電圧が当該同期整流コンバータの出力電圧より
も高い場合であっても、出力短絡を防止することができ
るという効果を奏する。
【００２６】また、転流用ＦＥＴのゲート・ソース間耐
圧を所定の範囲内に制御する電圧制御手段を有するか
ら、同期整流コンバータを他の直流電源と並列接続した
場合、転流用ＦＥＴのゲート・ソース間の耐圧を安全範
囲に抑制することが容易に可能であるという効果を奏す
る。
圧を所定の範囲内に制御する電圧制御手段を有するか
ら、同期整流コンバータを他の直流電源と並列接続した
場合、転流用ＦＥＴのゲート・ソース間の耐圧を安全範
囲に抑制することが容易に可能であるという効果を奏す
る。
【図１】本発明の一実施例である同期整流コンバータ１
００を示す回路図である。
００を示す回路図である。
【図２】本発明の他の実施例である同期整流コンバータ
１０１を示す回路図である。
１０１を示す回路図である。
【図３】従来の同期整流コンバータ２００を示す回路図
である。
である。
１００、１０１…同期整流コンバータ、 Ｔ…トランス、 ９２…同期整流用ＦＥＴ、 ９４…転流用ＦＥＴ、 Ｂ２…並列運転すべき他の直流電源。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 暢彦 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 谷内 利明 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (56)参考文献 特開 平６−343262（ＪＰ，Ａ) 特開 平５−137326（ＪＰ，Ａ) 特開 平６−98540（ＪＰ，Ａ) 特開 平７−39161（ＪＰ，Ａ) 特開 平６−343264（ＪＰ，Ａ) 特開 平８−289538（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 7/21
Claims (3)
- 【請求項１】 直流入力電圧をスイッチング素子によっ
て脈流電圧に変換し、この変換された脈流電圧をトラン
スの１次巻線に印加し、そのトランスの２次巻線から取
り出された電圧を、同期整流用ＦＥＴ、転流用ＦＥＴ、
チョークコイル、コンデンサによって整流、平滑し、直
流電圧を出力端子に出力する同期整流コンバータにおい
て、上記 トランスの２次側電圧を分圧する第１の分圧手段
と； エミッタが２次巻線の一方の端子に接続され、そのコレ
クタが上記同期整流用ＦＥＴのゲートに接続され、その
ベースが上記第１の分圧手段による分圧点に接続されて
いる第１のＰ型半導体スイッチ素子と； 上記トランスの２次側電圧を分圧する第２の分圧手段
と； エミッタが２次巻線の一方の端子に接続され、そのコレ
クタが上記転流用ＦＥＴのゲートに接続され、そのベー
スが上記第２の分圧手段による分圧点に接続されている
第２のＰ型半導体スイッチ素子と； を有することを特徴とする同期整流コンバータ。 - 【請求項２】 請求項１において、 上記転流用ＦＥＴのゲート・ソース間耐圧を所定の範囲
内に制御する電圧制御手段を有することを特徴とする同
期整流コンバータ。 - 【請求項３】 請求項２において、 上記転流用ＦＥＴのゲート・ソース間耐圧を所定の範囲
内に制御する電圧制御手段は、上記トランスの２次側電
圧を分圧する手段と、この分圧手段によって分圧された
電圧を上記転流用ＦＥＴのゲートに印加する手段とによ
って構成されているものであることを特徴とする同期整
流コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05243196A JP3213919B2 (ja) | 1996-02-15 | 1996-02-15 | 同期整流コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05243196A JP3213919B2 (ja) | 1996-02-15 | 1996-02-15 | 同期整流コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09224371A JPH09224371A (ja) | 1997-08-26 |
| JP3213919B2 true JP3213919B2 (ja) | 2001-10-02 |
Family
ID=12914580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05243196A Expired - Lifetime JP3213919B2 (ja) | 1996-02-15 | 1996-02-15 | 同期整流コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3213919B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL133133A0 (en) * | 1999-11-25 | 2001-03-19 | Drenkrum Ltd | An improved switching power supply method and apparatus for efficient parallel connection of the improved power supplies |
| US6490183B2 (en) | 2000-12-29 | 2002-12-03 | Ericsson, Inc. | Method and apparatus for minimizing negative current build up in DC-DC converters with synchronous rectification |
| FR2826523B1 (fr) * | 2001-06-25 | 2003-12-19 | Cit Alcatel | Redresseur synchrone auto-commande |
-
1996
- 1996-02-15 JP JP05243196A patent/JP3213919B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09224371A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317337B1 (en) | Switching power supply circuit | |
| USRE40907E1 (en) | Ripple cancellation circuit for ultra-low-noise power supplies | |
| US4654771A (en) | Switched power supply comprising a free-running flow converter and electrically separated control loop | |
| US20090109715A1 (en) | Synchronous rectifying for soft switching power converters | |
| JP2001025243A (ja) | スイッチング電源装置 | |
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| JP2680914B2 (ja) | スイッチング電源回路 | |
| US6504735B2 (en) | Regulated voltage reducing high-voltage isolated DC/DC converter system | |
| US11356029B2 (en) | Rectifying circuit and switched-mode power supply incorporating rectifying circuit | |
| JP3213919B2 (ja) | 同期整流コンバータ | |
| JPH08126332A (ja) | スイッチング電源装置 | |
| CA1236522A (en) | Switched power supply comprising a free-running flow transformer without control loop | |
| JP3602079B2 (ja) | スイッチング電源回路 | |
| JP3341441B2 (ja) | スイッチング電源装置 | |
| EP3869681A1 (en) | Power supply device | |
| JP2526136Y2 (ja) | 電源回路 | |
| JP2740476B2 (ja) | Ｆｅｔ整流回路 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JP2674055B2 (ja) | 電源回路 | |
| JP4265199B2 (ja) | 直流変換装置 | |
| WO2000038305A9 (en) | A synchronous flyback converter | |
| JPH05103466A (ja) | 多出力スイツチング電源 | |
| JP2003088115A (ja) | スイッチングコンバータ | |
| SU955436A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
| JPH07337012A (ja) | 多出力スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140727 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |