JPH09224371A - 同期整流コンバータ - Google Patents
同期整流コンバータInfo
- Publication number
- JPH09224371A JPH09224371A JP8052431A JP5243196A JPH09224371A JP H09224371 A JPH09224371 A JP H09224371A JP 8052431 A JP8052431 A JP 8052431A JP 5243196 A JP5243196 A JP 5243196A JP H09224371 A JPH09224371 A JP H09224371A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- transformer
- synchronous rectification
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
転するときに、他の直流電源の電圧が当該同期整流コン
バータの出力電圧よりも高い場合であっても、短絡を防
止することができる同期整流コンバータを提供すること
を目的とするものである。 【解決手段】 転流用FET94のゲートにPNPトラ
ンジスタ96で構成される逆流防止手段を設けたもので
ある。
Description
イッチング素子によって交流電圧に変換し、この変換さ
れた交流電圧をトランスの1次巻線に印加し、そのトラ
ンスの2次巻線から取り出された電圧を、同期整流FE
T、転流用FET、チョークコイル、コンデンサによっ
て整流、平滑し、直流電圧を出力端子に出力する同期整
流コンバータに関する。
0を示す回路図である。この同期整流コンバータ200
は、その入力端子t11、t12に直流電源B1が接続
され、その出力端子t13、t14に負荷が接続され、
トランスTの1次側に、直流電源B1をスイッチングし
て交流電圧に変換するFET91を有し、トランスTの
2次側に、同期整流用FET92と転流用FET94と
を設け、出力チョークコイルL1と、平滑用コンデンサ
C1とによって平滑し、直流電圧を出力端子t13、t
14に出力するものである。なお、FET91のオン/
オフと同期して、整流用FET92がオン/オフし、転
流用FET94がオフ/オンする。
電源B1の電圧がトランスTに印加され、トランスTの
2次巻線端子A、Bにそれぞれ+、−の極性の電圧が発
生する。この電圧によりFET92のゲートが正電圧に
なり、FET92がオンし、チョークコイルL1を介し
て負荷に電流が供給される。一方、FET91がオフす
ると、トランスTに蓄えられた電磁エネルギーによって
トランスTの2次巻線端子A、Bにそれぞれ−、+の極
性のフライバック電圧が発生する。この電圧によって、
FET92のゲートが負電圧になり、FET92がオフ
する。この場合、FET94のゲートが正電圧になり、
FET94がオンし、チョークコイルL1に蓄えられた
電磁エネルギーがFET94を介して負荷に供給され
る。上記フライバック電圧がゼロになると、FET94
のゲート電圧がゼロになり、FET94がオフし、チョ
ークコイルL1の電磁エネルギーはFET94に並列に
接続されたダイオードD10を介して流れる。
出力端子に負荷を接続する場合、他の直流電源B2を接
続すれば、並列運転を行うことができるが、この場合、
直流電源B2の電圧が同期整流コンバータ200の出力
電圧よりも高いと、両FET92、94がオンし、これ
によって同期整流コンバータ200の出力側が短絡状態
となり並列運転ができないという問題がある。
スTの2次巻線端子A、B間に発生するフライバック電
圧はFET94のゲート、ソース間に直接印加されるの
で、フライバック電圧をFET94のゲート、ソース間
の耐圧を超えないように調整する必要があり、設計の自
由度を制約している。
電源と並列運転するときに、他の直流電源の電圧が当該
同期整流コンバータの出力電圧よりも高い場合であって
も、短絡を防止することができる同期整流コンバータを
提供することを目的とするものである。
耐圧を安全範囲に抑制することができる同期整流コンバ
ータを提供することを目的とするものである。
は、転流用FETのゲートに逆流防止手段を設けたもの
である。請求項3、4記載の発明は、転流用FETのゲ
ート・ソース間耐圧を所定の範囲内に制御する電圧制御
手段を設けたものである。
実施例である同期整流コンバータ100を示す回路図で
ある。同期整流コンバータ100は、その入力端子t
1、t2に直流電源B1が接続され、その出力端子t
3、t4に負荷が接続され、トランスTの1次側に、直
流電源B1をスイッチングして交流電圧に変換するFE
T91を有し、トランスTの2次側に、同期整流用FE
T92と転流用FET94とを設け、出力チョークコイ
ルL1と、平滑用コンデンサC1とによって平滑し、直
流電圧を出力端子に出力するものである。そして、FE
T91のオン/オフと同期して、整流用FET92がオ
ン/オフし、転流用FET94がオフ/オンするもので
ある。
インがトランスTの2次側巻線のB端子に接続され、そ
のソースが出力チョークコイルL1と平滑コンデンサC
1とを介して、2次巻線のA端子に接続されている。抵
抗R3は、FET92のソース−ゲート間に接続されて
いる。
1、R2とコンデンサC2とダイオードD1とで構成さ
れている直列回路(バイアス回路)が設けられている。
トランジスタ93は、そのエミッタが端子Aに接続さ
れ、そのコレクタが同期整流用FET92のゲートに接
続され、そのベースが抵抗R1、R2の接続点に接続さ
れている。
ンが2次巻線のA端子に接続され、そのソースがFET
92を介して2次巻線のB端子に接続されている。ま
た、2次巻線の端子AとBとの間に、抵抗R5、R6と
ダイオードD9とで構成される直列回路(バイアス回
路)が設けられている。
ミッタが2次巻線のB端子に接続され、そのコレクタが
転流用FET94のゲートに接続され、そのベースが抵
抗R5とR6との接続点に接続されている。ダイオード
D7は、PNPトランジスタ96のエミッタ−ベースの
逆耐圧保護用ダイオードであり、ダイオードD8は、転
流用FET94のゲート容量に充電された電荷を放電さ
せるループを形成するものである。抵抗R7は、FET
94のソース−ゲート間に接続されている。
子t3、t4に、負荷と、他の直流電源B2とが接続さ
れ、同期整流コンバータ100と他の直流電源B2とが
並列運転を行っている。
る。まず、他の直流電源B2の電圧が同期整流コンバー
タ100の出力電圧よりも高くない場合に同期整流コン
バータ100が正常動作し、この正常動作について説明
する。
ると、2次巻線のA端子が+になり、B端子が−にな
る。そして、抵抗R1、R2、コンデンサC2、ダイオ
ードD1を経由し、端子Aから端子Bに電流が流れる。
このときに、トランジスタ93のエミッタからベースに
電流が流れ、トランジスタ93がオンする。そして、こ
のときに、同期整流用FET92のゲートが充電され、
同期整流用FET92がオンし、チョークコイルL1を
介して負荷に電流が供給される。
されると、トランジスタ93のエミッタ電流が流れなく
なり、トランジスタ93がオフするが、同期整流用FE
T92のゲート容量に充電された電荷は放電されないの
で、同期整流用FET92がオン状態を維持する。
がオフするとトランスTに蓄えられた電磁エネルギーに
よって2次側巻線のA端子が−、B端子が+になり、同
期整流用FET92がオフし、抵抗R5、R6、ダイオ
ードD9を経由し、端子Bから端子Aに電流が流れる。
このときに、トランジスタ96のエミッタからベースに
電流が流れ、トランジスタ96がオンし、転流用FET
94がオンし、チョークコイルL1に蓄積されていたエ
ネルギーが平滑用コンデンサC1、転流用FET94を
介して、負荷に放出される。転流用FET94がオンす
ると、ダイオードD3、FET94を介して、FET9
2のゲート容量に充電されている電荷が放電されるの
で、FET92がオフする。再びFET91がオンする
と、トランスTの2次側巻線のA端子に+、B端子に−
の極性の電圧が発生しトランジスタ93、FET92が
オンする。FET94のゲート容量に蓄積されていた電
荷はダイオードD8、FET92を介して放電され、F
ET94がオフする。トランスTの電磁エネルギーが、
FET91のオフ期間内に放出され、端子A、B間の電
圧がゼロになるとトランジスタ96はオフするがFET
94のゲート容量に充電された電荷は放電されないの
で、FET94はオン状態を維持する。そして、上記動
作が交互に繰り返され、負荷に直流電圧が供給される。
コンバータ100の出力電圧よりも高く、1次側のFE
T91がオフ状態である場合において、同期整流用FE
T92がオフ状態を維持する動作について説明する。
で、トランスTの2次巻線のA端子とB端子との間はほ
ぼ0Vであり、チョークコイルL1、トランスTの2次
巻線を介して、B端子に、直流電源B2の+側の電圧が
印加される。この場合、トランジスタ93にはエミッタ
電流が流れず、トランジスタ93はオンしないので、F
ET92もオンしない。トランジスタ96のエミッタに
も直流電源B2の+側の電圧が発生するが、トランジス
タ96はPNPトランジスタであるので、エミッタ電流
が流れず、したがって、トランジスタ96がオンせず、
このために、転流用FET94のゲート容量が充電され
ないので、転流用FET94がオンしない。よって、上
記実施例においては、他の直流電源B2の電圧が同期整
流コンバータ100の出力電圧よりも高く、1次側のF
ET91がオフ状態である場合に、FET92、転流用
FET94がオフ状態を維持するので、他の直流電源B
2が短絡するルートが形成されない。
力電圧B1を交流電圧に変換するスイッチング素子FE
T91がオフしているときに、出力端子に接続されてい
る直流電源B2から転流用FET94のゲート回路に電
流が流れることを阻止するP型半導体スイッチ素子の例
であり、PNPトランジスタ96の代わりに他のP型半
導体スイッチ素子を使用しても、転流用FET94のゲ
ート回路に電流が流れることを阻止できる。
流コンバータ101を示す回路図である。この同期整流
コンバータ101は、基本的には、同期整流コンバータ
100と同じであるが、同期整流コンバータ100にト
ランジスタ95と、抵抗R8、R9とを追加した点が、
同期整流コンバータ100と異なる点である。
いて、ダイオードD9のアノードとトランスT2の2次
側巻線のB端子との間に、抵抗R8、R9の直列抵抗が
挿入され、ダイオードD7のカソードとトランジスタ9
5のベースとが、抵抗R8とR9との接続点に接続さ
れ、トランジスタ96のコレクタがB端子に、トランジ
スタ96のエミッタがトランジスタ96のエミッタに接
続されている。
ついて説明する。FET91がオフしてトランスTの2
次側巻線のA端子に−、B端子に+の極性の電圧が発生
すると、この電圧が、抵抗R8とR9とで分割され、ト
ランジスタ95のベースに入力される。この分割された
電圧がトランジスタ95のエミッタ電圧はA、B端子間
の電圧を抵抗R8、R9で分圧した電圧にほぼ等しくな
り、この電圧がトランジスタ96を介して、転流用FE
T94のゲートに印加される。したがって、転流用FE
T94のゲート−ソース間には、トランジスタ95が存
在しない場合に印加される電圧よりも低い電圧が印加さ
れる。抵抗R8とR9と1の抵抗値の比を適切に選ぶこ
とによって、FET94のゲート−ソース間の定格耐圧
を越えないように設計することが容易に可能になる。
記交流電圧に変換するスイッチング素子がオフしている
ときに、上記出力端子に接続されている直流電源から上
記転流用FETのゲート回路に電流が流れることを阻止
するP型半導体スイッチ素子を有するから、同期整流コ
ンバータを他の直流電源と並列運転するときに、他の直
流電源の電圧が当該同期整流コンバータの出力電圧より
も高い場合であっても、出力短絡を防止することができ
るという効果を奏する。
圧を所定の範囲内に制御する電圧制御手段を有するか
ら、同期整流コンバータを他の直流電源と並列接続した
場合、転流用FETのゲート・ソース間の耐圧を安全範
囲に抑制することが容易に可能であるという効果を奏す
る。
00を示す回路図である。
101を示す回路図である。
である。
Claims (4)
- 【請求項1】 直流入力電圧をスイッチング素子によっ
て交流電圧に変換し、この変換された交流電圧をトラン
スの1次巻線に印加し、そのトランスの2次巻線から取
り出された電圧を、同期整流FET、転流用FET、チ
ョークコイル、コンデンサによって整流、平滑し、直流
電圧を出力端子に出力する同期整流コンバータにおい
て、 上記直流入力電圧を上記交流電圧に変換するスイッチン
グ素子がオフしているときに、上記出力端子に接続され
ている直流電源から上記転流用FETのゲート回路に電
流が流れることを阻止するP型半導体スイッチ素子を有
することを特徴とする同期整流コンバータ。 - 【請求項2】 直流入力電圧をスイッチング素子によっ
て交流電圧に変換し、この変換された交流電圧をトラン
スの1次巻線に印加し、そのトランスの2次巻線から取
り出された電圧を、同期整流FET、転流用FET、チ
ョークコイル、コンデンサによって整流、平滑し、直流
電圧を出力端子に出力する同期整流コンバータにおい
て、 トランスの2次側電圧を分圧する分圧手段と;エミッタ
が2次巻線の一方の端子に接続され、そのコレクタが上
記転流用FETのゲートに接続され、そのベースが上記
分圧手段による分圧点に接続されているP型半導体スイ
ッチ素子と;を有することを特徴とする同期整流コンバ
ータ。 - 【請求項3】 請求項1または請求項2において、 上記転流用FETのゲート・ソース間耐圧を所定の範囲
内に制御する電圧制御手段を有することを特徴とする同
期整流コンバータ。 - 【請求項4】 請求項3において、 上記転流用FETのゲート・ソース間耐圧を所定の範囲
内に制御する電圧制御手段は、上記トランスの2次側電
圧を分圧する手段と、この分圧手段によって分圧された
電圧を上記転流用FETのゲートに印加する手段とによ
って構成されているものであることを特徴とする同期整
流コンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05243196A JP3213919B2 (ja) | 1996-02-15 | 1996-02-15 | 同期整流コンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05243196A JP3213919B2 (ja) | 1996-02-15 | 1996-02-15 | 同期整流コンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09224371A true JPH09224371A (ja) | 1997-08-26 |
JP3213919B2 JP3213919B2 (ja) | 2001-10-02 |
Family
ID=12914580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05243196A Expired - Lifetime JP3213919B2 (ja) | 1996-02-15 | 1996-02-15 | 同期整流コンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3213919B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1104084A2 (en) * | 1999-11-25 | 2001-05-30 | Drenkrum Limited | Efficient parallel connection of improved power-supplies |
WO2002054571A1 (en) * | 2000-12-29 | 2002-07-11 | Ericsson Inc. | Method and apparatus for minimizing negative current build up in dc-dc converters with synchronous rectification |
FR2826523A1 (fr) * | 2001-06-25 | 2002-12-27 | Cit Alcatel | Redresseur synchrone auto-commande |
-
1996
- 1996-02-15 JP JP05243196A patent/JP3213919B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1104084A2 (en) * | 1999-11-25 | 2001-05-30 | Drenkrum Limited | Efficient parallel connection of improved power-supplies |
EP1104084A3 (en) * | 1999-11-25 | 2003-05-21 | Drenkrum Limited | Efficient parallel connection of improved power-supplies |
WO2002054571A1 (en) * | 2000-12-29 | 2002-07-11 | Ericsson Inc. | Method and apparatus for minimizing negative current build up in dc-dc converters with synchronous rectification |
US6490183B2 (en) | 2000-12-29 | 2002-12-03 | Ericsson, Inc. | Method and apparatus for minimizing negative current build up in DC-DC converters with synchronous rectification |
FR2826523A1 (fr) * | 2001-06-25 | 2002-12-27 | Cit Alcatel | Redresseur synchrone auto-commande |
US6707650B2 (en) | 2001-06-25 | 2004-03-16 | Alcatel | Self-synchronized synchronous rectifier |
EP1276217A3 (fr) * | 2001-06-25 | 2004-09-29 | Alcatel | Redresseur synchrone auto-commande |
Also Published As
Publication number | Publication date |
---|---|
JP3213919B2 (ja) | 2001-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100481065B1 (ko) | 동기 정류에 대한 향상된 리셋팅을 제공하는 싱글엔드 순방향 직류-직류 변환기 | |
US20030048643A1 (en) | Method and circuit for start up in a power converter | |
US8072787B2 (en) | Synchronous rectifying for soft switching power converters | |
US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
CN107431438B (zh) | 包括基于次级侧信号受控的初级侧箝位电路的开关模式电源 | |
JP2001025243A (ja) | スイッチング電源装置 | |
US6243278B1 (en) | Drive circuit for synchronous rectifier and method of operating the same | |
JPS62285665A (ja) | 切換式電源ユニツト | |
US7848119B2 (en) | Direct current to direct current converter | |
US20210126549A1 (en) | Power switcher, power rectifier, and power converter | |
US5701237A (en) | Switching power supply | |
JP3213919B2 (ja) | 同期整流コンバータ | |
US4660133A (en) | Switched power pack with free-wheeling flow converter and switched controller at a secondary side | |
JP3602079B2 (ja) | スイッチング電源回路 | |
US4669023A (en) | Apparatus for freeing electronic one-way switches from high power dissipation stresses | |
JPH0884473A (ja) | 直流電源装置 | |
JP3623765B2 (ja) | スイッチングコンバータ | |
JP2018153037A (ja) | 直流変換装置 | |
JP2740476B2 (ja) | Fet整流回路 | |
JP2500466B2 (ja) | スイッチング電源回路 | |
JPH114578A (ja) | 電圧変換装置 | |
JP2004147475A (ja) | 整流装置 | |
EP1145415A1 (en) | A synchronous flyback converter | |
JP4265199B2 (ja) | 直流変換装置 | |
RU2073303C1 (ru) | Двухтактный регулируемый преобразователь постоянного напряжения в постоянное |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140727 Year of fee payment: 13 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |