JP2682391B2 - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JP2682391B2 JP2682391B2 JP5216023A JP21602393A JP2682391B2 JP 2682391 B2 JP2682391 B2 JP 2682391B2 JP 5216023 A JP5216023 A JP 5216023A JP 21602393 A JP21602393 A JP 21602393A JP 2682391 B2 JP2682391 B2 JP 2682391B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- pipeline
- wave
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Advance Control (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサに関
し、特にウェーブパイプラインを使ったマイクロプロセ
ッサに関する。
し、特にウェーブパイプラインを使ったマイクロプロセ
ッサに関する。
【０００２】
【従来の技術】ウェーブパイプライン技術はレジスタ回
路やラッチ回路を追加することなくシステムのパイプラ
インの速度を押し上げることができる。
路やラッチ回路を追加することなくシステムのパイプラ
インの速度を押し上げることができる。
【０００３】ウェーブパイプラインでは組み合わせ回路
の伝搬遅延よりも高速にクロッキングすることにより、
データ伝搬のコヒーレントな複数の波がストレージエレ
メント間に置かれる。組み合わせ回路の入力から出力ま
でのすべての伝搬パスが同じ程度の遅延時間を有してい
れば、各波は隣接した波に干渉することなく伝搬する。
図３に波の伝搬の様子を示す。
の伝搬遅延よりも高速にクロッキングすることにより、
データ伝搬のコヒーレントな複数の波がストレージエレ
メント間に置かれる。組み合わせ回路の入力から出力ま
でのすべての伝搬パスが同じ程度の遅延時間を有してい
れば、各波は隣接した波に干渉することなく伝搬する。
図３に波の伝搬の様子を示す。
【０００４】ウェーブパイプラインは、たとえば「１９
９２年２月、アイ・イー・イー・イー国際固体回路会議
ダイジェスト・オブ・ペーパー Ｐ５６−５７」（Ｉ
ＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｔｄ−Ｓ
ｔａｔｅ ＣｔｒｃｕｉｔＣｏｎｆｅｒｅｎｃｅ，Ｄｉ
ｇｅｓｔ ｏｆ Ｐａｐｅｒｓ，Ｆｅｂ．，１９９２）
に示されている。
９２年２月、アイ・イー・イー・イー国際固体回路会議
ダイジェスト・オブ・ペーパー Ｐ５６−５７」（Ｉ
ＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｔｄ−Ｓ
ｔａｔｅ ＣｔｒｃｕｉｔＣｏｎｆｅｒｅｎｃｅ，Ｄｉ
ｇｅｓｔ ｏｆ Ｐａｐｅｒｓ，Ｆｅｂ．，１９９２）
に示されている。
【０００５】該文献において、演算器またはＳＲＡＭ単
体に該ウェーブパイプライン技術が適用された例が示さ
れている。ただし、マイクロプロセッサ全体、またはマ
イクロプロセッサの一部に該ウェーブパイプライン技術
を使った従来例は見られない。
体に該ウェーブパイプライン技術が適用された例が示さ
れている。ただし、マイクロプロセッサ全体、またはマ
イクロプロセッサの一部に該ウェーブパイプライン技術
を使った従来例は見られない。
【０００６】
【発明が解決しようとする課題】従来のウェーブパイプ
ライン技術を適用したＳＲＡＭ、または演算器をマイク
ロプロセッサの一部として使った場合、低周波数でマイ
クロプロセッサを動かすときにストレージエレメント間
に波が１つしか生成されず、マイクロプロセッサ内のパ
イプラインが異なる場合、マイクロプロセッサが正しく
動作しないという課題点があった。
ライン技術を適用したＳＲＡＭ、または演算器をマイク
ロプロセッサの一部として使った場合、低周波数でマイ
クロプロセッサを動かすときにストレージエレメント間
に波が１つしか生成されず、マイクロプロセッサ内のパ
イプラインが異なる場合、マイクロプロセッサが正しく
動作しないという課題点があった。
【０００７】本願発明の目的は、ウェーブパイプライン
を用いたＳＲＡＭ、または演算器をマイクロプロセッサ
の一部として使った場合に、波が１つしかない低周波数
において動作させたときもマイクロプロセッサが正常に
パイプライン動作するようにすることにある。
を用いたＳＲＡＭ、または演算器をマイクロプロセッサ
の一部として使った場合に、波が１つしかない低周波数
において動作させたときもマイクロプロセッサが正常に
パイプライン動作するようにすることにある。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
めに本発明は次の手段を提供する。 ウェーブパイプラインを用いたＳＲＡＭまたは演算器
（１）と、パイプライン動作時にＳＲＡＭまたは演算器
（１）へ入力される入力データ（６）をパイプライン停
止時に自己の出力データ（２０）を選択して入力とする
フリップフロップ（２）と、パイプライン動作時にＳＲ
ＡＭまたは演算器（１）において生成された出力データ
（２２）をパイプライン停止時に自己の出力データ（２
４）を選択して入力とするフリップフロップ（３）と、
パイプライン動作時にフリップフロップ（３）からの出
力データ（２４）をパイプライン停止時に自己の出力デ
ータ（２８）を選択して入力とするフリップフロップ
（４）と、ウェーブパイプライン動作時はフリップフロ
ップ（３）の出力（２４）を、ウェーブパイプライン動
作を行わないときはフリップフロップ（４）の出力（２
８）を選択するセレクタ（５）から構成されることを特
徴とするマイクロプロセッサ。 パイプライン停止時に前記フリップフロップ（４）は
前記フリップフロップ（３）より１つデータを保持し、
前記セレクタ（５）はパイプライン再スタート時に前記
フリップフロップ（４）の出力データ（２８）を選択す
ることを特徴とする前記に記載のマイクロプロセッ
サ。
めに本発明は次の手段を提供する。 ウェーブパイプラインを用いたＳＲＡＭまたは演算器
（１）と、パイプライン動作時にＳＲＡＭまたは演算器
（１）へ入力される入力データ（６）をパイプライン停
止時に自己の出力データ（２０）を選択して入力とする
フリップフロップ（２）と、パイプライン動作時にＳＲ
ＡＭまたは演算器（１）において生成された出力データ
（２２）をパイプライン停止時に自己の出力データ（２
４）を選択して入力とするフリップフロップ（３）と、
パイプライン動作時にフリップフロップ（３）からの出
力データ（２４）をパイプライン停止時に自己の出力デ
ータ（２８）を選択して入力とするフリップフロップ
（４）と、ウェーブパイプライン動作時はフリップフロ
ップ（３）の出力（２４）を、ウェーブパイプライン動
作を行わないときはフリップフロップ（４）の出力（２
８）を選択するセレクタ（５）から構成されることを特
徴とするマイクロプロセッサ。 パイプライン停止時に前記フリップフロップ（４）は
前記フリップフロップ（３）より１つデータを保持し、
前記セレクタ（５）はパイプライン再スタート時に前記
フリップフロップ（４）の出力データ（２８）を選択す
ることを特徴とする前記に記載のマイクロプロセッ
サ。
【０００９】
【実施例】次に本願発明における実施例について図面を
参照して説明する。本発明の一実施例として、ＳＲＡＭ
を用いたキャッシュ・メモリを図１に示す。
参照して説明する。本発明の一実施例として、ＳＲＡＭ
を用いたキャッシュ・メモリを図１に示す。
【００１０】ＳＲＡＭ１をウェーブパイプラインで動か
す。フリップフロップ２，３，４はパイプライン間のデ
ータを保持する。セレクタ５はフリップフロップ３又
は、フリップフロップ４のいずれかを選択し、次段のパ
イプラインの入力部とする。高周波数でウェーブパイプ
ライン動作を行うときはフリップフロップ３を選択し、
低周波数でウェーブパイプライン動作を行わないときは
フリップフロップ４を選択することにより、いずれの場
合にもマイクロプロセッサを正しく動かすことができ
る。切り換え信号は、外部から入力するか、又はチップ
上で周波数の検出をし生成される。
す。フリップフロップ２，３，４はパイプライン間のデ
ータを保持する。セレクタ５はフリップフロップ３又
は、フリップフロップ４のいずれかを選択し、次段のパ
イプラインの入力部とする。高周波数でウェーブパイプ
ライン動作を行うときはフリップフロップ３を選択し、
低周波数でウェーブパイプライン動作を行わないときは
フリップフロップ４を選択することにより、いずれの場
合にもマイクロプロセッサを正しく動かすことができ
る。切り換え信号は、外部から入力するか、又はチップ
上で周波数の検出をし生成される。
【００１１】マイクロプロセッサのストール（失速）か
らリスタートを行うためには、ストール中パイプライン
間のデータを保持しておく必要があるが、波として伝搬
するデータは保持することができない。
らリスタートを行うためには、ストール中パイプライン
間のデータを保持しておく必要があるが、波として伝搬
するデータは保持することができない。
【００１２】フリップフロップ４を用いたストールから
のリスタート方法を図２を用いて説明する。図中の数字
はパイプライン間のデータを古い順に表わしている。
のリスタート方法を図２を用いて説明する。図中の数字
はパイプライン間のデータを古い順に表わしている。
【００１３】Ａは通常のパイプライン動作中でありセレ
クタ５はフリップフロップ３を選択する。
クタ５はフリップフロップ３を選択する。
【００１４】Ｂはストール中でありフリップフロップ４
にはフリップフロップ３より１つ古いデータを保持す
る。
にはフリップフロップ３より１つ古いデータを保持す
る。
【００１５】Ｃはリスタートを示しセレクタ５はフリッ
プフロップ４を選択する。
プフロップ４を選択する。
【００１６】
【発明の効果】 以上のようにセレクタ５の選択制御を
行うことにより,ウェーブパイプライン動作時はフリッ
プフロップ３の出力を選択し、低速ではフリップフロッ
プ４の出力を選択することによりマイクロプロセッサの
パイプラインを正しく動作できる。
行うことにより,ウェーブパイプライン動作時はフリッ
プフロップ３の出力を選択し、低速ではフリップフロッ
プ４の出力を選択することによりマイクロプロセッサの
パイプラインを正しく動作できる。
【００１７】またフリップフロップ２,フリップフロッ
プ３をセレクタ付きフリップフロップで構成してストー
ル中にデータを保持できるようにしておくと、通常の動
作中はフリップフロップ３の出力を、再スタート時はフ
リップフロップ４の出力を選択することにより再スター
トを上手に切ることができる。
プ３をセレクタ付きフリップフロップで構成してストー
ル中にデータを保持できるようにしておくと、通常の動
作中はフリップフロップ３の出力を、再スタート時はフ
リップフロップ４の出力を選択することにより再スター
トを上手に切ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】図１に示した実施例の動作説明図である。
【図３】ウェーブパイプラインの概念図である。
１ ウェーブパイプラインが可能なＳＲＡＭ ２，３，４ セレクタ付きフリップフロップ ５ ２入力セレクタ ６ ＳＲＡＭ１への入力データ ７ ＳＲＡＭ１からの出力データ ８ クロック ９ 波の伝搬領域 ２０，２２，２４，２８ 出力データ ２６，３０ 入力データ
Claims (2)
- 【請求項１】 ウェーブパイプラインを用いたＳＲＡＭ
または演算器１と、パイプライン動作時にＳＲＡＭまた
は演算器１へ入力される入力データ６をパイプライン停
止時に自己の出力データ２０を選択して入力とするフリ
ップフロップ２と、パイプライン動作時にＳＲＡＭまた
は演算器１において生成された出力データ２２をパイプ
ライン停止時に自己の出力データ２４を選択して入力と
するフリップフロップ３と、パイプライン動作時にフリ
ップフロップ３からの出力データ２４をパイプライン停
止時に自己の出力データ２８を選択して入力とするフリ
ップフロップ４と、ウェーブパイプライン動作時はフリ
ップフロップ３の出力２４を、ウェーブパイプライン動
作を行わないときはフリップフロップ４の出力２８を選
択するセレクタ５から構成されることを特徴とするマイ
クロプロセッサ。 - 【請求項２】 パイプライン停止時に前記フリップフロ
ップ４は前記フリップフロップ３より１つデータを保持
し、 前記セレクタ５はパイプライン再スタート時に前記フリ
ップフロップ４の出力データ２８を選択することを特徴
とする請求項１に記載のマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216023A JP2682391B2 (ja) | 1993-08-31 | 1993-08-31 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216023A JP2682391B2 (ja) | 1993-08-31 | 1993-08-31 | マイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0793149A JPH0793149A (ja) | 1995-04-07 |
| JP2682391B2 true JP2682391B2 (ja) | 1997-11-26 |
Family
ID=16682091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5216023A Expired - Lifetime JP2682391B2 (ja) | 1993-08-31 | 1993-08-31 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682391B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09171462A (ja) | 1995-12-20 | 1997-06-30 | Matsushita Electric Ind Co Ltd | 演算装置 |
-
1993
- 1993-08-31 JP JP5216023A patent/JP2682391B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＩＥＥＥ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴ ＣＯＮＦＥＲＥＮＣＥ，ＤＩＧＥＳＴ ＯＦ ＰＡＰＥＲＳ，ＰＰ．５６−５７，ＦＥＢ，．１９９２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793149A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212662A (en) | Floating point arithmetic two cycle data flow | |
| JP3604323B2 (ja) | クロック切替回路 | |
| US6643829B1 (en) | Reducing clock skew in clock gating circuits | |
| JP2550837B2 (ja) | スキャンパスのテスト制御回路 | |
| JPH10134091A (ja) | 論理エミュレーションの最適化回路生成法 | |
| JP2682391B2 (ja) | マイクロプロセッサ | |
| JP2003316566A (ja) | パイプラインプロセッサ | |
| US7882385B2 (en) | Reducing inefficiencies of multi-clock-domain interfaces using a modified latch bank | |
| JP2001257566A (ja) | イネーブル付きラッチ回路 | |
| JP3278833B2 (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 | |
| JP2001282531A (ja) | データ処理装置 | |
| JP3110072B2 (ja) | 事前正規化回路 | |
| JP3563280B2 (ja) | クロック制御方法および装置 | |
| KR100197411B1 (ko) | 전전자 교환기의 시프트를 이용한 인식 신호 발생회로 | |
| JPH03250328A (ja) | 情報処理装置 | |
| JPH06118138A (ja) | テスト回路 | |
| JPH11214965A (ja) | 半導体装置 | |
| JPH06160479A (ja) | 半導体論理集積回路 | |
| JPH0581189A (ja) | 情報処理装置 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH0799434A (ja) | 低消費電力化回路 | |
| JPS58222346A (ja) | マイクロプログラムの実行時間制御方式 | |
| JPH06102316A (ja) | スキャンパスフリップフロップ | |
| JPS58205235A (ja) | デ−タ源競合防止回路 | |
| JPH086760A (ja) | データ処理装置 |