JP2677239B2 - 半導体装置の素子分離領域の製造方法 - Google Patents
半導体装置の素子分離領域の製造方法Info
- Publication number
- JP2677239B2 JP2677239B2 JP9530695A JP9530695A JP2677239B2 JP 2677239 B2 JP2677239 B2 JP 2677239B2 JP 9530695 A JP9530695 A JP 9530695A JP 9530695 A JP9530695 A JP 9530695A JP 2677239 B2 JP2677239 B2 JP 2677239B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- oxide film
- groove
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の素子分離領
域の製造方法に関し、特に溝による素子分離領域の製造
方法に関する。
域の製造方法に関し、特に溝による素子分離領域の製造
方法に関する。
【０００２】
【従来の技術】従来、半導体装置の素子分離領域の形成
は、ＬＯＣＯＳ法等によりなされていた。しかしながら
このような素子分離領域の製造方法では、半導体装置の
微細化，高密度化に対応することが困難になり、近年で
は半導体基板表面に溝を形成してこれらの溝を絶縁膜で
充填する素子分離領域の製造方法が着目されている。こ
れらの溝の幅が１種類の場合にはあまり問題は生じない
が、複数種類の幅の溝が存在する場合にこれらの溝に絶
縁膜を均一に充填することは困難である。この問題を解
消する一手法は、（本出願人の先の出願である）特開平
６−２０４３３２号公報に記載されている。
は、ＬＯＣＯＳ法等によりなされていた。しかしながら
このような素子分離領域の製造方法では、半導体装置の
微細化，高密度化に対応することが困難になり、近年で
は半導体基板表面に溝を形成してこれらの溝を絶縁膜で
充填する素子分離領域の製造方法が着目されている。こ
れらの溝の幅が１種類の場合にはあまり問題は生じない
が、複数種類の幅の溝が存在する場合にこれらの溝に絶
縁膜を均一に充填することは困難である。この問題を解
消する一手法は、（本出願人の先の出願である）特開平
６−２０４３３２号公報に記載されている。
【０００３】半導体装置の素子分離領域の製造工程の断
面模式図である図５および図６を参照すると、上記公開
公報記載の半導体装置の素子分離領域の製造方法は、次
のとおりになる。
面模式図である図５および図６を参照すると、上記公開
公報記載の半導体装置の素子分離領域の製造方法は、次
のとおりになる。
【０００４】まず、シリコン基板２０１の表面に、熱酸
化により第１の酸化シリコン膜２０２を形成する。ＣＶ
Ｄ法により、全面に第１の窒化シリコン膜２０３を形成
する。フォトレジスト膜（図示せず）をマスクにした異
方性エッチングにより、窒化シリコン膜２０３，酸化シ
リコン膜２０２およびシリコン基板２０１を順次エッチ
ングして、（例えば深さ０．５μｍの）溝２２１Ａ，２
２１Ｂを形成する。溝２２１Ａ，２２１Ｂの幅は異なっ
ている（例えば０．５μｍ，１．５μｍである）〔図５
（ａ）〕。上記フォトレジスト膜を除去した後、窒化シ
リコン膜２０３をマスクにした熱酸化により、溝２２１
Ａ並びに溝２２１Ｂの側面および底面に第２の酸化シリ
コン膜２２２を形成する。ＣＶＤ法により、全面に第２
の窒化シリコン膜２２３を形成する。このとき、溝２２
１Ａ並びに溝２２１Ｂの側面および底面を覆う窒化シリ
コン膜は窒化シリコン膜２２３のみであるが、シリコン
基板２０１の上面を覆う窒化シリコン膜は窒化シリコン
膜２０３および窒化シリコン膜２２３である〔図５
（ｂ）〕。次に、ＲＩＥにより窒化シリコン膜２２３の
膜厚程度の窒化シリコン膜のエッチバックが行なわれ
る。この結果、シリコン基板２０１の上面には窒化シリ
コン膜２０３が残置され、溝２２１Ａ並びに溝２２１Ｂ
の側面にはそれぞれ窒化シリコン膜２２３ａが残置され
る。残置された窒化シリコン膜２０３および窒化シリコ
ン膜２２３ａをマスクにした熱酸化により、溝２２１Ａ
並びに溝２２１Ｂの底面に（酸化シリコン膜２０２，２
２２の膜厚より厚い）所望の膜厚の第３の酸化シリコン
膜２３２を形成する。このとき、第２の酸化シリコン膜
２２２は、溝２２１Ａ並びに溝２２１Ｂの側面にのみに
酸化シリコン膜２２２ａとして残置される〔図５
（ｃ）〕。
化により第１の酸化シリコン膜２０２を形成する。ＣＶ
Ｄ法により、全面に第１の窒化シリコン膜２０３を形成
する。フォトレジスト膜（図示せず）をマスクにした異
方性エッチングにより、窒化シリコン膜２０３，酸化シ
リコン膜２０２およびシリコン基板２０１を順次エッチ
ングして、（例えば深さ０．５μｍの）溝２２１Ａ，２
２１Ｂを形成する。溝２２１Ａ，２２１Ｂの幅は異なっ
ている（例えば０．５μｍ，１．５μｍである）〔図５
（ａ）〕。上記フォトレジスト膜を除去した後、窒化シ
リコン膜２０３をマスクにした熱酸化により、溝２２１
Ａ並びに溝２２１Ｂの側面および底面に第２の酸化シリ
コン膜２２２を形成する。ＣＶＤ法により、全面に第２
の窒化シリコン膜２２３を形成する。このとき、溝２２
１Ａ並びに溝２２１Ｂの側面および底面を覆う窒化シリ
コン膜は窒化シリコン膜２２３のみであるが、シリコン
基板２０１の上面を覆う窒化シリコン膜は窒化シリコン
膜２０３および窒化シリコン膜２２３である〔図５
（ｂ）〕。次に、ＲＩＥにより窒化シリコン膜２２３の
膜厚程度の窒化シリコン膜のエッチバックが行なわれ
る。この結果、シリコン基板２０１の上面には窒化シリ
コン膜２０３が残置され、溝２２１Ａ並びに溝２２１Ｂ
の側面にはそれぞれ窒化シリコン膜２２３ａが残置され
る。残置された窒化シリコン膜２０３および窒化シリコ
ン膜２２３ａをマスクにした熱酸化により、溝２２１Ａ
並びに溝２２１Ｂの底面に（酸化シリコン膜２０２，２
２２の膜厚より厚い）所望の膜厚の第３の酸化シリコン
膜２３２を形成する。このとき、第２の酸化シリコン膜
２２２は、溝２２１Ａ並びに溝２２１Ｂの側面にのみに
酸化シリコン膜２２２ａとして残置される〔図５
（ｃ）〕。
【０００５】次に、熱燐酸により窒化シリコン膜２０
３，２２３ａを除去し、さらにバッファード弗酸により
酸化シリコン膜２０２，２２２ａを除去する。この結
果、シリコン基板２０１の表面および溝２２１Ａ並びに
溝２２１Ｂの側面が露出される〔図５（ｄ）〕。続い
て、（弗酸（ＨＦ）中に酸化シリコン（ＳｉＯ2 ）を過
飽和状態で含んだ）珪弗化水素酸（Ｈ2 ＳｉＦ6 ）溶液
に硼酸（Ｈ3 ＢＯ4 ）水溶液の滴下，もしくはアルミニ
ウム（Ａｌ）板を設置した状態で、この溶液中にシリコ
ン基板２０１を浸漬する液相成長法により、酸化シリコ
ン膜２３２の表面上に第４の酸化シリコン膜である（Ｌ
ＰＤ）酸化シリコン膜２４２Ａ，２４２ｂがそれぞれ選
択的に成長し、これら（ＬＰＤ）酸化シリコン膜２４２
Ａ，２４２ｂにより溝２２１Ａ，２２１Ｂがそれぞれ充
填される〔図６〕。
３，２２３ａを除去し、さらにバッファード弗酸により
酸化シリコン膜２０２，２２２ａを除去する。この結
果、シリコン基板２０１の表面および溝２２１Ａ並びに
溝２２１Ｂの側面が露出される〔図５（ｄ）〕。続い
て、（弗酸（ＨＦ）中に酸化シリコン（ＳｉＯ2 ）を過
飽和状態で含んだ）珪弗化水素酸（Ｈ2 ＳｉＦ6 ）溶液
に硼酸（Ｈ3 ＢＯ4 ）水溶液の滴下，もしくはアルミニ
ウム（Ａｌ）板を設置した状態で、この溶液中にシリコ
ン基板２０１を浸漬する液相成長法により、酸化シリコ
ン膜２３２の表面上に第４の酸化シリコン膜である（Ｌ
ＰＤ）酸化シリコン膜２４２Ａ，２４２ｂがそれぞれ選
択的に成長し、これら（ＬＰＤ）酸化シリコン膜２４２
Ａ，２４２ｂにより溝２２１Ａ，２２１Ｂがそれぞれ充
填される〔図６〕。
【０００６】上記公開公報に記載された製造方法によれ
ば、複数種類の幅の溝が存在する場合にこれらの溝に酸
化シリコン膜からなる絶縁膜を均一に充填することは容
易になる。すなわち、酸化シリコン膜２４２Ａの上面の
高さと酸化シリコン膜２４２Ｂの上面の高さとは、概ね
同じになる。
ば、複数種類の幅の溝が存在する場合にこれらの溝に酸
化シリコン膜からなる絶縁膜を均一に充填することは容
易になる。すなわち、酸化シリコン膜２４２Ａの上面の
高さと酸化シリコン膜２４２Ｂの上面の高さとは、概ね
同じになる。
【０００７】
【発明が解決しようとする課題】しかしながら上記公開
公報に記載された半導体装置の素子分離領域の製造方法
には、いくつかの問題点がある。
公報に記載された半導体装置の素子分離領域の製造方法
には、いくつかの問題点がある。
【０００８】まず第１に、この方法では２回の窒化シリ
コン膜の成膜と４回の酸化シリコン膜の成膜と１回の窒
化シリコン膜のエッチバックとが必要なことからも明ら
かなように、製造工程が長いという欠点がある。
コン膜の成膜と４回の酸化シリコン膜の成膜と１回の窒
化シリコン膜のエッチバックとが必要なことからも明ら
かなように、製造工程が長いという欠点がある。
【０００９】第２に、特に（第３の）酸化シリコン膜２
３２の成膜により生ずるストレスに起因した接合リーク
の増大という問題点を含んでいる。窒化シリコン膜２０
３および窒化シリコン膜２２３ａ（窒化シリコン膜２２
３）はＬＯＣＯＳ酸化の際のマスクに用いることから、
これらの膜厚は２０ｎｍ以上必要である。２０ｎｍ以上
の膜厚の窒化シリコン膜２０３，２２３を熱燐酸でエッ
チング除去する際に酸化シリコン膜２３２が残置するた
めには、酸化シリコン膜２３２の最小膜厚（溝２２１
Ａ，２２１Ｂの側面近傍の部分）が３０ｎｍ以上あるこ
とが必要である。このとき、溝２２１Ａ，２２１Ｂのそ
れぞれ底面中央部における酸化シリコン膜２３２の膜厚
は、それぞれ５０ｎｍ以上，８０ｎｍ以上になる。溝２
２１Ａの底面中央部における酸化シリコン膜２３２の膜
厚が溝２２１Ａの底面中央部における酸化シリコン膜２
３２の膜厚に比べて薄いのは、ＬＯＣＯＳ酸化の際に幅
の狭い溝２２１Ａの方が酸素の供給（まわりこみ）が少
なくなるためである。このように酸化シリコン膜２３２
の膜厚は無視できない厚さが必要なことから、溝２２１
Ａ，２２１Ｂのそれぞれ底面の側面近傍にストレンが生
じやするなり、上記構造の素子分離領域を有するシリコ
ン基板２０１に半導体素子を形成する場合、接合リーク
が増大することになる。
３２の成膜により生ずるストレスに起因した接合リーク
の増大という問題点を含んでいる。窒化シリコン膜２０
３および窒化シリコン膜２２３ａ（窒化シリコン膜２２
３）はＬＯＣＯＳ酸化の際のマスクに用いることから、
これらの膜厚は２０ｎｍ以上必要である。２０ｎｍ以上
の膜厚の窒化シリコン膜２０３，２２３を熱燐酸でエッ
チング除去する際に酸化シリコン膜２３２が残置するた
めには、酸化シリコン膜２３２の最小膜厚（溝２２１
Ａ，２２１Ｂの側面近傍の部分）が３０ｎｍ以上あるこ
とが必要である。このとき、溝２２１Ａ，２２１Ｂのそ
れぞれ底面中央部における酸化シリコン膜２３２の膜厚
は、それぞれ５０ｎｍ以上，８０ｎｍ以上になる。溝２
２１Ａの底面中央部における酸化シリコン膜２３２の膜
厚が溝２２１Ａの底面中央部における酸化シリコン膜２
３２の膜厚に比べて薄いのは、ＬＯＣＯＳ酸化の際に幅
の狭い溝２２１Ａの方が酸素の供給（まわりこみ）が少
なくなるためである。このように酸化シリコン膜２３２
の膜厚は無視できない厚さが必要なことから、溝２２１
Ａ，２２１Ｂのそれぞれ底面の側面近傍にストレンが生
じやするなり、上記構造の素子分離領域を有するシリコ
ン基板２０１に半導体素子を形成する場合、接合リーク
が増大することになる。
【００１０】第３に、上記の製造方法はさらなる微細化
には適用が困難である。これは、窒化シリコン膜２２３
の膜厚に無視出きない値の下限値が存在するため、溝２
２１Ａの幅によっては、この溝２２１Ａが酸化シリコン
膜２２２および窒化シリコン膜２２３により埋設されて
しまうことになる。
には適用が困難である。これは、窒化シリコン膜２２３
の膜厚に無視出きない値の下限値が存在するため、溝２
２１Ａの幅によっては、この溝２２１Ａが酸化シリコン
膜２２２および窒化シリコン膜２２３により埋設されて
しまうことになる。
【００１１】第４に、微細加工に用いる露光の際に、焦
点深度に関わる問題が生じる。上述したように溝２２１
Ａの底面（中央部）の酸化シリコン膜２３２の膜厚と溝
２２１Ｂの底面（中央部）の酸化シリコン膜２３２の膜
厚と差異等からも明らかなように、シリコン基板２０１
の表面と（ＬＰＤ）酸化シリコン膜２４２Ａの上面もし
くは（ＬＰＤ）酸化シリコン膜２４２Ｂの上面との高さ
の差は１０ｎｍ台になる。ｉ線（波長３６５ｎｍ）露光
の場合の好ましい段差は５０ｎｍ以下であり、ＫｒＦレ
ーザ（波長２４９ｎｍ）あるいはＡｒＦレーザ（波長１
９３ｎｍ）を用いたエキシマレーザ露光の場合の好まし
い段差は３０ｎｍ以下である。これらの好ましい段差に
比べて、上記の段差は決して無視できる小さな値ではな
い。
点深度に関わる問題が生じる。上述したように溝２２１
Ａの底面（中央部）の酸化シリコン膜２３２の膜厚と溝
２２１Ｂの底面（中央部）の酸化シリコン膜２３２の膜
厚と差異等からも明らかなように、シリコン基板２０１
の表面と（ＬＰＤ）酸化シリコン膜２４２Ａの上面もし
くは（ＬＰＤ）酸化シリコン膜２４２Ｂの上面との高さ
の差は１０ｎｍ台になる。ｉ線（波長３６５ｎｍ）露光
の場合の好ましい段差は５０ｎｍ以下であり、ＫｒＦレ
ーザ（波長２４９ｎｍ）あるいはＡｒＦレーザ（波長１
９３ｎｍ）を用いたエキシマレーザ露光の場合の好まし
い段差は３０ｎｍ以下である。これらの好ましい段差に
比べて、上記の段差は決して無視できる小さな値ではな
い。
【００１２】したがって、本発明の半導体装置の素子分
離領域の製造方法の目的は、短かい製造工程により、接
合リークが少なく、かつ、表面の段差の少なく、微細加
工に適した素子分離領域の製造方法を提供することにあ
る。
離領域の製造方法の目的は、短かい製造工程により、接
合リークが少なく、かつ、表面の段差の少なく、微細加
工に適した素子分離領域の製造方法を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明の半導体装置の素
子分離領域の製造方法の第１の態様は、シリコン基板の
表面に第１の酸化シリコン膜を形成する工程と、フォト
レジスト膜をマスクにして上記第１の酸化シリコン膜お
よびシリコン基板に対する異方性エッチングを順次行な
い、このシリコン基板に溝を形成するとともにこれらの
溝の側面に有機ポリマーからなる堆積膜を形成する工程
と、上記フォトレジスト膜および堆積膜をマスクにして
プラズマ酸化を行ない、上記溝の底面に選択的に第２の
酸化シリコン膜を形成する工程と、概ね上記第１の酸化
シリコン膜の上面と同じ高さになるまで、上記第２の酸
化シリコン膜の表面に液相成長法により選択的に第３の
酸化シリコン膜を形成する工程と、上記フォトレジスト
膜および堆積膜を除去し、少なくとも上記溝の側面と上
記第３の酸化シリコン膜との間の空隙をＳＯＧ膜からな
る第４の酸化シリコン膜により充填する工程と、上記第
４，第３並びに第１の酸化シリコン膜に対して等方性ウ
ェットエッチングもしくは化学機械研磨を行ない、上記
シリコン基板の表面を露出させるとともに上記溝を充填
するこれらの第３および第４の酸化シリコン膜の上面の
高さを概ねこのシリコン基板の表面と一致させる工程と
を有する。
子分離領域の製造方法の第１の態様は、シリコン基板の
表面に第１の酸化シリコン膜を形成する工程と、フォト
レジスト膜をマスクにして上記第１の酸化シリコン膜お
よびシリコン基板に対する異方性エッチングを順次行な
い、このシリコン基板に溝を形成するとともにこれらの
溝の側面に有機ポリマーからなる堆積膜を形成する工程
と、上記フォトレジスト膜および堆積膜をマスクにして
プラズマ酸化を行ない、上記溝の底面に選択的に第２の
酸化シリコン膜を形成する工程と、概ね上記第１の酸化
シリコン膜の上面と同じ高さになるまで、上記第２の酸
化シリコン膜の表面に液相成長法により選択的に第３の
酸化シリコン膜を形成する工程と、上記フォトレジスト
膜および堆積膜を除去し、少なくとも上記溝の側面と上
記第３の酸化シリコン膜との間の空隙をＳＯＧ膜からな
る第４の酸化シリコン膜により充填する工程と、上記第
４，第３並びに第１の酸化シリコン膜に対して等方性ウ
ェットエッチングもしくは化学機械研磨を行ない、上記
シリコン基板の表面を露出させるとともに上記溝を充填
するこれらの第３および第４の酸化シリコン膜の上面の
高さを概ねこのシリコン基板の表面と一致させる工程と
を有する。
【００１４】好ましくは、上記溝を形成するための上記
異方性エッチングの少なくとも最終段階が、フルオロ・
カーボン系のエッチングガスにより行なわれる。
異方性エッチングの少なくとも最終段階が、フルオロ・
カーボン系のエッチングガスにより行なわれる。
【００１５】本発明の半導体装置の素子分離領域の製造
方法の第２の態様は、シリコン基板の表面に第１の酸化
シリコン膜を形成する工程と、第１のフォトレジスト膜
をマスクにして上記第１の酸化シリコン膜およびシリコ
ン基板に対する異方性エッチングを順次行ない、このシ
リコン基板に第１の深さを有する第１の溝を形成すると
ともにこれらの第１の溝の側面に有機ポリマーからなる
第１の堆積膜を形成する工程と、上記第１のフォトレジ
スト膜および第１の堆積膜をマスクにしてプラズマ酸化
を行ない、上記第１の溝の底面に選択的に第２の酸化シ
リコン膜を形成する工程と、概ね上記第１の酸化シリコ
ン膜の上面と同じ高さになるまで、上記第２の酸化シリ
コン膜の表面に液相成長法により選択的に第３の酸化シ
リコン膜を形成する工程と、上記第１のフォトレジスト
膜および上記第１の堆積膜を除去し、少なくとも上記第
１の溝の側面と上記第３の酸化シリコン膜との間の空隙
をＳＯＧ膜からなる第４の酸化シリコン膜により充填す
る工程と、第２のフォトレジスト膜をマスクにして酸化
シリコン膜およびシリコン基板に対する異方性エッチン
グを順次行ない、このシリコン基板に第２の深さを有す
る第２の溝を形成するとともにこれらの第２の溝の側面
に有機ポリマーからなる第２の堆積膜を形成する工程
と、上記第２のフォトレジスト膜および第２の堆積膜を
マスクにしてプラズマ酸化を行ない、上記第２の溝の底
面に選択的に第５の酸化シリコン膜を形成する工程と、
概ね上記第４の酸化シリコン膜の上面と同じ高さになる
まで、上記第５の酸化シリコン膜の表面に液相成長法に
より選択的に第６の酸化シリコン膜を形成する工程と、
上記第２のフォトレジスト膜および第２の堆積膜を除去
し、少なくとも上記第２の溝の側面と上記第６の酸化シ
リコン膜との間の空隙をＳＯＧ膜からなる第７の酸化シ
リコン膜により充填する工程と、上記第７，第６，第
４，第３並びに第１の酸化シリコン膜に対して等方性ウ
ェットエッチングもしくは化学機械研磨を行ない、上記
シリコン基板の表面を露出させるとともに上記第１の溝
を充填するこれらの第３並びに第４の酸化シリコン膜の
上面の高さと上記第２の溝を充填するこれらの第６並び
に第７の酸化シリコン膜の上面の高さとを概ねこのシリ
コン基板の表面と一致させる工程とを有する。
方法の第２の態様は、シリコン基板の表面に第１の酸化
シリコン膜を形成する工程と、第１のフォトレジスト膜
をマスクにして上記第１の酸化シリコン膜およびシリコ
ン基板に対する異方性エッチングを順次行ない、このシ
リコン基板に第１の深さを有する第１の溝を形成すると
ともにこれらの第１の溝の側面に有機ポリマーからなる
第１の堆積膜を形成する工程と、上記第１のフォトレジ
スト膜および第１の堆積膜をマスクにしてプラズマ酸化
を行ない、上記第１の溝の底面に選択的に第２の酸化シ
リコン膜を形成する工程と、概ね上記第１の酸化シリコ
ン膜の上面と同じ高さになるまで、上記第２の酸化シリ
コン膜の表面に液相成長法により選択的に第３の酸化シ
リコン膜を形成する工程と、上記第１のフォトレジスト
膜および上記第１の堆積膜を除去し、少なくとも上記第
１の溝の側面と上記第３の酸化シリコン膜との間の空隙
をＳＯＧ膜からなる第４の酸化シリコン膜により充填す
る工程と、第２のフォトレジスト膜をマスクにして酸化
シリコン膜およびシリコン基板に対する異方性エッチン
グを順次行ない、このシリコン基板に第２の深さを有す
る第２の溝を形成するとともにこれらの第２の溝の側面
に有機ポリマーからなる第２の堆積膜を形成する工程
と、上記第２のフォトレジスト膜および第２の堆積膜を
マスクにしてプラズマ酸化を行ない、上記第２の溝の底
面に選択的に第５の酸化シリコン膜を形成する工程と、
概ね上記第４の酸化シリコン膜の上面と同じ高さになる
まで、上記第５の酸化シリコン膜の表面に液相成長法に
より選択的に第６の酸化シリコン膜を形成する工程と、
上記第２のフォトレジスト膜および第２の堆積膜を除去
し、少なくとも上記第２の溝の側面と上記第６の酸化シ
リコン膜との間の空隙をＳＯＧ膜からなる第７の酸化シ
リコン膜により充填する工程と、上記第７，第６，第
４，第３並びに第１の酸化シリコン膜に対して等方性ウ
ェットエッチングもしくは化学機械研磨を行ない、上記
シリコン基板の表面を露出させるとともに上記第１の溝
を充填するこれらの第３並びに第４の酸化シリコン膜の
上面の高さと上記第２の溝を充填するこれらの第６並び
に第７の酸化シリコン膜の上面の高さとを概ねこのシリ
コン基板の表面と一致させる工程とを有する。
【００１６】好ましくは、上記第１および第２の溝を形
成するための上記異方性エッチングの少なくとも最終段
階がフルオロ・カーボン系のエッチングガスにより行な
われ、上記第２の深さが上記第１の深さより深くなって
いる。さらに好ましくは、上記第２のフォトレジスト膜
をマスクにして異方性エッチングされる上記酸化シリコ
ン膜が、少なくとも上記第４および第１の酸化シリコン
膜、あるいは、少なくとも上記第３および第２の酸化シ
リコン膜である。
成するための上記異方性エッチングの少なくとも最終段
階がフルオロ・カーボン系のエッチングガスにより行な
われ、上記第２の深さが上記第１の深さより深くなって
いる。さらに好ましくは、上記第２のフォトレジスト膜
をマスクにして異方性エッチングされる上記酸化シリコ
ン膜が、少なくとも上記第４および第１の酸化シリコン
膜、あるいは、少なくとも上記第３および第２の酸化シ
リコン膜である。
【００１７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１８】半導体装置の素子分離領域の製造工程の断
面模式図である図１および図２を参照すると、本発明の
第１の実施例による半導体装置の素子分離領域の製造方
法は、次のとおりになる。
面模式図である図１および図２を参照すると、本発明の
第１の実施例による半導体装置の素子分離領域の製造方
法は、次のとおりになる。
【００１９】まず、熱酸化により、シリコン基板１０１
の表面に膜厚１００ｎｍ程度の（第１の）酸化シリコン
膜１０２を形成する。続いて、酸化シリコン膜１０２の
表面上に、例えば２種類の所定の幅（例えば０．３５μ
ｍの幅および１μｍの幅）の開口部を有したフォトレジ
スト膜１１１ａを形成する〔図１（ａ）〕。
の表面に膜厚１００ｎｍ程度の（第１の）酸化シリコン
膜１０２を形成する。続いて、酸化シリコン膜１０２の
表面上に、例えば２種類の所定の幅（例えば０．３５μ
ｍの幅および１μｍの幅）の開口部を有したフォトレジ
スト膜１１１ａを形成する〔図１（ａ）〕。
【００２０】次に、フォトレジスト膜１１１ａをマスク
にして、酸化シリコン膜１０２，シリコン基板１０１を
順次異方性エッチングし、シリコン基板１０１に（シリ
コン基板１０１表面からの）深さが例えば０．３μｍの
溝１２１Ａ，１２１Ｂを形成する。溝１２１Ａ，１２１
Ｂの幅はそれぞれ０．３５μｍ，１μｍである。この異
方性エッチングにより、（フォトレジスト膜１１１ａの
側面および酸化シリコン膜１０２の開口側面を含めて）
溝１２１Ａ，１２１Ｂの側面にはそれぞれ膜厚２０ｎｍ
程度の堆積膜１１５ａが形成される。これらの堆積膜１
１５ａは、炭素（Ｃ），水素（Ｈ）およびハロゲン元素
（主として弗素（Ｆ））から構成された有機ポリマーで
ある。
にして、酸化シリコン膜１０２，シリコン基板１０１を
順次異方性エッチングし、シリコン基板１０１に（シリ
コン基板１０１表面からの）深さが例えば０．３μｍの
溝１２１Ａ，１２１Ｂを形成する。溝１２１Ａ，１２１
Ｂの幅はそれぞれ０．３５μｍ，１μｍである。この異
方性エッチングにより、（フォトレジスト膜１１１ａの
側面および酸化シリコン膜１０２の開口側面を含めて）
溝１２１Ａ，１２１Ｂの側面にはそれぞれ膜厚２０ｎｍ
程度の堆積膜１１５ａが形成される。これらの堆積膜１
１５ａは、炭素（Ｃ），水素（Ｈ）およびハロゲン元素
（主として弗素（Ｆ））から構成された有機ポリマーで
ある。
【００２１】上記異方性エッチングは、反応性イオンエ
ッチング（ＲＩＥ）であり、例えばＣＦ4 ，ＣＨＦ3 ，
Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 あるいはＣ4 Ｆ10等のフルオロ・カ
ーボン系のフロンをエッチング・ガスとして用いる。こ
の場合、例えば、必要に応じて水素（Ｈ2 ）の添加のも
とに酸化シリコン膜１０２をエッチングし、必要に応じ
て塩素（Ｃｌ2 ）の添加のもとにシリコン基板１０１を
エッチングするが、シリコン基板１０１のエッチングの
最終段階ではＣｌ2 を添加せずに（例えば代りにＨ2 を
添加して）行なう。また、（シリコン基板１０１のエッ
チングの最終段階を除いた）シリコン基板１０１のエッ
チングは、例えばＣＣｌ2 Ｆ2 ，ＣＣｌ3 Ｆ等のフルオ
ロ・クロロ・カーボン系のフロンをエッチング・ガスに
用いてもよい。
ッチング（ＲＩＥ）であり、例えばＣＦ4 ，ＣＨＦ3 ，
Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 あるいはＣ4 Ｆ10等のフルオロ・カ
ーボン系のフロンをエッチング・ガスとして用いる。こ
の場合、例えば、必要に応じて水素（Ｈ2 ）の添加のも
とに酸化シリコン膜１０２をエッチングし、必要に応じ
て塩素（Ｃｌ2 ）の添加のもとにシリコン基板１０１を
エッチングするが、シリコン基板１０１のエッチングの
最終段階ではＣｌ2 を添加せずに（例えば代りにＨ2 を
添加して）行なう。また、（シリコン基板１０１のエッ
チングの最終段階を除いた）シリコン基板１０１のエッ
チングは、例えばＣＣｌ2 Ｆ2 ，ＣＣｌ3 Ｆ等のフルオ
ロ・クロロ・カーボン系のフロンをエッチング・ガスに
用いてもよい。
【００２２】エッチング・ガスにＨが含まれるかもしく
はＨ2 が添加されている場合、すなわち反応系にＨが含
まれている場合、堆積膜１１５ａの成長が促進される。
フルオロ・クロロ・カーボン系のフロンからなるエッチ
ング・ガスもしくはＣｌ2 が添加されている場合、すな
わち反応系にＣｌが含まれている場合、Ｃｌ2 の分圧比
に応じて、堆積膜１１５ａの成長が抑制され，さらには
堆積膜１１５ａがエッチング除去される。このため、シ
リコン基板１０１のエッチングの最終段階では、Ｃｌ2
を添加せずに、例えば代りにＨ2 を添加し，フルオロ・
カーボン系のフロンをエッチング・ガスに用いて（すな
わち、反応系にＨを含んだ状態で）エッチングを行な
う。これにより、堆積膜１１５ａの膜厚の調整が容易に
なり、堆積膜１１５ａにより幅の狭い溝１２１Ａが充填
されるということが容易に回避される。
はＨ2 が添加されている場合、すなわち反応系にＨが含
まれている場合、堆積膜１１５ａの成長が促進される。
フルオロ・クロロ・カーボン系のフロンからなるエッチ
ング・ガスもしくはＣｌ2 が添加されている場合、すな
わち反応系にＣｌが含まれている場合、Ｃｌ2 の分圧比
に応じて、堆積膜１１５ａの成長が抑制され，さらには
堆積膜１１５ａがエッチング除去される。このため、シ
リコン基板１０１のエッチングの最終段階では、Ｃｌ2
を添加せずに、例えば代りにＨ2 を添加し，フルオロ・
カーボン系のフロンをエッチング・ガスに用いて（すな
わち、反応系にＨを含んだ状態で）エッチングを行な
う。これにより、堆積膜１１５ａの膜厚の調整が容易に
なり、堆積膜１１５ａにより幅の狭い溝１２１Ａが充填
されるということが容易に回避される。
【００２３】続いて、０．１Ｗ／ｃｍ2 以下のパワー密
度による酸素プラズマ処理を施して、溝１２１Ａ，１２
１Ｂの底面に選択的に膜厚２〜４ｎｍ程度（自然酸化膜
並みの膜厚）の（第２の）酸化シリコン膜１３２ａを形
成する〔図１（ｂ）〕。この酸素プラズマ処理のパワー
密度は、フォトレジスト膜の剥離（プラズマ・アッシン
グ）用の酸素プラズマ処理のパワー密度に比べて、１／
１０以下のパワー密度である。このため、この酸素プラ
ズマ処理では、フォトレジスト膜１１１ａおよび堆積膜
１１５ａの剥離はほとんど起らず、溝１２１Ａ，１２１
Ｂの底面に露出したシリコン面がプラズマ酸化されるこ
とになる。すなわち、このプラズマ酸化においては、フ
ォトレジスト膜１１１ａおよび堆積膜１１５ａが実効的
にマスクとして機能することになる。
度による酸素プラズマ処理を施して、溝１２１Ａ，１２
１Ｂの底面に選択的に膜厚２〜４ｎｍ程度（自然酸化膜
並みの膜厚）の（第２の）酸化シリコン膜１３２ａを形
成する〔図１（ｂ）〕。この酸素プラズマ処理のパワー
密度は、フォトレジスト膜の剥離（プラズマ・アッシン
グ）用の酸素プラズマ処理のパワー密度に比べて、１／
１０以下のパワー密度である。このため、この酸素プラ
ズマ処理では、フォトレジスト膜１１１ａおよび堆積膜
１１５ａの剥離はほとんど起らず、溝１２１Ａ，１２１
Ｂの底面に露出したシリコン面がプラズマ酸化されるこ
とになる。すなわち、このプラズマ酸化においては、フ
ォトレジスト膜１１１ａおよび堆積膜１１５ａが実効的
にマスクとして機能することになる。
【００２４】本実施例では、上記特開平６−２０４３３
２号公報に記載された製造方法とは異なり、溝１２１Ａ
の底面に形成された酸化シリコン膜１３２ａの膜厚と溝
１２１Ｂの底面に形成された酸化シリコン膜１３２ａの
膜厚とは等しくなる。これは、上記公開公報記載の方法
に比べて、本実施例の方法の酸素の平均自由行程が充分
に長いためである。溝１２１Ａ等の幅がさらに狭くなっ
た場合には、ＲＩＥによる酸素プラズマ処理を行なえば
よい。また、本実施例ではプラズマ酸化により極めて薄
い酸化シリコン膜１３２ａを形成するため、ＬＯＣＯＳ
酸化により溝の底面に選択的に酸化シリコン膜を形成す
る上記公開公報記載の方法と異なり、酸化シリコン膜１
３２ａの形成に起因するストレスの発生は極めて小さな
ものとなる。
２号公報に記載された製造方法とは異なり、溝１２１Ａ
の底面に形成された酸化シリコン膜１３２ａの膜厚と溝
１２１Ｂの底面に形成された酸化シリコン膜１３２ａの
膜厚とは等しくなる。これは、上記公開公報記載の方法
に比べて、本実施例の方法の酸素の平均自由行程が充分
に長いためである。溝１２１Ａ等の幅がさらに狭くなっ
た場合には、ＲＩＥによる酸素プラズマ処理を行なえば
よい。また、本実施例ではプラズマ酸化により極めて薄
い酸化シリコン膜１３２ａを形成するため、ＬＯＣＯＳ
酸化により溝の底面に選択的に酸化シリコン膜を形成す
る上記公開公報記載の方法と異なり、酸化シリコン膜１
３２ａの形成に起因するストレスの発生は極めて小さな
ものとなる。
【００２５】次に、（弗酸（ＨＦ）中に酸化シリコン
（ＳｉＯ2 ）を過飽和状態で含んだ）珪弗化水素酸（Ｈ
2 ＳｉＦ6 ）溶液に硼酸（Ｈ3 ＢＯ4 ）水溶液の滴下，
もしくはアルミニウム（Ａｌ）板を設置した状態で、こ
の溶液中にシリコン基板１０１を浸漬する。このときの
液温は、例えば３０℃である。これにより、溝１２１
Ａ，１２１Ｂの底面に形成された酸化シリコン膜１３２
ａの表面上に、酸化シリコン膜１０２の上面の高さに概
ね一致する高さになるまで、第３の酸化シリコン膜であ
る（ＬＰＤ）酸化シリコン膜１４２Ａ，１４２Ｂを選択
的に液相成長させる。このときの（ＬＰＤ）酸化シリコ
ン膜１４２Ａ，１４２Ｂの成長速度は、２ｎｍ／ｍｉｎ
程度である。このように成長速度が低いことからも明ら
かなように、（ＬＰＤ）酸化シリコン膜１４２Ａ，１４
２Ｂの上面の高さを酸化シリコン膜１０２の上面の高さ
に概ね一致させることは容易であり、これらの高さの誤
差を１ｎｍ台に抑えることができる〔図１（ｃ）〕。
（ＳｉＯ2 ）を過飽和状態で含んだ）珪弗化水素酸（Ｈ
2 ＳｉＦ6 ）溶液に硼酸（Ｈ3 ＢＯ4 ）水溶液の滴下，
もしくはアルミニウム（Ａｌ）板を設置した状態で、こ
の溶液中にシリコン基板１０１を浸漬する。このときの
液温は、例えば３０℃である。これにより、溝１２１
Ａ，１２１Ｂの底面に形成された酸化シリコン膜１３２
ａの表面上に、酸化シリコン膜１０２の上面の高さに概
ね一致する高さになるまで、第３の酸化シリコン膜であ
る（ＬＰＤ）酸化シリコン膜１４２Ａ，１４２Ｂを選択
的に液相成長させる。このときの（ＬＰＤ）酸化シリコ
ン膜１４２Ａ，１４２Ｂの成長速度は、２ｎｍ／ｍｉｎ
程度である。このように成長速度が低いことからも明ら
かなように、（ＬＰＤ）酸化シリコン膜１４２Ａ，１４
２Ｂの上面の高さを酸化シリコン膜１０２の上面の高さ
に概ね一致させることは容易であり、これらの高さの誤
差を１ｎｍ台に抑えることができる〔図１（ｃ）〕。
【００２６】次に、１．０〜６Ｗ／ｃｍ2 程度のパワー
密度による酸素プラズマ処理により上記フォトレジスト
膜１１１ａおよび堆積膜１１５ａをアッシング剥離す
る。さらに、有機剥離の工程を施す。さらに好ましく
は、再度０．１Ｗ／ｃｍ2 以下のパワー密度による酸素
プラズマ処理を施す。有機剥離を行なうのは、プラズマ
・アッシングにより発生する（特に溝１２１Ａ，１２１
Ｂの側面表面あるいは溝１２１Ａ，１２１Ｂの側面と
（ＬＰＤ）酸化シリコン膜１４２Ａ，１４２Ｂとの空隙
に存在する）微粒子を除去することと、溝１２１Ａ，１
２１Ｂの側面のシリコン面を親水性化することとにあ
る。また、再度の低パワー密度の酸素プラズマ処理を行
なうならば、溝１２１Ａ，１２１Ｂの側面に極めて薄い
酸化シリコン膜が形成され、これらの側面での親水性が
充分に高くなる。
密度による酸素プラズマ処理により上記フォトレジスト
膜１１１ａおよび堆積膜１１５ａをアッシング剥離す
る。さらに、有機剥離の工程を施す。さらに好ましく
は、再度０．１Ｗ／ｃｍ2 以下のパワー密度による酸素
プラズマ処理を施す。有機剥離を行なうのは、プラズマ
・アッシングにより発生する（特に溝１２１Ａ，１２１
Ｂの側面表面あるいは溝１２１Ａ，１２１Ｂの側面と
（ＬＰＤ）酸化シリコン膜１４２Ａ，１４２Ｂとの空隙
に存在する）微粒子を除去することと、溝１２１Ａ，１
２１Ｂの側面のシリコン面を親水性化することとにあ
る。また、再度の低パワー密度の酸素プラズマ処理を行
なうならば、溝１２１Ａ，１２１Ｂの側面に極めて薄い
酸化シリコン膜が形成され、これらの側面での親水性が
充分に高くなる。
【００２７】続いて、有機溶剤に無機シリカが溶解して
なる溶液をシリコン基板１０１表面に回転塗布し、まず
３００℃程度の熱処理を施して有機溶剤およぶ水分を除
去する。さらに７５０〜９００℃のＨ2 −Ｏ2 雰囲気に
よる熱処理を施すことにより、無機シリカが反応して、
第４の酸化シリコン膜である（ＳＯＧ）酸化シリコン膜
１５２ａが形成される。この酸化雰囲気の熱処理によ
り、（ＳＯＧ）酸化シリコン膜１５２ａ，酸化シリコン
膜１３２ａおよび（ＬＰＤ）酸化シリコン膜１４２Ａ，
１４２Ｂの膜質は、熱酸化により得られた酸化シリコン
膜１０２の膜質とほぼ同じになる。また、この酸化雰囲
気の熱処理によりシリコン１０１表面，溝１２１Ａ，１
２１Ｂの側面表面でのシリコンの酸化は行なわれないた
め、ＬＯＣＯＳ酸化により溝の底面に選択的に酸化シリ
コン膜を形成する上記特開平６−２０４３３２号公報の
方法とは異なり、シリコンが酸化シリコンになることに
よる堆積膨張（熱膨張ではない）は発生せず、この酸化
雰囲気の熱処理によるストレスの発生も従来方法より小
さくなる。
なる溶液をシリコン基板１０１表面に回転塗布し、まず
３００℃程度の熱処理を施して有機溶剤およぶ水分を除
去する。さらに７５０〜９００℃のＨ2 −Ｏ2 雰囲気に
よる熱処理を施すことにより、無機シリカが反応して、
第４の酸化シリコン膜である（ＳＯＧ）酸化シリコン膜
１５２ａが形成される。この酸化雰囲気の熱処理によ
り、（ＳＯＧ）酸化シリコン膜１５２ａ，酸化シリコン
膜１３２ａおよび（ＬＰＤ）酸化シリコン膜１４２Ａ，
１４２Ｂの膜質は、熱酸化により得られた酸化シリコン
膜１０２の膜質とほぼ同じになる。また、この酸化雰囲
気の熱処理によりシリコン１０１表面，溝１２１Ａ，１
２１Ｂの側面表面でのシリコンの酸化は行なわれないた
め、ＬＯＣＯＳ酸化により溝の底面に選択的に酸化シリ
コン膜を形成する上記特開平６−２０４３３２号公報の
方法とは異なり、シリコンが酸化シリコンになることに
よる堆積膨張（熱膨張ではない）は発生せず、この酸化
雰囲気の熱処理によるストレスの発生も従来方法より小
さくなる。
【００２８】上述したように本実施例では溝１２１Ａ，
１２１Ｂの側面の表面が親水性化されていることから、
上記溶液の回転塗布に際して、堆積膜１１５ａが除去さ
れた溝１２１Ａ，１２１Ｂの側面と酸化シリコン膜１４
２Ａ，１４２Ｂとの空隙へのこの溶液の侵入が支障なく
行なわれる。また、（シリコン基板１０１表面ではな
く）酸化シリコン膜１０２上面と（ＬＰＤ）酸化シリコ
ン膜１４２Ａ，１４２Ｂ上面との高さの差が１ｎｍ台で
あることと、シリコン基板１０１表面に酸化シリコン膜
１０２が形成されていることとから、（ＳＯＧ）酸化シ
リコン膜１５２ａの上面は、ほぼ完璧に平坦になってい
る〔図２（ａ）〕。もし仮に、シリコン基板１０１表面
に酸化シリコン膜１０２が形成されていないならば、あ
るいは（ＬＰＤ）酸化シリコン膜１４２Ａ，１４２Ｂ上
面の高さが酸化シリコン膜１０２上面の高さと概ね一致
していなければ、（ＳＯＧ）酸化シリコン膜の表面はな
だらかではあるものの、平坦にはならない。
１２１Ｂの側面の表面が親水性化されていることから、
上記溶液の回転塗布に際して、堆積膜１１５ａが除去さ
れた溝１２１Ａ，１２１Ｂの側面と酸化シリコン膜１４
２Ａ，１４２Ｂとの空隙へのこの溶液の侵入が支障なく
行なわれる。また、（シリコン基板１０１表面ではな
く）酸化シリコン膜１０２上面と（ＬＰＤ）酸化シリコ
ン膜１４２Ａ，１４２Ｂ上面との高さの差が１ｎｍ台で
あることと、シリコン基板１０１表面に酸化シリコン膜
１０２が形成されていることとから、（ＳＯＧ）酸化シ
リコン膜１５２ａの上面は、ほぼ完璧に平坦になってい
る〔図２（ａ）〕。もし仮に、シリコン基板１０１表面
に酸化シリコン膜１０２が形成されていないならば、あ
るいは（ＬＰＤ）酸化シリコン膜１４２Ａ，１４２Ｂ上
面の高さが酸化シリコン膜１０２上面の高さと概ね一致
していなければ、（ＳＯＧ）酸化シリコン膜の表面はな
だらかではあるものの、平坦にはならない。
【００２９】次に、ＨＦ：ＮＨ4 Ｆ≒１：３０（堆積
比）からなるバッファード弗酸により、シリコン基板１
０１の表面が露出するまで、（ＳＯＧ）酸化シリコン膜
１５２ａ，（ＬＰＤ）酸化シリコン膜１４２Ａ，１４２
Ｂ，および酸化シリコン膜１０２を等方性ウェトエッチ
ングする。このとき、溝１２１Ａに残置される（ＬＰ
Ｄ）酸化シリコン膜１４２Ａａおよび（ＳＯＧ）酸化シ
リコン膜１５２ａａの上面と、溝１２１Ｂに残置される
（ＬＰＤ）酸化シリコン膜１４２Ｂａおよび（ＳＯＧ）
酸化シリコン膜１５２ａａの上面と、シリコン基板１０
１の表面との高さは、１ｎｍ台の誤差の範囲でほぼ一致
する。これは、上記バッファード弗酸による室温での
（熱酸化による）酸化シリコン膜に対するエッチング速
度は１８ｎｍ／ｍｉｎと低い値であるためにこの酸化シ
リコン膜のエッチングが制御性よく行なわれ、さらに、
シリコン基板１０１の表面に酸化シリコン膜１０２が設
けられているためである。これにより、溝１２１Ａとこ
の溝１２１Ａを充填する酸化シリコン膜１３２ａ，（Ｌ
ＰＤ）酸化シリコン膜１４２Ａａおよび（ＳＯＧ）酸化
シリコン膜１５２ａａとからなる幅の狭い素子分離領域
と、溝１２１Ｂとこの溝１２１Ｂを充填する酸化シリコ
ン膜１３２ａ，（ＬＰＤ）酸化シリコン膜１４２Ｂａお
よび（ＳＯＧ）酸化シリコン膜１５２ａａとからなる幅
の広い素子分離領域とが形成される〔図２（ｂ）〕。
比）からなるバッファード弗酸により、シリコン基板１
０１の表面が露出するまで、（ＳＯＧ）酸化シリコン膜
１５２ａ，（ＬＰＤ）酸化シリコン膜１４２Ａ，１４２
Ｂ，および酸化シリコン膜１０２を等方性ウェトエッチ
ングする。このとき、溝１２１Ａに残置される（ＬＰ
Ｄ）酸化シリコン膜１４２Ａａおよび（ＳＯＧ）酸化シ
リコン膜１５２ａａの上面と、溝１２１Ｂに残置される
（ＬＰＤ）酸化シリコン膜１４２Ｂａおよび（ＳＯＧ）
酸化シリコン膜１５２ａａの上面と、シリコン基板１０
１の表面との高さは、１ｎｍ台の誤差の範囲でほぼ一致
する。これは、上記バッファード弗酸による室温での
（熱酸化による）酸化シリコン膜に対するエッチング速
度は１８ｎｍ／ｍｉｎと低い値であるためにこの酸化シ
リコン膜のエッチングが制御性よく行なわれ、さらに、
シリコン基板１０１の表面に酸化シリコン膜１０２が設
けられているためである。これにより、溝１２１Ａとこ
の溝１２１Ａを充填する酸化シリコン膜１３２ａ，（Ｌ
ＰＤ）酸化シリコン膜１４２Ａａおよび（ＳＯＧ）酸化
シリコン膜１５２ａａとからなる幅の狭い素子分離領域
と、溝１２１Ｂとこの溝１２１Ｂを充填する酸化シリコ
ン膜１３２ａ，（ＬＰＤ）酸化シリコン膜１４２Ｂａお
よび（ＳＯＧ）酸化シリコン膜１５２ａａとからなる幅
の広い素子分離領域とが形成される〔図２（ｂ）〕。
【００３０】また、本実施例では、（ＳＯＧ）酸化シリ
コン膜１５２ａの上面がほぼ完璧に平坦であることと、
（ＳＯＧ）酸化シリコン膜１５２ａおよび（ＬＰＤ）酸
化シリコン膜１４２Ａ，１４２Ｂの膜質がほぼ熱酸化に
よる酸化シリコン膜の膜質に同等であることと、シリコ
ン基板１０１の表面に酸化シリコン膜１０２が設けられ
ていることとから、上記バッファード弗酸による等方性
ウェトエッチングの代りに、化学機械研磨（ＣＭＰ）を
用いても、図２（ｂ）に図示したのと同様の形状の素子
分離領域を形成することができる。
コン膜１５２ａの上面がほぼ完璧に平坦であることと、
（ＳＯＧ）酸化シリコン膜１５２ａおよび（ＬＰＤ）酸
化シリコン膜１４２Ａ，１４２Ｂの膜質がほぼ熱酸化に
よる酸化シリコン膜の膜質に同等であることと、シリコ
ン基板１０１の表面に酸化シリコン膜１０２が設けられ
ていることとから、上記バッファード弗酸による等方性
ウェトエッチングの代りに、化学機械研磨（ＣＭＰ）を
用いても、図２（ｂ）に図示したのと同様の形状の素子
分離領域を形成することができる。
【００３１】以上説明したように上記第１の実施例（４
回の酸化シリコン膜の成膜が必要）は、上記特開平６−
２０４３３２号公報記載の方法（２回の窒化シリコン膜
の成膜と４回の酸化シリコン膜の成膜と１回の窒化シリ
コン膜のエッチバックとが必要）より製造工程が短かく
なる。また、本実施例においても熱処理工程は存在する
が、上記公開公報の方法と異なり、熱処理工程によるス
トレスの発生は少なく、本実施例によるシリコン基板に
半導体素子を形成しても、接合リークの増大の抑制は容
易である。さらに、本実施例では溝側面に形成する堆積
膜の膜厚制御が容易であることから、従来の方法より支
障なく微細な幅の素子分離領域を形成できる。さらにま
た、溝内にのみ酸化シリコン膜を残置させる工程におい
て、本実施例ではこの加工工程の前段階におけるシリコ
ン基板表面の露出はなく，さらにこの段階におけるシリ
コン基板表面を覆う酸化シリコン膜の表面がほぼ完璧に
平坦であることから、溝内に残置される酸化シリコン膜
の上面の高さとシリコン基板表面の高さとを焦点深度の
値より小さな値の範囲で概ね一致させることが容易にな
り、素子分離領域形成以降のフォトリソグラフィ工程が
容易になる。
回の酸化シリコン膜の成膜が必要）は、上記特開平６−
２０４３３２号公報記載の方法（２回の窒化シリコン膜
の成膜と４回の酸化シリコン膜の成膜と１回の窒化シリ
コン膜のエッチバックとが必要）より製造工程が短かく
なる。また、本実施例においても熱処理工程は存在する
が、上記公開公報の方法と異なり、熱処理工程によるス
トレスの発生は少なく、本実施例によるシリコン基板に
半導体素子を形成しても、接合リークの増大の抑制は容
易である。さらに、本実施例では溝側面に形成する堆積
膜の膜厚制御が容易であることから、従来の方法より支
障なく微細な幅の素子分離領域を形成できる。さらにま
た、溝内にのみ酸化シリコン膜を残置させる工程におい
て、本実施例ではこの加工工程の前段階におけるシリコ
ン基板表面の露出はなく，さらにこの段階におけるシリ
コン基板表面を覆う酸化シリコン膜の表面がほぼ完璧に
平坦であることから、溝内に残置される酸化シリコン膜
の上面の高さとシリコン基板表面の高さとを焦点深度の
値より小さな値の範囲で概ね一致させることが容易にな
り、素子分離領域形成以降のフォトリソグラフィ工程が
容易になる。
【００３２】半導体装置の素子分離領域の製造工程の断
面模式図である図３および図４を参照すると、本発明の
第２の実施例は上記第１の実施例の応用例であり、深さ
の異なる素子分離領域が以下のように形成される。
面模式図である図３および図４を参照すると、本発明の
第２の実施例は上記第１の実施例の応用例であり、深さ
の異なる素子分離領域が以下のように形成される。
【００３３】まず、図２（ａ）に図示した工程までは、
上記第１の実施例と同様の方法により形成される。次
に、例えば０．５μｍの幅の開口部を有した（第２の）
フォトレジスト膜１１１ｂを形成する。続いて、フォト
レジスト膜１１１ｂをマスクにして、（ＳＯＧ）酸化シ
リコン膜１５３ａ，酸化シリコン膜１０２，シリコン基
板１０１を順次異方性エッチングし、シリコン基板１０
１に（シリコン基板１０１表面からの）深さが例えば
１．５μｍの溝１２１Ｃを形成する。溝１２１Ｃの幅は
０．５μｍである。この異方性エッチングにより、（フ
ォトレジスト膜１１１ｂの側面，（ＳＯＧ）酸化シリコ
ン膜１５２ａおよび酸化シリコン膜１０２の開口側面を
含めて）溝１２１Ｃの側面には膜厚２０ｎｍ程度の（第
２の）堆積膜１１５ｂが形成される。これらの堆積膜１
１５ａも、炭素（Ｃ），水素（Ｈ）およびハロゲン元素
（主として弗素（Ｆ））から構成された有機ポリマーで
ある。なお、（ＳＯＧ）酸化シリコン膜１５３ａおよび
酸化シリコン膜１０２に対する異方性エッチングは上記
第１の実施例と同様に行なうが、シリコン基板１０１に
対する異方性エッチングは最終段階を除いて例えば臭化
水素（ＨＢｒ）に塩素（Ｃｌ2 ）を添加したＲＩＥで行
ない，最終段階は上記第１の実施例と同様に行なう。こ
れは、シリコン基板１０１を深く異方性エッチングする
ためである。その後、上記第１の実施例と同様に、パワ
ー密度の低い酸素プラズマ処理により、溝１２１Ｃの底
面に選択的に膜厚２〜４ｎｍ程度の（第５の）酸化シリ
コン膜１３２ｂを形成する〔図３（ａ）〕。
上記第１の実施例と同様の方法により形成される。次
に、例えば０．５μｍの幅の開口部を有した（第２の）
フォトレジスト膜１１１ｂを形成する。続いて、フォト
レジスト膜１１１ｂをマスクにして、（ＳＯＧ）酸化シ
リコン膜１５３ａ，酸化シリコン膜１０２，シリコン基
板１０１を順次異方性エッチングし、シリコン基板１０
１に（シリコン基板１０１表面からの）深さが例えば
１．５μｍの溝１２１Ｃを形成する。溝１２１Ｃの幅は
０．５μｍである。この異方性エッチングにより、（フ
ォトレジスト膜１１１ｂの側面，（ＳＯＧ）酸化シリコ
ン膜１５２ａおよび酸化シリコン膜１０２の開口側面を
含めて）溝１２１Ｃの側面には膜厚２０ｎｍ程度の（第
２の）堆積膜１１５ｂが形成される。これらの堆積膜１
１５ａも、炭素（Ｃ），水素（Ｈ）およびハロゲン元素
（主として弗素（Ｆ））から構成された有機ポリマーで
ある。なお、（ＳＯＧ）酸化シリコン膜１５３ａおよび
酸化シリコン膜１０２に対する異方性エッチングは上記
第１の実施例と同様に行なうが、シリコン基板１０１に
対する異方性エッチングは最終段階を除いて例えば臭化
水素（ＨＢｒ）に塩素（Ｃｌ2 ）を添加したＲＩＥで行
ない，最終段階は上記第１の実施例と同様に行なう。こ
れは、シリコン基板１０１を深く異方性エッチングする
ためである。その後、上記第１の実施例と同様に、パワ
ー密度の低い酸素プラズマ処理により、溝１２１Ｃの底
面に選択的に膜厚２〜４ｎｍ程度の（第５の）酸化シリ
コン膜１３２ｂを形成する〔図３（ａ）〕。
【００３４】次に、上記第１の実施例と同様の方法によ
り、酸化シリコン膜１３２ｂの表面上に、（ＳＯＧ）酸
化シリコン膜１５２ａの上面の高さに概ね一致する高さ
になるまで、第６の酸化シリコン膜である（ＬＰＤ）酸
化シリコン膜１４２Ｃを選択的に形成する〔図３
（ｂ）〕。さらに、上記第１の実施例と同様の方法によ
り、フォトレジスト膜１１１ｂおよび堆積膜１１５ｂを
剥離する。さらにまた、上記第１の実施例と同様の方法
により、第７の酸化シリコン膜であり，ほぼ完璧に平坦
の表面を有する（ＳＯＧ）酸化シリコン膜１５２ｂを形
成する〔図３（ｃ）〕。
り、酸化シリコン膜１３２ｂの表面上に、（ＳＯＧ）酸
化シリコン膜１５２ａの上面の高さに概ね一致する高さ
になるまで、第６の酸化シリコン膜である（ＬＰＤ）酸
化シリコン膜１４２Ｃを選択的に形成する〔図３
（ｂ）〕。さらに、上記第１の実施例と同様の方法によ
り、フォトレジスト膜１１１ｂおよび堆積膜１１５ｂを
剥離する。さらにまた、上記第１の実施例と同様の方法
により、第７の酸化シリコン膜であり，ほぼ完璧に平坦
の表面を有する（ＳＯＧ）酸化シリコン膜１５２ｂを形
成する〔図３（ｃ）〕。
【００３５】続いて、上記第１の実施例と同様に、Ｈ
Ｆ：ＮＨ4 Ｆ≒１：３０（堆積比）からなるバッファー
ド弗酸を用いた等方性ウェットエッチングにより、シリ
コン基板１０１の表面が露出するまで、（ＳＯＧ）酸化
シリコン膜１５２ｂ，（ＬＰＤ）酸化シリコン膜１４２
Ｃ，（ＳＯＧ）酸化シリコン膜１５２ａ，酸化シリコン
膜１０２および（ＬＰＤ）酸化シリコン膜１４２Ａ，１
４２Ｂをエッチングする。このエッチングにより、溝１
２１Ａ内には（ＳＯＧ）酸化シリコン膜１５２ａａおよ
び（ＬＰＤ）酸化シリコン膜１４２Ａａが残置され、溝
１２１Ｂ内には（ＳＯＧ）酸化シリコン膜１５２ａａお
よび（ＬＰＤ）酸化シリコン膜１４２Ｂａが残置され、
溝１２１Ｃ内には（ＳＯＧ）酸化シリコン膜１５ｂａお
よび（ＬＰＤ）酸化シリコン膜１４２Ｃａが残置され
る。この結果、３種類の素子分離領域、すなわち、溝１
２１Ａとこの溝１２１Ａを充填する酸化シリコン膜１３
２ａ，（ＬＰＤ）酸化シリコン膜１４２Ａａおよび（Ｓ
ＯＧ）酸化シリコン膜１５２ａａとからなる深さの浅い
幅の狭い素子分離領域と、溝１２１Ｂとこの溝１２１Ｂ
を充填する酸化シリコン膜１３２ａ，（ＬＰＤ）酸化シ
リコン膜１４２Ｂａおよび（ＳＯＧ）酸化シリコン膜１
５２ａａとからなる深さの浅い幅の広い素子分離領域
と、溝１２１Ｃとこの溝１２１Ｃを充填する酸化シリコ
ン膜１３２ｂ，（ＬＰＤ）酸化シリコン膜１４２Ｃａお
よび（ＳＯＧ）酸化シリコン膜１５２ｂａとからなる深
さの深い素子分離領域とが形成される〔図４〕。なお、
本実施例においても、上記第１の実施例と同様に、上記
バッファード弗酸による等方性ウェトエッチングの代り
に、ＣＭＰを用いても、図４に図示したのと同様の形状
の素子分離領域を形成することができる。
Ｆ：ＮＨ4 Ｆ≒１：３０（堆積比）からなるバッファー
ド弗酸を用いた等方性ウェットエッチングにより、シリ
コン基板１０１の表面が露出するまで、（ＳＯＧ）酸化
シリコン膜１５２ｂ，（ＬＰＤ）酸化シリコン膜１４２
Ｃ，（ＳＯＧ）酸化シリコン膜１５２ａ，酸化シリコン
膜１０２および（ＬＰＤ）酸化シリコン膜１４２Ａ，１
４２Ｂをエッチングする。このエッチングにより、溝１
２１Ａ内には（ＳＯＧ）酸化シリコン膜１５２ａａおよ
び（ＬＰＤ）酸化シリコン膜１４２Ａａが残置され、溝
１２１Ｂ内には（ＳＯＧ）酸化シリコン膜１５２ａａお
よび（ＬＰＤ）酸化シリコン膜１４２Ｂａが残置され、
溝１２１Ｃ内には（ＳＯＧ）酸化シリコン膜１５ｂａお
よび（ＬＰＤ）酸化シリコン膜１４２Ｃａが残置され
る。この結果、３種類の素子分離領域、すなわち、溝１
２１Ａとこの溝１２１Ａを充填する酸化シリコン膜１３
２ａ，（ＬＰＤ）酸化シリコン膜１４２Ａａおよび（Ｓ
ＯＧ）酸化シリコン膜１５２ａａとからなる深さの浅い
幅の狭い素子分離領域と、溝１２１Ｂとこの溝１２１Ｂ
を充填する酸化シリコン膜１３２ａ，（ＬＰＤ）酸化シ
リコン膜１４２Ｂａおよび（ＳＯＧ）酸化シリコン膜１
５２ａａとからなる深さの浅い幅の広い素子分離領域
と、溝１２１Ｃとこの溝１２１Ｃを充填する酸化シリコ
ン膜１３２ｂ，（ＬＰＤ）酸化シリコン膜１４２Ｃａお
よび（ＳＯＧ）酸化シリコン膜１５２ｂａとからなる深
さの深い素子分離領域とが形成される〔図４〕。なお、
本実施例においても、上記第１の実施例と同様に、上記
バッファード弗酸による等方性ウェトエッチングの代り
に、ＣＭＰを用いても、図４に図示したのと同様の形状
の素子分離領域を形成することができる。
【００３６】なお、上記第２の実施例では、深さの浅い
溝１２１Ａ，１２１Ｂを形成した後に深さの深い溝１２
１Ｃを形成したが、これらの溝の形成順序はこれに限定
されるものではない。
溝１２１Ａ，１２１Ｂを形成した後に深さの深い溝１２
１Ｃを形成したが、これらの溝の形成順序はこれに限定
されるものではない。
【００３７】上記第２の実施例は、製造工程の長さを除
いては上記第１の実施例の有する効果を有している。製
造工程の長さに関しては、本実施例と上記第１の実施例
とを比較するのは本質的ではなく、深さの異なる素子分
離領域の形成に上記特開平６−２０４３３２号公報記載
の方法を適用したものと比較すべきである。このような
比較によれば、明らかに本実施例の方が上記公開公報記
載の方法より製造工程は短かくなる。
いては上記第１の実施例の有する効果を有している。製
造工程の長さに関しては、本実施例と上記第１の実施例
とを比較するのは本質的ではなく、深さの異なる素子分
離領域の形成に上記特開平６−２０４３３２号公報記載
の方法を適用したものと比較すべきである。このような
比較によれば、明らかに本実施例の方が上記公開公報記
載の方法より製造工程は短かくなる。
【００３８】上記第２の実施例では、溝１２１Ｃに形成
された深さの深い素子分離領域と、溝１２１Ｂ等に形成
された深さの浅い素子分離領域とは離れて設けられてい
る。本実施例の適用により、深さの浅い素子分離領域を
貫通する深さの深い素子分離領域を形成することは、容
易である。図２（ａ）に図示した段階まては上記第１の
実施例と同様に形成し、溝１２１Ｂの上部にこの溝の幅
より狭い開口部を有するフォトレジスト膜を形成し、こ
のフォトレジスト膜をマスクにして上記第２の実施例と
同様のＲＩＥにより（ＳＯＧ）酸化シリコン膜１５２
ａ，（ＬＰＤ）酸化シリコン膜１４２Ｂ，酸化シリコン
膜１３２およびシリコン基板１０１の異方性エッチング
すれはよい。この場合、深さの深い溝は、溝１２１Ａ，
１２１Ｂ等の後に形成する必要がある。
された深さの深い素子分離領域と、溝１２１Ｂ等に形成
された深さの浅い素子分離領域とは離れて設けられてい
る。本実施例の適用により、深さの浅い素子分離領域を
貫通する深さの深い素子分離領域を形成することは、容
易である。図２（ａ）に図示した段階まては上記第１の
実施例と同様に形成し、溝１２１Ｂの上部にこの溝の幅
より狭い開口部を有するフォトレジスト膜を形成し、こ
のフォトレジスト膜をマスクにして上記第２の実施例と
同様のＲＩＥにより（ＳＯＧ）酸化シリコン膜１５２
ａ，（ＬＰＤ）酸化シリコン膜１４２Ｂ，酸化シリコン
膜１３２およびシリコン基板１０１の異方性エッチング
すれはよい。この場合、深さの深い溝は、溝１２１Ａ，
１２１Ｂ等の後に形成する必要がある。
【００３９】
【発明の効果】以上説明したように本発明の半導体装置
の素子分離領域の製造方法は、シリコン基板の表面に熱
酸化膜を形成し、フォトレジスト膜をマスクにしてＲＩ
Ｅにより溝を形成するとともにこの溝の側面に有機ポリ
マーからなる堆積膜を形成し、溝の底面に選択的にプラ
ズマ酸化膜を形成し、液相成長法により溝内を充填する
（ＬＰＤ）酸化シリコン膜をプラズマ酸化膜の表面上に
選択的に形成し、フォトレジスト膜および堆積膜を剥離
した後、（ＳＯＧ）酸化シリコン膜を形成し、シリコン
基板の表面が露出するまで酸化シリコン膜の等方性ウェ
ットエッチングもしくはＣＰＭを行なっている。
の素子分離領域の製造方法は、シリコン基板の表面に熱
酸化膜を形成し、フォトレジスト膜をマスクにしてＲＩ
Ｅにより溝を形成するとともにこの溝の側面に有機ポリ
マーからなる堆積膜を形成し、溝の底面に選択的にプラ
ズマ酸化膜を形成し、液相成長法により溝内を充填する
（ＬＰＤ）酸化シリコン膜をプラズマ酸化膜の表面上に
選択的に形成し、フォトレジスト膜および堆積膜を剥離
した後、（ＳＯＧ）酸化シリコン膜を形成し、シリコン
基板の表面が露出するまで酸化シリコン膜の等方性ウェ
ットエッチングもしくはＣＰＭを行なっている。
【００４０】このため、本実施例によれば、従来より製
造工程が短縮され、本実施例による素子分離領域を有す
るシリコン基板に形成する半導体素子の接合リークの増
大も抑制され、より微細な幅の素子分離領域の形成も容
易になり、表面段差が焦点深度より少なくすることが容
易であるため微細加工用のフォトリソグラフィ工程が容
易になる。
造工程が短縮され、本実施例による素子分離領域を有す
るシリコン基板に形成する半導体素子の接合リークの増
大も抑制され、より微細な幅の素子分離領域の形成も容
易になり、表面段差が焦点深度より少なくすることが容
易であるため微細加工用のフォトリソグラフィ工程が容
易になる。
【図１】本発明の第１の実施例の製造工程の断面模式図
である。
である。
【図２】上記第１の実施例の製造工程の断面模式図であ
る。
る。
【図３】本発明の第２の実施例の製造工程の断面模式図
である。
である。
【図４】上記第２の実施例の最終工程の断面模式図であ
る。
る。
【図５】従来の半導体装置の素子分離領域の製造方法の
製造工程の断面模式図である。
製造工程の断面模式図である。
【図６】上記従来の半導体装置の素子分離領域の製造方
法の最終工程の断面模式図である。
法の最終工程の断面模式図である。
１０１，２０１ シリコン基板 １０２，１３２ａ，１３２ｂ，２０２，２２２，２２２
ａ，２３２ 酸化シリコン膜 １１１ａ，１１１ｂ フォトレジスト膜 １１５ａ，１１５ｂ 堆積膜 １２１Ａ，１２１Ｂ，１２１Ｃ，２２１Ａ，２２１Ｂ
溝 １４２Ａ，１４２Ａａ，１４２Ｂ，１４２Ｂａ，１４２
Ｃ，１４２Ｃａ，２０２，２３２，２４２Ａ，２４２Ｂ
（ＬＰＤ）酸化シリコン膜 １５２ａ，１５２ａａ，１５２ｂ，１５２ｂａ （Ｓ
ＯＧ）酸化シリコン膜 ２０３，２２３，２２３ａ 窒化シリコン膜
ａ，２３２ 酸化シリコン膜 １１１ａ，１１１ｂ フォトレジスト膜 １１５ａ，１１５ｂ 堆積膜 １２１Ａ，１２１Ｂ，１２１Ｃ，２２１Ａ，２２１Ｂ
溝 １４２Ａ，１４２Ａａ，１４２Ｂ，１４２Ｂａ，１４２
Ｃ，１４２Ｃａ，２０２，２３２，２４２Ａ，２４２Ｂ
（ＬＰＤ）酸化シリコン膜 １５２ａ，１５２ａａ，１５２ｂ，１５２ｂａ （Ｓ
ＯＧ）酸化シリコン膜 ２０３，２２３，２２３ａ 窒化シリコン膜
Claims (7)
- 【請求項１】 シリコン基板の表面に第１の酸化シリコ
ン膜を形成する工程と、 フォトレジスト膜をマスクにして前記第１の酸化シリコ
ン膜およびシリコン基板に対する異方性エッチングを順
次行ない、該シリコン基板に溝を形成するとともに該溝
の側面に有機ポリマーからなる堆積膜を形成する工程
と、 前記フォトレジスト膜および堆積膜をマスクにしてプラ
ズマ酸化を行ない、前記溝の底面に選択的に第２の酸化
シリコン膜を形成する工程と、 概ね前記第１の酸化シリコン膜の上面と同じ高さになる
まで、前記第２の酸化シリコン膜の表面に液相成長法に
より選択的に第３の酸化シリコン膜を形成する工程と、 前記フォトレジスト膜および堆積膜を除去し、少なくと
も前記溝の側面と前記第３の酸化シリコン膜との間の空
隙をＳＯＧ膜からなる第４の酸化シリコン膜により充填
する工程と、 前記第４，第３並びに第１の酸化シリコン膜に対して等
方性ウェットエッチングもしくは化学機械研磨を行な
い、前記シリコン基板の表面を露出させるとともに前記
溝を充填する該第３および第４の酸化シリコン膜の上面
の高さを概ね該シリコン基板の表面と一致させる工程と
を有することを特徴とする半導体装置の素子分離領域の
製造方法。 - 【請求項２】 前記溝を形成するための前記異方性エッ
チングの少なくとも最終段階が、フルオロ・カーボン系
のエッチングガスにより行なわれることを特徴とする請
求項１記載の半導体装置の素子分離領域の製造方法。 - 【請求項３】 シリコン基板の表面に第１の酸化シリコ
ン膜を形成する工程と、 第１のフォトレジスト膜をマスクにして前記第１の酸化
シリコン膜およびシリコン基板に対する異方性エッチン
グを順次行ない、該シリコン基板に第１の深さを有する
第１の溝を形成するとともに該第１の溝の側面に有機ポ
リマーからなる第１の堆積膜を形成する工程と、 前記第１のフォトレジスト膜および第１の堆積膜をマス
クにしてプラズマ酸化を行ない、前記第１の溝の底面に
選択的に第２の酸化シリコン膜を形成する工程と、 概ね前記第１の酸化シリコン膜の上面と同じ高さになる
まで、前記第２の酸化シリコン膜の表面に液相成長法に
より選択的に第３の酸化シリコン膜を形成する工程と、 前記第１のフォトレジスト膜および第１の堆積膜を除去
し、少なくとも前記第１の溝の側面と前記第３の酸化シ
リコン膜との間の空隙をＳＯＧ膜からなる第４の酸化シ
リコン膜により充填する工程と、 第２のフォトレジスト膜をマスクにして酸化シリコン膜
およびシリコン基板に対する異方性エッチングを順次行
ない、該シリコン基板に第２の深さを有する第２の溝を
形成するとともに該第２の溝の側面に有機ポリマーから
なる第２の堆積膜を形成する工程と、 前記第２のフォトレジスト膜および第２の堆積膜をマス
クにしてプラズマ酸化を行ない、前記第２の溝の底面に
選択的に第５の酸化シリコン膜を形成する工程と、 概ね前記第４の酸化シリコン膜の上面と同じ高さになる
まで、前記第５の酸化シリコン膜の表面に液相成長法に
より選択的に第６の酸化シリコン膜を形成する工程と、 前記第２のフォトレジスト膜および第２の堆積膜を除去
し、少なくとも前記第２の溝の側面と前記第６の酸化シ
リコン膜との間の空隙をＳＯＧ膜からなる第７の酸化シ
リコン膜により充填する工程と、 前記第７，第６，第４，第３並びに第１の酸化シリコン
膜に対して等方性ウェットエッチングもしくは化学機械
研磨を行ない、前記シリコン基板の表面を露出させると
ともに前記第１の溝を充填する該第３並びに第４の酸化
シリコン膜の上面の高さと前記第２の溝を充填する該第
６並びに第７の酸化シリコン膜の上面の高さとを概ね該
シリコン基板の表面と一致させる工程とを有することを
特徴とする半導体装置の素子分離領域の製造方法。 - 【請求項４】 前記第１および第２の溝を形成するため
の前記異方性エッチングの少なくとも最終段階が、フル
オロ・カーボン系のエッチングガスにより行なわれるこ
とを特徴とする請求項３記載の半導体装置の素子分離領
域の製造方法。 - 【請求項５】 前記第２の深さが前記第１の深さより深
いことを特徴とする請求項３もしくは請求項４記載の半
導体装置の素子分離領域の製造方法。 - 【請求項６】 前記第２のフォトレジスト膜をマスクに
して異方性エッチングされる前記酸化シリコン膜が、少
なくとも前記第４および第１の酸化シリコン膜であるこ
とを特徴とする請求項５記載の半導体装置の素子分離領
域の製造方法。 - 【請求項７】 前記第２のフォトレジスト膜をマスクに
して異方性エッチングされる前記酸化シリコン膜が、少
なくとも前記第３および第２の酸化シリコン膜であるこ
とを特徴とする請求項５記載の半導体装置の素子分離領
域の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9530695A JP2677239B2 (ja) | 1995-04-20 | 1995-04-20 | 半導体装置の素子分離領域の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9530695A JP2677239B2 (ja) | 1995-04-20 | 1995-04-20 | 半導体装置の素子分離領域の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288382A JPH08288382A (ja) | 1996-11-01 |
| JP2677239B2 true JP2677239B2 (ja) | 1997-11-17 |
Family
ID=14134089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9530695A Expired - Fee Related JP2677239B2 (ja) | 1995-04-20 | 1995-04-20 | 半導体装置の素子分離領域の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677239B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459691B1 (ko) * | 1998-01-05 | 2005-01-17 | 삼성전자주식회사 | 반도체 장치의 트랜치 소자 분리 방법 |
| KR100444608B1 (ko) * | 2002-10-28 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| JP2010153583A (ja) | 2008-12-25 | 2010-07-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP5729331B2 (ja) | 2011-04-12 | 2015-06-03 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置 |
| JP5817816B2 (ja) * | 2011-04-12 | 2015-11-18 | 株式会社デンソー | 半導体装置の製造方法 |
-
1995
- 1995-04-20 JP JP9530695A patent/JP2677239B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288382A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954459A (en) | Method of planarization of topologies in integrated circuit structures | |
| US4502914A (en) | Method of making structures with dimensions in the sub-micrometer range | |
| KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| EP0258311A1 (en) | METHOD OF FORMING ISOLATION TRENCHES IN A SEMICONDUCTOR SUBSTRATE. | |
| JP4397126B2 (ja) | 反射防止コーティング材層形成方法 | |
| US5686345A (en) | Trench mask for forming deep trenches in a semiconductor substrate, and method of using same | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| US20100129983A1 (en) | Method of Fabricating Semiconductor Device | |
| JP2677239B2 (ja) | 半導体装置の素子分離領域の製造方法 | |
| JP3063710B2 (ja) | 半導体装置の製造方法 | |
| US20020168834A1 (en) | Method for fabricating shallow rench isolation structure | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| JPH11260903A (ja) | 無空洞トレンチ隔離を形成する方法 | |
| US6509249B1 (en) | Method of fabricating shallow trench isolation | |
| JP2001332613A (ja) | 半導体装置の製造方法 | |
| JP3680521B2 (ja) | 半導体装置の製造方法 | |
| JPH1126571A (ja) | 半導体装置の製造方法 | |
| US7183225B2 (en) | Method for fabricating semiconductor device | |
| KR100868654B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100559683B1 (ko) | 반도체 소자의 셀로우 트렌치 소자분리막의 제조 방법 | |
| JPH0642510B2 (ja) | 半導体構造の形成方法 | |
| KR20010087650A (ko) | 미세 트렌치 형성방법 | |
| KR19980030769A (ko) | 반도체 소자의 평탄화 방법 | |
| KR20030009634A (ko) | 트렌치 소자분리 구조체 및 그 형성 방법 | |
| KR100559553B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |
|
| LAPS | Cancellation because of no payment of annual fees |