JP2666570B2 - マイクロ波増幅用ｆｅｔバイアス制御回路 - Google Patents
マイクロ波増幅用ｆｅｔバイアス制御回路Info
- Publication number
- JP2666570B2 JP2666570B2 JP38891A JP38891A JP2666570B2 JP 2666570 B2 JP2666570 B2 JP 2666570B2 JP 38891 A JP38891 A JP 38891A JP 38891 A JP38891 A JP 38891A JP 2666570 B2 JP2666570 B2 JP 2666570B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- control circuit
- voltage
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波増幅用ＦＥＴ
バイアス制御回路に関し、特に無線通信屋外装置に実装
されるマイクロ波帯高出力増幅器におけるマイクロ波増
幅用ＦＥＴバイアス制御回路に関する。
バイアス制御回路に関し、特に無線通信屋外装置に実装
されるマイクロ波帯高出力増幅器におけるマイクロ波増
幅用ＦＥＴバイアス制御回路に関する。
【０００２】
【従来の技術】従来のこの種のマイクロ波増幅用ＦＥＴ
バイアス制御回路は、図２に示すように、マイクロ波増
幅器１のＦＥＴ１，２，３のドレイン電流を抵抗器Ｒ
１，２，３の両端電圧でモニタしながらゲート電圧を可
変抵抗器ＲＶ１，２，３で調整するものや、図３に示す
ような、抵抗器Ｒ１で得たドレイン電流に比例する値と
基準電圧Ｖs とからゲート電圧を発生するオートバイア
ス回路を使用していた。
バイアス制御回路は、図２に示すように、マイクロ波増
幅器１のＦＥＴ１，２，３のドレイン電流を抵抗器Ｒ
１，２，３の両端電圧でモニタしながらゲート電圧を可
変抵抗器ＲＶ１，２，３で調整するものや、図３に示す
ような、抵抗器Ｒ１で得たドレイン電流に比例する値と
基準電圧Ｖs とからゲート電圧を発生するオートバイア
ス回路を使用していた。
【０００３】
【発明が解決しようとする課題】これら従来のマイクロ
波増幅用ＦＥＴバイアス制御回路では、図２に示す従来
例の場合、ドレイン電流を設定するためには、人間が電
流計又は抵抗器の両端の電圧でドレイン電流をモニタし
ながら可変抵抗器を回す必要があるため、ゲート電圧設
定を自動化することが困難であった。また、可変抵抗器
を回してゲート電圧を設定するという構成上、装置に組
み込んだ後でゲート電圧の再設定を行なうことが非常に
困難であった。
波増幅用ＦＥＴバイアス制御回路では、図２に示す従来
例の場合、ドレイン電流を設定するためには、人間が電
流計又は抵抗器の両端の電圧でドレイン電流をモニタし
ながら可変抵抗器を回す必要があるため、ゲート電圧設
定を自動化することが困難であった。また、可変抵抗器
を回してゲート電圧を設定するという構成上、装置に組
み込んだ後でゲート電圧の再設定を行なうことが非常に
困難であった。
【０００４】また、図３に示すようなオートバイアス回
路では、ＦＥＴを飽和出力付近で使用すると、ゲート電
圧に対するドレイン電流の変化率が正から負に変わる領
域で動作が不安定になるという問題点があった。
路では、ＦＥＴを飽和出力付近で使用すると、ゲート電
圧に対するドレイン電流の変化率が正から負に変わる領
域で動作が不安定になるという問題点があった。
【０００５】
【課題を解決するための手段】本発明のマイクロ波増幅
用ＦＥＴバイアス制御回路は、マイクロ波増幅用ＦＥＴ
のドレイン電流に比例した電圧を出力する電流電圧変換
回路と、この電流電圧変換器が出力した電圧をディジタ
ル値に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器の出
力値をドレイン電流設定値と比較する比較回路と、前記
マイクロ波増幅用ＦＥＴのゲート電圧を発生するＤ／Ａ
変換器と、記憶回路と、バイアス設定動作のとき前記比
較回路の比較結果に基づき前記Ａ／Ｄ変換器の出力値と
前記ドレイン電流設定値とを一致させる値を算出して前
記Ｄ／Ａ変換器へ送出し、かつ、前記記憶回路に書込み
通常動作のとき前記記憶回路から読出した値を前記Ｄ／
Ａ変換器に送出する制御回路と、外部からの前記ドレイ
ン電流設定値を前記比較回路へ転送し外部からの命令を
解読して前記制御回路の動作を前記バイアス設定動作ま
たは前記通常動作のいずれか一方に切替える通信インタ
フェース回路とを備えている。
用ＦＥＴバイアス制御回路は、マイクロ波増幅用ＦＥＴ
のドレイン電流に比例した電圧を出力する電流電圧変換
回路と、この電流電圧変換器が出力した電圧をディジタ
ル値に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器の出
力値をドレイン電流設定値と比較する比較回路と、前記
マイクロ波増幅用ＦＥＴのゲート電圧を発生するＤ／Ａ
変換器と、記憶回路と、バイアス設定動作のとき前記比
較回路の比較結果に基づき前記Ａ／Ｄ変換器の出力値と
前記ドレイン電流設定値とを一致させる値を算出して前
記Ｄ／Ａ変換器へ送出し、かつ、前記記憶回路に書込み
通常動作のとき前記記憶回路から読出した値を前記Ｄ／
Ａ変換器に送出する制御回路と、外部からの前記ドレイ
ン電流設定値を前記比較回路へ転送し外部からの命令を
解読して前記制御回路の動作を前記バイアス設定動作ま
たは前記通常動作のいずれか一方に切替える通信インタ
フェース回路とを備えている。
【０００６】また、本発明のマイクロ波増幅用ＦＥＴバ
イアス制御回路は、複数の前記マイクロ波増幅用ＦＥＴ
のそれぞれごとに前記電流電圧変換回路および前記Ｄ／
Ａ変換器を備え、前記制御回路に制御されて前記電流電
圧変換回路の任意の１つが出力した電圧を前記Ａ／Ｄ変
換器へ送出するスイッチを含んで構成されていてもよ
い。
イアス制御回路は、複数の前記マイクロ波増幅用ＦＥＴ
のそれぞれごとに前記電流電圧変換回路および前記Ｄ／
Ａ変換器を備え、前記制御回路に制御されて前記電流電
圧変換回路の任意の１つが出力した電圧を前記Ａ／Ｄ変
換器へ送出するスイッチを含んで構成されていてもよ
い。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示すブロック図
である。
である。
【０００９】本実施例は、パーソナルコンピュータ４に
命令されて、マイクロ波増幅器１の３つのＦＥＴ１，
２，３のゲートバイアスを制御するものであり、ＦＥＴ
１，２，３のドレイン電流に比例した電圧を出力する電
流電圧変換回路１１，１２，１３と、ディジタル値を記
憶するためのメモリ３と、バッファ用の増幅器８１，８
２，８３と、増幅器８１，８２，８３と共にＦＥＴ１，
２，３のゲート電圧を発生するＤ／Ａ変換器７１，７
２，７３と、パーソナルコンピュータ４からの命令に基
づき電流電圧変換回路１１，１２，１３からの電圧がド
レイン電流設定値と一致するようにＤ／Ａ変換器７１，
７２，７３への出力値を設定し、通常動作時には先に設
定しメモリ３に記憶させた値を読出してＤ／Ａ変換器７
１，７２，７３へ送出するＣＰＵ２とから構成されてい
る。
命令されて、マイクロ波増幅器１の３つのＦＥＴ１，
２，３のゲートバイアスを制御するものであり、ＦＥＴ
１，２，３のドレイン電流に比例した電圧を出力する電
流電圧変換回路１１，１２，１３と、ディジタル値を記
憶するためのメモリ３と、バッファ用の増幅器８１，８
２，８３と、増幅器８１，８２，８３と共にＦＥＴ１，
２，３のゲート電圧を発生するＤ／Ａ変換器７１，７
２，７３と、パーソナルコンピュータ４からの命令に基
づき電流電圧変換回路１１，１２，１３からの電圧がド
レイン電流設定値と一致するようにＤ／Ａ変換器７１，
７２，７３への出力値を設定し、通常動作時には先に設
定しメモリ３に記憶させた値を読出してＤ／Ａ変換器７
１，７２，７３へ送出するＣＰＵ２とから構成されてい
る。
【００１０】パーソナルコンピュータ４からＣＰＵ２に
ＦＥＴ１のバイアス設定を命令すると、ＣＰＵ２の通信
インタフェース９０はこの命令を解読して制御回路６０
をバイアス設定モードにし、このとき制御回路６０はス
イッチ２０を制御して電流電圧変換回路１１の出力電圧
をＡ／Ｄ変換器２０に入力する。
ＦＥＴ１のバイアス設定を命令すると、ＣＰＵ２の通信
インタフェース９０はこの命令を解読して制御回路６０
をバイアス設定モードにし、このとき制御回路６０はス
イッチ２０を制御して電流電圧変換回路１１の出力電圧
をＡ／Ｄ変換器２０に入力する。
【００１１】このとき電流電圧変換回路１１はＦＥＴ１
のドレイン電流値を抵抗器Ｒ１の両端電圧として検出し
演算増幅器で増幅して出力しているので、Ａ／Ｄ変換器
２０はＦＥＴ１のドレイン電流に比例したディジタル値
を出力する。比較器４０はＡ／Ｄ変換器３０からのディ
ジタル値と、パーソナルコンピュータ４から通信インタ
フェース９０を介して入力したＦＥＴ１のドレイン電流
設定値とを比較する。演算回路５０は、比較器４０の比
較結果に基づき、比較器４０の両入力を一致させるよう
な、いいかえれば、ＦＥＴ１のドレイン電流が設定値に
なるようなゲート電圧をＤ／Ａ変換器７１，増幅器８１
が発生するようにＤ／Ａ変換器７１への出力値を演算す
る。制御回路６０は、演算回路５０の演算結果をＤ／Ａ
変換器７１へ送出し、同時に、メモリ３の所定のアドレ
スに書込む。
のドレイン電流値を抵抗器Ｒ１の両端電圧として検出し
演算増幅器で増幅して出力しているので、Ａ／Ｄ変換器
２０はＦＥＴ１のドレイン電流に比例したディジタル値
を出力する。比較器４０はＡ／Ｄ変換器３０からのディ
ジタル値と、パーソナルコンピュータ４から通信インタ
フェース９０を介して入力したＦＥＴ１のドレイン電流
設定値とを比較する。演算回路５０は、比較器４０の比
較結果に基づき、比較器４０の両入力を一致させるよう
な、いいかえれば、ＦＥＴ１のドレイン電流が設定値に
なるようなゲート電圧をＤ／Ａ変換器７１，増幅器８１
が発生するようにＤ／Ａ変換器７１への出力値を演算す
る。制御回路６０は、演算回路５０の演算結果をＤ／Ａ
変換器７１へ送出し、同時に、メモリ３の所定のアドレ
スに書込む。
【００１２】制御回路６０が出力したディジタル値はＤ
／Ａ変換器７１により電圧に変換され、増幅器８１を介
してＦＥＴ１のゲート電極に印加される。
／Ａ変換器７１により電圧に変換され、増幅器８１を介
してＦＥＴ１のゲート電極に印加される。
【００１３】ＦＥＴ２，３のバイアス設定も上述したの
と同様にして行われる。
と同様にして行われる。
【００１４】パーソナルコンピュータ４から通常動作を
命令すると、制御回路６０は通常動作モードになり、バ
イアス設定モード時にメモリ３のＦＥＴ１，２，３に対
応するアドレスに書込んだディジタル値を読出してＤ／
Ａ変換器７１，７２，７３へ送出することにより、ＦＥ
Ｔ１，２，３のゲート電圧を先に設定した電圧にセット
する。
命令すると、制御回路６０は通常動作モードになり、バ
イアス設定モード時にメモリ３のＦＥＴ１，２，３に対
応するアドレスに書込んだディジタル値を読出してＤ／
Ａ変換器７１，７２，７３へ送出することにより、ＦＥ
Ｔ１，２，３のゲート電圧を先に設定した電圧にセット
する。
【００１５】
【発明の効果】以上説明したように本発明は、Ｄ／Ａ変
換器によりゲート電圧を発生し、Ａ／Ｄ変換器を用いて
ドレイン電流をディジタル値として検出し、検出値が通
信インタフェースを介した外部からの設定値と一致する
ようにＤ／Ａ変換器へのディジタル値を設定すると共に
メモリに記憶し、通常動作時にはメモリに記憶したディ
ジタル値をＤ／Ａ変換器に入力してゲート電圧をセット
することにより、ＦＥＴバイアスを簡単に自動設定で
き、また装置内に実装されてからもゲート電圧の再設定
が容易にできるという効果を有する。
換器によりゲート電圧を発生し、Ａ／Ｄ変換器を用いて
ドレイン電流をディジタル値として検出し、検出値が通
信インタフェースを介した外部からの設定値と一致する
ようにＤ／Ａ変換器へのディジタル値を設定すると共に
メモリに記憶し、通常動作時にはメモリに記憶したディ
ジタル値をＤ／Ａ変換器に入力してゲート電圧をセット
することにより、ＦＥＴバイアスを簡単に自動設定で
き、また装置内に実装されてからもゲート電圧の再設定
が容易にできるという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来のマイクロ波増幅用ＦＥＴバイアス制御回
路の第１の例の回路図である。
路の第１の例の回路図である。
【図３】同じく第２の従来例の回路図である。
１ マイクロ波増幅器 ２ ＣＰＵ ３ メモリ １１，１２，１３ 電流電圧変換回路 ２０ スイッチ ３０ Ａ／Ｄ変換器 ４０ 比較器 ５０ 演算回路 ６０ 制御回路 ７１，７２，７３ Ｄ／Ａ変換器 ９０ 通信インタフェース
Claims (2)
- 【請求項１】 マイクロ波増幅用ＦＥＴのドレイン電流
に比例した電圧を出力する電流電圧変換回路と、この電
流電圧変換器が出力した電圧をディジタル値に変換する
Ａ／Ｄ変換器と、このＡ／Ｄ変換器の出力値をドレイン
電流設定値と比較する比較回路と、前記マイクロ波増幅
用ＦＥＴのゲート電圧を発生するＤ／Ａ変換器と、記憶
回路と、バイアス設定動作のとき前記比較回路の比較結
果に基づき前記Ａ／Ｄ変換器の出力値と前記ドレイン電
流設定値とを一致させる値を算出して前記Ｄ／Ａ変換器
へ送出し、かつ、前記記憶回路に書込み通常動作のとき
前記記憶回路から読出した値を前記Ｄ／Ａ変換器に送出
する制御回路と、外部からの前記ドレイン電流設定値を
前記比較回路へ転送し外部からの命令を解読して前記制
御回路の動作を前記バイアス設定動作または前記通常動
作のいずれか一方に切替える通信インタフェース回路と
を備えることを特徴とするマイクロ波増幅用ＦＥＴバイ
アス制御回路。 - 【請求項２】 複数の前記マイクロ波増幅用ＦＥＴのそ
れぞれごとに前記電流電圧変換回路および前記Ｄ／Ａ変
換器を備え、前記制御回路に制御されて前記電流電圧変
換回路の任意の１つが出力した電圧を前記Ａ／Ｄ変換器
へ送出するスイッチを含むことを特徴とする請求項１記
載のマイクロ波増幅用ＦＥＴバイアス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP38891A JP2666570B2 (ja) | 1991-01-08 | 1991-01-08 | マイクロ波増幅用ｆｅｔバイアス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP38891A JP2666570B2 (ja) | 1991-01-08 | 1991-01-08 | マイクロ波増幅用ｆｅｔバイアス制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313905A JPH04313905A (ja) | 1992-11-05 |
| JP2666570B2 true JP2666570B2 (ja) | 1997-10-22 |
Family
ID=11472422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP38891A Expired - Lifetime JP2666570B2 (ja) | 1991-01-08 | 1991-01-08 | マイクロ波増幅用ｆｅｔバイアス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666570B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010074407A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | バイアス制御装置 |
| US8610501B2 (en) * | 2009-11-16 | 2013-12-17 | Covidien Lp | Class resonant-H electrosurgical generators |
| JP5758795B2 (ja) * | 2011-12-22 | 2015-08-05 | ルネサスエレクトロニクス株式会社 | 無線通信装置 |
| JP2015211254A (ja) * | 2014-04-24 | 2015-11-24 | 日本電気株式会社 | 信号増幅装置 |
-
1991
- 1991-01-08 JP JP38891A patent/JP2666570B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04313905A (ja) | 1992-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897730B2 (en) | Method and apparatus for controlling the output power of a power amplifier | |
| JPH01503587A (ja) | エンベロープ増幅手段を備えた高周波増幅装置 | |
| JPH10322144A (ja) | 電力増幅器及びその調整方法 | |
| JP2666570B2 (ja) | マイクロ波増幅用ｆｅｔバイアス制御回路 | |
| JPH09121125A (ja) | 増幅器のバイアス電流制御回路 | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| JPH0578203B2 (ja) | ||
| US6778113B2 (en) | Canceling feedback resister loading effect in a shunt-shunt feedback circuit | |
| JPH0548474A (ja) | 送信電力増幅装置 | |
| US6211730B1 (en) | Pre-amplifier circuit | |
| JPH05267941A (ja) | 高効率型高周波電力増幅器 | |
| KR100821122B1 (ko) | 씨모스형 가변이득 증폭 장치 | |
| JPH0337764B2 (ja) | ||
| JP2836382B2 (ja) | 直流電源 | |
| JP4066411B2 (ja) | 光信号増幅回路 | |
| JPS62261232A (ja) | 送信出力安定化方法 | |
| US10281505B2 (en) | Low-power and compact voltage sensing circuit | |
| JPH0198304A (ja) | 電力増幅回路装置 | |
| JPH06244645A (ja) | 増幅回路 | |
| JPH06224672A (ja) | 電力増幅器 | |
| JP3717607B2 (ja) | 利得可変増幅装置 | |
| JP3261590B2 (ja) | アナログ信号入力装置 | |
| JPH0514203A (ja) | デイジタル−アナログ変換回路 | |
| JPH11205058A (ja) | 出力補償回路 | |
| JPS62102613A (ja) | 温度補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |