JPH11205058A - 出力補償回路 - Google Patents
出力補償回路Info
- Publication number
- JPH11205058A JPH11205058A JP786298A JP786298A JPH11205058A JP H11205058 A JPH11205058 A JP H11205058A JP 786298 A JP786298 A JP 786298A JP 786298 A JP786298 A JP 786298A JP H11205058 A JPH11205058 A JP H11205058A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- output power
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＲＦ出力電力をノイズに対して誤動作せずに
安定に制御できる出力補償回路を得る。 【解決手段】 ＲＦ出力電力検波回路および基準電圧の
出力電圧をそれぞれＡ／Ｄ変換し、これらの値をデジタ
ル値にて比較回路６で比較し、比較した結果をＤ／Ａ変
換して、基準電圧８に相当したＲＦ出力電力になるよう
にＲＦ素子１を制御する。比較回路６での比較信号をそ
れぞれデジタル化することにより、回路自身がノイズに
対して強くなることに加え、信号に重畳してくるＡＣノ
イズを、デジタル回路のサンプリング周波数により設定
されるタイミングにより、入力信号を一定時間固定でき
るラッチ回路により簡単に除去でき、希望のサンプリン
グ周波数によりＲＦ出力電力を安定させることができ
る。
安定に制御できる出力補償回路を得る。 【解決手段】 ＲＦ出力電力検波回路および基準電圧の
出力電圧をそれぞれＡ／Ｄ変換し、これらの値をデジタ
ル値にて比較回路６で比較し、比較した結果をＤ／Ａ変
換して、基準電圧８に相当したＲＦ出力電力になるよう
にＲＦ素子１を制御する。比較回路６での比較信号をそ
れぞれデジタル化することにより、回路自身がノイズに
対して強くなることに加え、信号に重畳してくるＡＣノ
イズを、デジタル回路のサンプリング周波数により設定
されるタイミングにより、入力信号を一定時間固定でき
るラッチ回路により簡単に除去でき、希望のサンプリン
グ周波数によりＲＦ出力電力を安定させることができ
る。
Description
【０００１】
【発明の属する技術分野】この発明は例えば人工衛星搭
載用固定電力増幅器（Ｓｏｌｉｄ ＳｔａｔｅＰｏｗｅ
ｒ Ａｍｐｌｉｆｉｅｒ：ＳＳＰＡ）のＲＦ出力電力補
償回路の改良に関するものである。
載用固定電力増幅器（Ｓｏｌｉｄ ＳｔａｔｅＰｏｗｅ
ｒ Ａｍｐｌｉｆｉｅｒ：ＳＳＰＡ）のＲＦ出力電力補
償回路の改良に関するものである。
【０００２】
【従来の技術】図４は従来の出力補償回路を示す図であ
り、図において１は入力されるＲＦ信号を増幅し出力す
るＲＦ素子（アンプ）、２はＲＦ素子１により増幅され
たＲＦ出力電力を検波し適切なアナログ電圧に変換する
ためのＲＦ出力電力検波回路、８は希望のＲＦ出力電力
に相当したアナログ電圧を発生するための基準電圧回
路、１１はＲＦ出力電力検波回路２と基準電圧回路８の
各電圧を比較することにより、ＲＦ出力電力検波回路２
の電圧が基準電圧回路８と同じ電圧になるようにＲＦ素
子１のゲート電圧を制御するための比較回路である。
り、図において１は入力されるＲＦ信号を増幅し出力す
るＲＦ素子（アンプ）、２はＲＦ素子１により増幅され
たＲＦ出力電力を検波し適切なアナログ電圧に変換する
ためのＲＦ出力電力検波回路、８は希望のＲＦ出力電力
に相当したアナログ電圧を発生するための基準電圧回
路、１１はＲＦ出力電力検波回路２と基準電圧回路８の
各電圧を比較することにより、ＲＦ出力電力検波回路２
の電圧が基準電圧回路８と同じ電圧になるようにＲＦ素
子１のゲート電圧を制御するための比較回路である。
【０００３】次に動作について説明する。ＲＦ素子１に
より増幅されたＲＦ信号の電力値は、ＲＦ出力電力検波
回路２により検波される。ＲＦ電力の検波は通常ダイオ
ードで行われ、アナログ電圧に変換された電圧値を、オ
ペアンプにて比較回路１１の入力に適切な値まで増幅す
る。一方、ＲＦ出力電力検波回路２からのアナログ電圧
と比較される基準電圧８は、リファレンスダイオードそ
の他の基準電圧源と分割抵抗等で構成される。このアナ
ログ電圧値は、要求されるＲＦ出力電力に対応したＲＦ
出力電力検波回路２からのアナログ電圧を事前に取得し
ておき、分割抵抗等により調整される。比較回路１１は
コンパレータ等で構成され、ＲＦ出力電力検波回路２か
らの電圧と基準電圧８からの電圧を比較して、ＲＦ出力
電力が大きい場合には、ＲＦ素子１のゲート電圧を深く
（絶対値を大きくする）してＲＦ素子１の利得を下げる
ことにより、ＲＦ出力電力を下げるように帰還をかけ
る。また逆にＲＦ出力電力が小さい場合には、ＲＦ素子
１のゲート電圧を浅く（絶対値を小さくする）してＲＦ
素子１の利得を上げることにより、ＲＦ出力電力を上げ
るように帰還をかける。これにより、基準電圧８の相応
したＲＦ出力電力になるようにＲＦ出力が補償される。
より増幅されたＲＦ信号の電力値は、ＲＦ出力電力検波
回路２により検波される。ＲＦ電力の検波は通常ダイオ
ードで行われ、アナログ電圧に変換された電圧値を、オ
ペアンプにて比較回路１１の入力に適切な値まで増幅す
る。一方、ＲＦ出力電力検波回路２からのアナログ電圧
と比較される基準電圧８は、リファレンスダイオードそ
の他の基準電圧源と分割抵抗等で構成される。このアナ
ログ電圧値は、要求されるＲＦ出力電力に対応したＲＦ
出力電力検波回路２からのアナログ電圧を事前に取得し
ておき、分割抵抗等により調整される。比較回路１１は
コンパレータ等で構成され、ＲＦ出力電力検波回路２か
らの電圧と基準電圧８からの電圧を比較して、ＲＦ出力
電力が大きい場合には、ＲＦ素子１のゲート電圧を深く
（絶対値を大きくする）してＲＦ素子１の利得を下げる
ことにより、ＲＦ出力電力を下げるように帰還をかけ
る。また逆にＲＦ出力電力が小さい場合には、ＲＦ素子
１のゲート電圧を浅く（絶対値を小さくする）してＲＦ
素子１の利得を上げることにより、ＲＦ出力電力を上げ
るように帰還をかける。これにより、基準電圧８の相応
したＲＦ出力電力になるようにＲＦ出力が補償される。
【０００４】
【発明が解決しようとする課題】上記のような従来の出
力補償回路では、ＲＦ出力電力検波回路２からの電圧が
アナログ電圧であり、ＲＦ出力信号に重畳したＡＣノイ
ズに対応して変動するため、比較回路１１からのＲＦ素
子１のゲート電圧がこれに対応して変動し、ＲＦ出力電
力を不安定にしていた。ＲＦ出力電力に対してノイズも
含めて忠実に比較して制御するという意味においてはあ
る意味では利点ではあるが、ある特定の周波数ノイズを
カットしたい場合や、希望の周期にてＲＦ出力電力を検
波して安定した検波電圧を比較回路１１に送り、ＲＦ出
力電力を安定させたい場合には、従来の回路では実現不
可能であった。また基準電圧についてもアナログでの１
電圧値のみであるために、複数の任意のＲＦ出力電力の
設定についても、外部からのコマンドによる設定など、
従来の回路では実現不可能であった。
力補償回路では、ＲＦ出力電力検波回路２からの電圧が
アナログ電圧であり、ＲＦ出力信号に重畳したＡＣノイ
ズに対応して変動するため、比較回路１１からのＲＦ素
子１のゲート電圧がこれに対応して変動し、ＲＦ出力電
力を不安定にしていた。ＲＦ出力電力に対してノイズも
含めて忠実に比較して制御するという意味においてはあ
る意味では利点ではあるが、ある特定の周波数ノイズを
カットしたい場合や、希望の周期にてＲＦ出力電力を検
波して安定した検波電圧を比較回路１１に送り、ＲＦ出
力電力を安定させたい場合には、従来の回路では実現不
可能であった。また基準電圧についてもアナログでの１
電圧値のみであるために、複数の任意のＲＦ出力電力の
設定についても、外部からのコマンドによる設定など、
従来の回路では実現不可能であった。
【０００５】この発明はかかる問題を解決するためにな
されたものであり、ＲＦ出力電力をノイズに対して誤動
作せずに安定に制御し、また外部コマンドにより複数の
任意のＲＦ出力電力の設定を可能とした機能を得ること
を目的としている。
されたものであり、ＲＦ出力電力をノイズに対して誤動
作せずに安定に制御し、また外部コマンドにより複数の
任意のＲＦ出力電力の設定を可能とした機能を得ること
を目的としている。
【０００６】
【課題を解決するための手段】第１の発明による出力補
償回路は、ＲＦ出力電力検波回路および基準電圧の出力
電圧をそれぞれＡ／Ｄ変換し、これらの値をデジタル値
にて比較回路で比較し、比較した結果をＤ／Ａ変換し
て、基準電圧に相当したＲＦ出力電力になるようにＲＦ
素子を制御するように構成したものである。
償回路は、ＲＦ出力電力検波回路および基準電圧の出力
電圧をそれぞれＡ／Ｄ変換し、これらの値をデジタル値
にて比較回路で比較し、比較した結果をＤ／Ａ変換し
て、基準電圧に相当したＲＦ出力電力になるようにＲＦ
素子を制御するように構成したものである。
【０００７】また、第２の発明による出力補償回路は、
Ａ／Ｄ変換したＲＦ出力電力検波回路の出力電圧と、Ｒ
ＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）からのデジ
タル値を比較回路で比較し、比較した結果をＤ／Ａ変換
して、基準電圧に相当したＲＦ出力電力になるようにＲ
Ｆ素子を制御するように構成したものである。
Ａ／Ｄ変換したＲＦ出力電力検波回路の出力電圧と、Ｒ
ＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）からのデジ
タル値を比較回路で比較し、比較した結果をＤ／Ａ変換
して、基準電圧に相当したＲＦ出力電力になるようにＲ
Ｆ素子を制御するように構成したものである。
【０００８】さらに、第３の発明による出力補償回路
は、Ａ／Ｄ変換したＲＦ出力電力検波回路の出力電圧
と、ＲＯＭからのデジタル値を比較回路で比較し、比較
した結果をＤ／Ａ変換して、基準電圧に相当したＲＦ出
力電力になるようにＲＦ素子を制御することに加え、Ｒ
ＯＭに複数のデータを書き込み、これを外部コマンドに
て選択することにより、複数の任意のＲＦ出力電力が得
られるようにＲＦ素子を制御するように構成したもので
ある。
は、Ａ／Ｄ変換したＲＦ出力電力検波回路の出力電圧
と、ＲＯＭからのデジタル値を比較回路で比較し、比較
した結果をＤ／Ａ変換して、基準電圧に相当したＲＦ出
力電力になるようにＲＦ素子を制御することに加え、Ｒ
ＯＭに複数のデータを書き込み、これを外部コマンドに
て選択することにより、複数の任意のＲＦ出力電力が得
られるようにＲＦ素子を制御するように構成したもので
ある。
【０００９】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１に係る出力補償回路の図について説明す
る。図１はこの発明による出力補償回路の等価回路図で
ある。１はＲＦ素子、２はＲＦ出力電力検波回路、３は
Ｄ／Ａコンバータ、４および７はＡ／Ｄコンバータ、５
はラッチ回路、６は比較回路、８は基準電圧である。
実施の形態１に係る出力補償回路の図について説明す
る。図１はこの発明による出力補償回路の等価回路図で
ある。１はＲＦ素子、２はＲＦ出力電力検波回路、３は
Ｄ／Ａコンバータ、４および７はＡ／Ｄコンバータ、５
はラッチ回路、６は比較回路、８は基準電圧である。
【００１０】次に、動作について説明する。ＲＦ素子１
により増幅されたＲＦ信号の電力値は、ＲＦ出力電力検
波回路２より検波される。ＲＦ電力の検波は通常ダイオ
ードで行われ、アナログ電圧に変換された電圧値を、オ
ペアンプにてＡ／Ｄコンバータ４の入力に適切な値まで
増幅する。一方、Ａ／Ｄコンバータ４からのデジタルデ
ータと比較される基準電圧８は、リファレンスダイオー
ドその他の基準電圧源と分割抵抗等で構成される。この
アナログ電圧値は、要求されるＲＦ出力電力に対応した
ＲＦ出力電力検波回路２からのアナログ電圧を事前に取
得しておき、分割抵抗等により調整され、Ａ／Ｄコンバ
ータ７によりデジタルデータに変換される。比較回路６
はＡ／Ｄコンバータ４および７からのデジタルデータを
比較して、ＲＦ出力電力が大きい場合には、Ｄ／Ａコン
バータ３により変換されたＲＦ素子１のゲート電圧を深
く（絶対値を大きくする）してＲＦ素子１の利得を下げ
ることにより、ＲＦ出力電力を下げるように帰還をかけ
る。また逆にＲＦ出力電力が小さい場合には、ＲＦ素子
１のゲート電圧を浅く（絶対値を小さくする）してＲＦ
素子１の利得を上げることにより、ＲＦ出力電力を上げ
るように帰還をかける。これにより、基準電圧８の相応
したＲＦ出力電力になるようにＲＦ出力が補償される。
比較回路６での比較信号をそれぞれデジタル化すること
により、回路自身がノイズに対して強くなることに加
え、従来のアナログ電圧での比較方法と比較して、信号
に重畳してくるＡＣノイズを、デジタル回路のサンプリ
ング周波数により設定されるタイミングにより、入力信
号を一定時間固定できるラッチ回路により簡単に除去で
き、希望のサンプリング周波数によりＲＦ出力電力を安
定させることができる利点がある。
により増幅されたＲＦ信号の電力値は、ＲＦ出力電力検
波回路２より検波される。ＲＦ電力の検波は通常ダイオ
ードで行われ、アナログ電圧に変換された電圧値を、オ
ペアンプにてＡ／Ｄコンバータ４の入力に適切な値まで
増幅する。一方、Ａ／Ｄコンバータ４からのデジタルデ
ータと比較される基準電圧８は、リファレンスダイオー
ドその他の基準電圧源と分割抵抗等で構成される。この
アナログ電圧値は、要求されるＲＦ出力電力に対応した
ＲＦ出力電力検波回路２からのアナログ電圧を事前に取
得しておき、分割抵抗等により調整され、Ａ／Ｄコンバ
ータ７によりデジタルデータに変換される。比較回路６
はＡ／Ｄコンバータ４および７からのデジタルデータを
比較して、ＲＦ出力電力が大きい場合には、Ｄ／Ａコン
バータ３により変換されたＲＦ素子１のゲート電圧を深
く（絶対値を大きくする）してＲＦ素子１の利得を下げ
ることにより、ＲＦ出力電力を下げるように帰還をかけ
る。また逆にＲＦ出力電力が小さい場合には、ＲＦ素子
１のゲート電圧を浅く（絶対値を小さくする）してＲＦ
素子１の利得を上げることにより、ＲＦ出力電力を上げ
るように帰還をかける。これにより、基準電圧８の相応
したＲＦ出力電力になるようにＲＦ出力が補償される。
比較回路６での比較信号をそれぞれデジタル化すること
により、回路自身がノイズに対して強くなることに加
え、従来のアナログ電圧での比較方法と比較して、信号
に重畳してくるＡＣノイズを、デジタル回路のサンプリ
ング周波数により設定されるタイミングにより、入力信
号を一定時間固定できるラッチ回路により簡単に除去で
き、希望のサンプリング周波数によりＲＦ出力電力を安
定させることができる利点がある。
【００１１】実施の形態２．以下、この発明の実施の形
態２に係る出力補償回路の図について説明する。図２は
この発明による出力補償回路の等価回路図である。実施
の形態１に示した回路において、Ａ／Ｄコンバータ７、
基準電圧８を、９のラッチ回路、１０のＲＯＭに置き換
えた構成になっている。
態２に係る出力補償回路の図について説明する。図２は
この発明による出力補償回路の等価回路図である。実施
の形態１に示した回路において、Ａ／Ｄコンバータ７、
基準電圧８を、９のラッチ回路、１０のＲＯＭに置き換
えた構成になっている。
【００１２】次に、動作について説明する。基本動作に
ついては、実施の形態１と同一であるが、希望のＲＦ出
力電力を得るための基準電圧８の代わりに、ＲＯＭ１０
に、基準電圧８をＡ／Ｄコンバータ７で変換したデジタ
ルデータに相当したデータを格納し、このデータをＡ／
Ｄコンバータ４、ラッチ回路５と同一のタイミングでラ
ッチ回路９を通して、比較回路６に送り込むことによっ
て、ＲＦ出力を補償する。この実施の形態２の特徴とし
ては、ＲＯＭに簡単に希望のデータを書き込めるので、
実施の形態１での基準電圧８の分割抵抗による、細かい
時間のかかる電圧設定作業が省ける。
ついては、実施の形態１と同一であるが、希望のＲＦ出
力電力を得るための基準電圧８の代わりに、ＲＯＭ１０
に、基準電圧８をＡ／Ｄコンバータ７で変換したデジタ
ルデータに相当したデータを格納し、このデータをＡ／
Ｄコンバータ４、ラッチ回路５と同一のタイミングでラ
ッチ回路９を通して、比較回路６に送り込むことによっ
て、ＲＦ出力を補償する。この実施の形態２の特徴とし
ては、ＲＯＭに簡単に希望のデータを書き込めるので、
実施の形態１での基準電圧８の分割抵抗による、細かい
時間のかかる電圧設定作業が省ける。
【００１３】実施の形態３．以下、この発明の実施の形
態３に係る出力補償回路の図について説明する。図３は
この発明による出力補償回路の等価回路図である。実施
の形態２に示した回路と同一であるが、ＲＯＭ１０に複
数のデータを書き込んでおき、それぞれのデータに対応
したＲＯＭ制御アドレスデータを外部コマンドにより設
定できる構成となっている。
態３に係る出力補償回路の図について説明する。図３は
この発明による出力補償回路の等価回路図である。実施
の形態２に示した回路と同一であるが、ＲＯＭ１０に複
数のデータを書き込んでおき、それぞれのデータに対応
したＲＯＭ制御アドレスデータを外部コマンドにより設
定できる構成となっている。
【００１４】次に、動作について説明する。基本動作に
ついては、実施の形態２と同一であるが、ＲＯＭ１０に
複数のデータを書き込んでおき、それぞれのデータに対
応したＲＯＭ制御アドレスデータを外部コマンドにより
設定し、任意のＲＦ出力電力に補償することができる。
この実施の形態３の特徴としては、実施の形態２の特徴
に加えて、複数のＲＯＭデータを書き込んでおき、これ
を外部コマンドにより希望とする値に設定することが出
来るために、必要最低限のＲＦ出力電力を選択すること
ができ、ＳＳＰＡ自身のＤＣ消費電力を低減することが
できる。
ついては、実施の形態２と同一であるが、ＲＯＭ１０に
複数のデータを書き込んでおき、それぞれのデータに対
応したＲＯＭ制御アドレスデータを外部コマンドにより
設定し、任意のＲＦ出力電力に補償することができる。
この実施の形態３の特徴としては、実施の形態２の特徴
に加えて、複数のＲＯＭデータを書き込んでおき、これ
を外部コマンドにより希望とする値に設定することが出
来るために、必要最低限のＲＦ出力電力を選択すること
ができ、ＳＳＰＡ自身のＤＣ消費電力を低減することが
できる。
【００１５】
【発明の効果】第１の発明によれば、出力補償の制御自
身をデジタル化したことにより、ある特定の周波数ノイ
ズをカットしたり、ノイズと独立した希望の周期にてＲ
Ｆ出力電力を検波して安定したＲＦ出力電力を得ること
が出来る。
身をデジタル化したことにより、ある特定の周波数ノイ
ズをカットしたり、ノイズと独立した希望の周期にてＲ
Ｆ出力電力を検波して安定したＲＦ出力電力を得ること
が出来る。
【００１６】また、第２の発明によれば、実施の形態１
の効果に加えて、ＲＯＭに簡単に希望のデータを書き込
めるので、実施の形態１での基準電圧８の分割抵抗によ
る、細かい時間のかかる電圧設定作業が省け、最適なＲ
Ｆ出力電力に補償することが出来る。
の効果に加えて、ＲＯＭに簡単に希望のデータを書き込
めるので、実施の形態１での基準電圧８の分割抵抗によ
る、細かい時間のかかる電圧設定作業が省け、最適なＲ
Ｆ出力電力に補償することが出来る。
【００１７】さらに、第３の発明によれば、実施の形態
２の効果に加えて、ＲＯＭに複数のデータを書き込んで
おき、それぞれのデータに対応したＲＯＭ制御アドレス
データを外部コマンドにより設定し、任意のＲＦ出力電
力に補償することが出来るため、必要最低限のＲＦ出力
電力を選択することができ、ＳＳＰＡ自身のＤＣ消費電
力を低減することができる。これによりＳＳＰＡ自身の
高効率化が図れ、人工衛星搭載用機器のように使用でき
る電力が限られ、電子機器の高効率、低熱消散が要求さ
れるような機器に対し効果がある。
２の効果に加えて、ＲＯＭに複数のデータを書き込んで
おき、それぞれのデータに対応したＲＯＭ制御アドレス
データを外部コマンドにより設定し、任意のＲＦ出力電
力に補償することが出来るため、必要最低限のＲＦ出力
電力を選択することができ、ＳＳＰＡ自身のＤＣ消費電
力を低減することができる。これによりＳＳＰＡ自身の
高効率化が図れ、人工衛星搭載用機器のように使用でき
る電力が限られ、電子機器の高効率、低熱消散が要求さ
れるような機器に対し効果がある。
【図１】 この発明による出力補償回路の実施の形態１
を示す等価回路図である。
を示す等価回路図である。
【図２】 この発明による出力補償回路の実施の形態２
を示す等価回路図である。
を示す等価回路図である。
【図３】 この発明による出力補償回路の実施の形態３
を示す等価回路図である。
を示す等価回路図である。
【図４】 従来の出力補償回路を示す等価回路図であ
る。
る。
１ ＲＦ素子（アンプ）、２ ＲＦ出力電力検波回路、
３ Ｄ／Ａコンバータ、４ Ａ／Ｄコンバータ、５ ラ
ッチ回路、６ 比較回路、７ Ａ／Ｄコンバータ、８
基準電圧、９ ラッチ回路、１０ ＲＯＭ、１１ 比較
回路。
３ Ｄ／Ａコンバータ、４ Ａ／Ｄコンバータ、５ ラ
ッチ回路、６ 比較回路、７ Ａ／Ｄコンバータ、８
基準電圧、９ ラッチ回路、１０ ＲＯＭ、１１ 比較
回路。
Claims (3)
- 【請求項１】 ＲＦ素子で増幅された出力を検波するた
めのＲＦ出力電力検波回路と、このＲＦ出力電力検波回
路からのアナログ検波電圧をデジタル検波信号に変換す
るための第１のＡ／Ｄコンバータと、上記第１のＡ／Ｄ
コンバータ出力信号を一定時間固定するためのラッチ回
路と、アナログ基準電圧をデジタル信号に変換するため
の第２のＡ／Ｄコンバータと、上記ラッチ回路と第２の
Ａ／Ｄコンバータからの信号を比較するための比較回路
と、上記比較回路からのデジタル信号をアナログ電圧に
変換し、そのアナログ電圧を上記ＲＦ素子のゲート制御
電圧用とするＤ／Ａコンバータとを具備したことを特徴
とする出力補償回路。 - 【請求項２】 ＲＦ素子で増幅された出力を検波するた
めのＲＦ出力電力検波回路と、このＲＦ出力電力検波回
路からのアナログ検波電圧をデジタル検波信号に変換す
るためのＡ／Ｄコンバータと、上記Ａ／Ｄコンバータ出
力信号を一定時間固定するための第１のラッチ回路と、
デジタル化した基準信号を出力するＲＯＭ（Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）と、上記ＲＯＭ出力信号を一
定時間固定するための第２のラッチ回路と、上記第１の
ラッチ回路と第２のラッチ回路からの信号を比較するた
めの比較回路と、上記比較回路からのデジタル信号をア
ナログ電圧に変換し、そのアナログ電圧を上記ＲＦ素子
のゲート制御電圧用とするＤ／Ａコンバータとを具備し
たことを特徴とする出力補償回路。 - 【請求項３】 ＲＦ素子で増幅された出力を検波するた
めのＲＦ出力電力検波回路と、このＲＦ出力電力検波回
路からのアナログ検波電圧をデジタル検波信号に変換す
るためのＡ／Ｄコンバータと、上記Ａ／Ｄコンバータ出
力信号を一定時間固定するための第１のラッチ回路と、
希望する複数のＲＦ出力電力に相応したデジタル基準信
号を有し、外部コマンドにより選択された基準信号を出
力するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）
と、上記ＲＯＭ出力信号を一定時間固定するための第２
のラッチ回路と、上記第１のラッチ回路と第２のラッチ
回路からの信号を比較するための比較回路と、上記比較
回路からのデジタル信号をアナログ電圧に変換し、その
アナログ電圧を上記ＲＦ素子のゲート制御電圧用とする
Ｄ／Ａコンバータとを具備したことを特徴とする出力補
償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP786298A JPH11205058A (ja) | 1998-01-19 | 1998-01-19 | 出力補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP786298A JPH11205058A (ja) | 1998-01-19 | 1998-01-19 | 出力補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11205058A true JPH11205058A (ja) | 1999-07-30 |
Family
ID=11677469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP786298A Pending JPH11205058A (ja) | 1998-01-19 | 1998-01-19 | 出力補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11205058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002041157A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 電圧調整装置 |
-
1998
- 1998-01-19 JP JP786298A patent/JPH11205058A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002041157A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 電圧調整装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102454811B1 (ko) | 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치 | |
| JP4285506B2 (ja) | オートゲインコントロール回路 | |
| KR101012962B1 (ko) | 자동 이득 제어 회로 | |
| KR940020366A (ko) | 디지탈 서보 회로 | |
| US20060145899A1 (en) | Programmable error amplifier for sensing voltage error in the feedback path of digitially programmable voltage sources | |
| JP2002111397A (ja) | 歪補償装置及び歪補償方法 | |
| US20050093616A1 (en) | Voltage reference generator with negative feedback | |
| US20060181346A1 (en) | Constant frequency self-oscillating amplifier | |
| JP2004194334A (ja) | Ｐｄｍｄ級増幅器の線形化 | |
| US5334979A (en) | Power controller | |
| JP2000505605A (ja) | オンチップ波形整形を簡単にするためのデジタルアナログ変換器および動的カレントミラー構造 | |
| CN101911495A (zh) | 振荡频率控制电路、直流-直流转换器和半导体器件 | |
| KR20020069843A (ko) | 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법 | |
| JP3130727B2 (ja) | パワーアンプ | |
| US8081774B2 (en) | Circuit for eliminating pop sounds at power on and off by a moderate waveform | |
| JPH11205058A (ja) | 出力補償回路 | |
| JP3042473B2 (ja) | クロックバッファ回路 | |
| US5361048A (en) | Pulse width modulator having a duty cycle proportional to the amplitude of an input signal from a differential transducer amplifier | |
| JP2007159020A (ja) | 電流電圧変換回路 | |
| JPH0661750A (ja) | 高周波増幅装置 | |
| US6483371B1 (en) | Universal temperature compensation application specific integrated circuit | |
| JPH1070424A (ja) | 利得制御増幅器及び該増幅器を用いるカメラ | |
| JPH0595287A (ja) | 減算回路および減算回路を備えるａ／ｄコンバータ | |
| US6320525B1 (en) | Analog-to-digital level error automatic calibration circuit | |
| JP3138679B2 (ja) | 検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060309 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060620 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20061017 Free format text: JAPANESE INTERMEDIATE CODE: A02 |