JP5758795B2 - 無線通信装置 - Google Patents
無線通信装置 Download PDFInfo
- Publication number
- JP5758795B2 JP5758795B2 JP2011281659A JP2011281659A JP5758795B2 JP 5758795 B2 JP5758795 B2 JP 5758795B2 JP 2011281659 A JP2011281659 A JP 2011281659A JP 2011281659 A JP2011281659 A JP 2011281659A JP 5758795 B2 JP5758795 B2 JP 5758795B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- bias
- circuit
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
- H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
- H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
《無線通信装置の主要部の概要》
図1は、本発明の実施の形態1による無線通信装置において、その主要部の概略構成例を示すブロック図である。図1に示す無線通信装置は、ベースバンドの処理を行うベースバンドユニットBBUと、高周波帯の処理を行う高周波システム部RFSYSを備えている。高周波システム部RFSYSは、バイアス制御部BSCTLと電力増幅部HPABKを備える。HPABKは、バイアス設定用電圧Vbに応じたバイアスを生成し、高周波電力増幅器HPAに供給するバイアス生成回路BSGENと、当該バイアスを動作点として入力電力信号Pinを電力増幅し、出力電力信号Poutを出力するHPAと、当該バイアスのレベルを検出するバイアス検出回路SENSを備える。
図2は、図1の無線通信装置において、そのバイアス生成回路および高周波電力増幅器の詳細な構成例を示す回路図である。例えば、W−CDMA(Wideband Code Division Multiple Access)用やLTE(Long Term Evolution)用等の無線通信装置では、図2に示すような回路が用いられる場合がある。図2において、高周波電力増幅器HPAは、エミッタ接地となる電力増幅用のバイポーラトランジスタQoutと、エミッタフォロワとなるバイアス用のバイポーラトランジスタQbsと、QbsのエミッタとQoutのベースの間に設けられる抵抗R1と、入力電力信号PinをQoutのベースに結合する結合容量Cin等を備えている。Qoutは、例えばHBT(Heterojunction Bipolar Transistor)等である。抵抗R1は、Pinがバイアス生成回路BSGEN側に漏洩するような事態を防止する機能等を担っている。
図3は、図1および図2の無線通信装置において、そのバイアス検出回路の詳細な構成例を示す回路図である。図3に示すバイアス検出回路SENSは、一端がバイアス生成回路BSGENにおけるダイオードDb1のカソード(Db2のアノード)に結合され、他端が誤差増幅器EAbの2入力の一方に結合されるスイッチSWbと、当該EAbの2入力の一方と接地電源電圧GNDの間に結合される抵抗Rsmdを備える。Rsmdは、高精度な抵抗素子であることが望ましく、この観点でここでは半導体チップの外部部品となるSMD(Surface Mount Device)を用いている。
図4は、図1の無線通信装置において、バイアス設定用電圧と送信電力レベルとの関係例を示す説明図である。図5(a)および図5(b)は、図1および図4の無線通信装置において、バイアスにばらつきが存在する場合に補正が行われる様子を示すものであり、図5(a)はバイアス生成回路内に素子ばらつきがある場合の説明図、図5(b)はバイアス設定用電圧にばらつきがある場合の説明図である。例えば、図4に示すように、バイアス設定用電圧Vbと出力電力信号Poutにおける送信電力レベルとの関係は、理想的には線形な関係であるものとする。
図6は、図1の無線通信装置において、その製造工程の主要部の処理内容の一例を示すフロー図である。図6においては、まず、図示しない前工程プロセスにおいて、半導体ウエハ上に図1のバイアス制御部BSCTLや電力増幅部HPABKが形成される。特に限定はされないが、BSCTLとHPABKは、それぞれ異なる半導体ウエハ上に形成される。その後、当該半導体ウエハは、ダイシング工程等を経て各半導体チップに分断される。次いで、図6のS11において、当該半導体チップ(BSCTL,HPABK)がモジュール配線基板(代表的にはセラミック配線基板)上に実装されたのち、S12において、バイアスの補正処理が行われる。
《無線通信装置の主要部の概要(変形例[1])》
図7は、本発明の実施の形態2による無線通信装置において、その主要部の概略構成例を示すブロック図である。図7に示す無線通信装置は、図1の構成例と比較して、高周波電力増幅器HPAが縦続接続された2段構成の回路を備える点と、これに応じて2個のバイアス検出回路SENS[1],SENS[2]が備わった点と、ディジタル・アナログ変換回路DACから2種類のバイアス設定用電圧Vb[1],Vb[2]が出力される点が異なっている。DACに対しては、当該Vb[1],Vb[2]にそれぞれ対応して、バイアス指示コードVBCDとして2種類のコードが入力される。HPAは、入力電力信号Pinが入力されるドライバ回路DRVと、その後段に配置され、出力電力信号Poutを出力する電力増幅回路PAを備える。バイアス生成回路BSGENは、Vb[1]に応じてDRVにバイアスを供給し、Vb[2]に応じてPAにバイアスを供給する。SENS[1]はDRVのバイアスを検出し、SENS[2]はPAのバイアスを検出する。
図8は、図7の無線通信装置において、そのバイアス検出回路周りの詳細な構成例を示す回路図である。図8の構成例は、前述した図3の構成例を拡張したものとなっており、図8のバイアス生成回路BSGENは、それぞれが図3に示した回路を持つ2組のバイアス生成回路BSGEN[1],BSGEN[2]を備える。BSGEN[1]は、バイアス設定用電圧Vb[1]を受けて動作し、BSGEN[2]は、バイアス設定用電圧Vb[2]を受けて動作する。図8のバイアス検出回路SENSは、図3で述べた抵抗Rsmdの一端(外部端子PNr)に2個のスイッチSWb[1],SWb[2]の一端が共通に接続された構成を備えている。SWb[1]の他端は、バイアス制御部BSCTLの外部端子PNi[1]およびBSGEN[1]の外部端子PNo[1]を介して前述したダイオードの一端に結合され、SWb[2]の他端は、BSCTLの外部端子PNi[2]およびBSGEN[2]の外部端子PNo[2]を介して前述したダイオードの一端に結合される。
《無線通信装置の主要部の概要(変形例[2])》
図10は、本発明の実施の形態3による無線通信装置において、その主要部の概略構成例を示すブロック図である。図10に示す無線通信装置は、コア用電力増幅部HPABK_CRと、追加用電力増幅部HPABK_AD1,HPABK_AD2を備えている。各電力増幅部は、それぞれ異なる半導体チップによって実現され、同一のシステム配線基板(代表的にはセラミック基板)上に実装される。コア用電力増幅部は、例えば、GSM(登録商標)(Global System for Mobile Communications)(所謂2G)、W−CDMA(所謂3G)、LTEといった複数の通信方式(マルチモード)、複数の周波数帯(マルチバンド)の中で、世界的に使用されることが多い通信方式および周波数帯の高周波電力増幅器を纏めたものである。一方、追加用電力増幅部は、コア用電力増幅部以外の通信方式および周波数帯に対応する高周波電力増幅器を含み、例えば、地域毎に異なる周波数帯に対応するために設けられるものである。
《無線通信装置の主要部の概要(変形例[3])》
図11は、本発明の実施の形態4による無線通信装置において、その主要部の概略構成例を示すブロック図である。図11に示す無線通信装置は、図1の構成例と比較して、図1の電力増幅部HPABKが図11の高周波電力増幅器モジュールHPAMDで実現され、図1のバイアス制御部BSCTLが図11の高周波信号処理装置RFICで実現されたものとなっている。HPAMDは、一つのモジュール配線基板で実現され、高周波電力増幅器HPA、バイアス生成回路BSGEN、およびバイアス検出回路SENSが形成された半導体チップのほかに、HPAの出力経路に、図示しない各種部品が当該モジュール配線基板上に実装されたものとなっている。各種部品は、代表的には、出力整合回路や、HPAの送信電力レベルを検出する方向性結合器(カプラ)や、送信信号と受信信号を周波数帯で分離するディプレクサ等に該当する。
《無線通信装置の主要部の概要(変形例[4])》
図12は、本発明の実施の形態5による無線通信装置において、その主要部の概略構成例を示すブロック図である。図12に示す無線通信装置は、図7の構成例と比較して、電力増幅部HPABK内に方向性結合器(カプラ)CPLおよび電力検出回路PDETCが追加され、バイアス制御部BSCTL内に選択スイッチSWS1、誤差増幅器EAapc、およびバイアス補正回路BCCが追加された構成となっている。CPLは電力増幅回路PAの出力電力を検波し、PDETCは、CPLによって検波された出力電力の大きさを検出し、その大きさに比例する電圧値を持つ検出電圧信号VDETを出力する。
《無線通信装置の主要部の概要(変形例[5])》
図13は、本発明の実施の形態6による無線通信装置において、その主要部の概略構成例を示すブロック図である。図13に示す無線通信装置は、図1の構成例と比較して、電力増幅部HPABK内のバイアス検出回路が削除され、その代わりに、バイアス制御部BSCTLにおいて、電流源IBSおよび選択スイッチSWS2が追加された構成となっている。SWS2は、ディジタル・アナログ変換回路DACの出力をバイアス生成回路BSGENに供給するか、電流源IBSからの出力をBSGENに供給するかを選択する。
BBU ベースバンドユニット
BCC バイアス補正回路
BSCTL バイアス制御部
BSGEN バイアス生成回路
C 容量
CALC 計算部
CC 補正回路
CPL 方向性結合器(カプラ)
D ダイオード
DAC ディジタル・アナログ変換回路
DRV ドライバ回路
EA 誤差増幅器
HPA 高周波電力増幅器
HPABK 電力増幅部
HPAMD 高周波電力増幅器モジュール
IBS 電流源
Iq バイアス電流
IQMOD 直交変調器/直交復調器
LNA ロウノイズアンプ回路
LOG 制御論理回路
MEM 記憶部
MIX ミキサ回路
PA 電力増幅回路
PDETC 電力検出回路
PLL フェーズロックドループ回路
PN 外部端子
Pin 入力電力信号
Pout 出力電力信号
Q トランジスタ
R 抵抗
REQ 補正値要求信号
RFIC 高周波信号処理装置
RFSYS 高周波システム部
ROM 不揮発性メモリ
SEL 選択回路
SENS バイアス検出回路
SSEN バイアス検出サブ回路
SW スイッチ
SWS 選択スイッチ
VBCD バイアス指示コード
VDET 検出電圧信号
Vb バイアス設定用電圧
Vramp 電力指示信号
Vref 基準電圧
ΔBC ビット補正値
Claims (12)
- 電力増幅用の第1トランジスタと、
第1入力電圧レベルを受け、前記第1入力電圧レベルに応じた第1電流を生成し、前記第1電流に基づくバイアスを前記第1トランジスタの動作点として設定する第1バイアス生成回路と、
第1入力ディジタルコードに第1補正ディジタルコードを反映させたディジタルコードをアナログ変換することで前記第1入力電圧レベルを生成するディジタル・アナログ変換回路と、
前記第1電流を検出し、前記第1電流に比例する電圧値をもつ第1バイアス検出電圧を生成する第1バイアス検出回路と、
前記第1バイアス検出電圧と所定の第1基準電圧との誤差を検出する誤差検出回路と、
前記第1補正ディジタルコードを変動させながら、前記誤差検出回路で検出される誤差を小さくするための前記第1補正ディジタルコードを探索する補正回路と、
補正動作モードおよび通常動作モードとを備え、
前記補正動作モードでは、前記第1入力ディジタルコードとして第1テスト用コードが供給されると共に、前記第1基準電圧として前記第1テスト用コードに対応して予め定められる第1テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第1補正ディジタルコードが保持され、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記第1入力ディジタルコードに前記第1補正ディジタルコードを反映させたディジタルコードをアナログ変換し、
前記ディジタル・アナログ変換回路、前記誤差検出回路、および前記補正回路は、第1半導体チップ上に形成され、
前記第1バイアス検出回路は、前記第1半導体チップの外部素子となる第1抵抗を備え、前記第1電流を前記第1抵抗に流すことで前記第1バイアス検出電圧を生成し、
前記第1バイアス生成回路は、
前記第1入力電圧レベルが印加される第1ノードと、
前記第1ノードに一端が接続される第2抵抗と、
前記第2抵抗の他端と接地電源電圧の間で、前記接地電源電圧側をカソードとして順に直列接続される複数のダイオードとを備え、
前記第1バイアス検出回路は、前記複数のダイオード内で前記接地電源電圧に最も近い第1ダイオードのアノードと、前記第1抵抗の一端との間に結合される第1スイッチを備え、前記補正動作モードの際には前記第1スイッチをオンに駆動することで前記第1抵抗の一端から前記第1バイアス検出電圧を生成し、前記通常動作モードの際には、前記第1スイッチをオフに駆動し、
前記第1抵抗の抵抗値は、前記第1バイアス検出電圧の値が前記第1ダイオードの順方向電圧よりも小さくなるように定められる無線通信装置。 - 請求項1記載の無線通信装置において、
前記第1トランジスタおよび前記第1バイアス生成回路は、第2半導体チップ上に形成され、
前記第1半導体チップ上には、さらに、ベースバンド信号と所定の高周波信号との間の周波数変換を担う周波数変換回路が形成される無線通信装置。 - 電力増幅用の第1トランジスタと、
第1入力電圧レベルを受け、前記第1入力電圧レベルに応じた第1電流を生成し、前記第1電流に基づくバイアスを前記第1トランジスタの動作点として設定する第1バイアス生成回路と、
第1入力ディジタルコードに第1補正ディジタルコードを反映させたディジタルコードをアナログ変換することで前記第1入力電圧レベルを生成するディジタル・アナログ変換回路と、
前記第1電流を検出し、前記第1電流に比例する電圧値をもつ第1バイアス検出電圧を生成する第1バイアス検出回路と、
前記第1バイアス検出電圧と所定の第1基準電圧との誤差を検出する誤差検出回路と、
前記第1補正ディジタルコードを変動させながら、前記誤差検出回路で検出される誤差を小さくするための前記第1補正ディジタルコードを探索する補正回路と、
補正動作モードおよび通常動作モードとを備え、
前記補正動作モードでは、前記第1入力ディジタルコードとして第1テスト用コードが供給されると共に、前記第1基準電圧として前記第1テスト用コードに対応して予め定められる第1テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第1補正ディジタルコードが保持され、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記第1入力ディジタルコードに前記第1補正ディジタルコードを反映させたディジタルコードをアナログ変換し、
前記補正動作モードでは、前記第1入力ディジタルコードとして複数の前記第1テスト用コードが供給されると共に、前記第1基準電圧として前記複数の第1テスト用コードにそれぞれ対応して予め定められる複数の前記第1テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第1入力ディジタルコードと前記第1補正ディジタルコードとの相関テーブルが保持され、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記相関テーブルを参照することで生成したディジタルコードをアナログ変換する無線通信装置。 - 請求項3記載の無線通信装置において、さらに、
前記第1トランジスタの出力電力を検波するカプラと、
前記カプラによって検波された電力を電圧に変換する電力検出回路と、
前記電力検出回路からの出力電圧か前記第1バイアス検出電圧かを選択する選択回路とを備え、
前記誤差検出回路は、前記第1バイアス検出電圧と前記第1基準電圧との誤差に加えて、前記電力検出回路からの出力電圧と所定の電力用基準電圧との誤差を検出する無線通信装置。 - 電力増幅用の第1および第2トランジスタと、
第1入力電圧レベルを受け、前記第1入力電圧レベルに応じた第1電流を生成し、前記第1電流に基づくバイアスを前記第1トランジスタの動作点として設定する第1バイアス生成回路と、
第2入力電圧レベルを受け、前記第2入力電圧レベルに応じた第2電流を生成し、前記第2電流に基づくバイアスを前記第2トランジスタの動作点として設定する第2バイアス生成回路と、
第1入力ディジタルコードに第1補正ディジタルコードを反映させたディジタルコードをアナログ変換することで前記第1入力電圧レベルを生成し、第2入力ディジタルコードに第2補正ディジタルコードを反映させたディジタルコードをアナログ変換することで前記第2入力電圧レベルを生成するディジタル・アナログ変換回路と、
前記第1電流を検出し、前記第1電流に比例する電圧値をもつ第1バイアス検出電圧を生成する第1バイアス検出回路と、
前記第2電流を検出し、前記第2電流に比例する電圧値をもつ第2バイアス検出電圧を生成する第2バイアス検出回路と、
前記第1バイアス検出電圧を比較ノードに結合する第1スイッチと、
前記第2バイアス検出電圧を前記比較ノードに結合する第2スイッチと、
前記第1スイッチがオンの際に前記第1バイアス検出電圧と所定の第1基準電圧との誤差を検出し、前記第2スイッチがオンの際に前記第2バイアス検出電圧と所定の第2基準電圧との誤差を検出する誤差検出回路と、
前記第1補正ディジタルコードを変動させながら、前記誤差検出回路で検出される誤差を小さくするための前記第1補正ディジタルコードを探索し、前記第2補正ディジタルコードを変動させながら、前記誤差検出回路で検出される誤差を小さくするための前記第2補正ディジタルコードを探索する補正回路と、
第1および第2補正動作モードと通常動作モードとを備え、
前記第1補正動作モードでは、前記第1スイッチがオン、前記第2スイッチがオフの状態で、前記第1入力ディジタルコードとして第1テスト用コードが供給されると共に、前記第1基準電圧として前記第1テスト用コードに対応して予め定められる第1テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第1補正ディジタルコードが保持され、
前記第2補正動作モードでは、前記第2スイッチがオン、前記第1スイッチがオフの状態で、前記第2入力ディジタルコードとして第2テスト用コードが供給されると共に、前記第2基準電圧として前記第2テスト用コードに対応して予め定められる第2テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第2補正ディジタルコードが保持され、
前記通常動作モードでは、前記第1および第2スイッチがオフの状態で、前記ディジタル・アナログ変換回路が、前記第1入力ディジタルコードに前記第1補正ディジタルコードを反映させたディジタルコードをアナログ変換し、前記第2入力ディジタルコードに前記第2補正ディジタルコードを反映させたディジタルコードをアナログ変換する無線通信装置。 - 請求項5記載の無線通信装置において、
前記ディジタル・アナログ変換回路、前記誤差検出回路、および前記補正回路は、第1半導体チップ上に形成され、
前記第1バイアス検出回路は、前記第1半導体チップの外部素子となる第1抵抗を備え、前記第1電流を前記第1抵抗に流すことで前記第1バイアス検出電圧を生成し、
前記第2バイアス検出回路は、前記第1抵抗を共通で使用し、前記第2電流を前記第1抵抗に流すことで前記第2バイアス検出電圧を生成する無線通信装置。 - 請求項6記載の無線通信装置において、
前記第1トランジスタは前記第2トランジスタと縦続接続され、
前記第1および第2トランジスタ、前記第1および第2バイアス生成回路、ならびに前記第1および第2バイアス検出回路は、第2半導体チップ上に形成される無線通信装置。 - 請求項6記載の無線通信装置において、
前記第1トランジスタ、前記第1バイアス生成回路、および前記第1バイアス検出回路は、前記第1半導体チップ上に形成され、
前記第2トランジスタ、前記第2バイアス生成回路、および前記第2バイアス検出回路は、第3半導体チップ上に形成される無線通信装置。 - 電力増幅用の第1トランジスタと、
第1入力レベルに応じたバイアスを生成し、前記第1トランジスタに供給する第1バイアス生成回路と、
前記第1入力レベルを生成するディジタル・アナログ変換回路と、
補正回路ブロックと、
通常動作モードおよび補正動作モードとを備え、
前記補正回路ブロックは、前記補正動作モードの際に、前記第1入力レベルとして第1テスト用入力レベルを前記第1バイアス生成回路に印加し、前記第1バイアス生成回路に含まれる第1ノードのレベルが所定の第1基準レベルとなるような前記第1テスト用入力レベルの第1変動量を探索し、前記第1変動量を第1補正値として保持し、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記第1補正値を反映して前記第1入力レベルを生成し、
前記第1テスト用入力レベルは、前記ディジタル・アナログ変換回路を介して生成され、
前記補正回路ブロックは、
前記第1ノードのレベルと前記第1基準レベルとの誤差を増幅する誤差増幅器と、
前記ディジタル・アナログ変換回路に対して、前記第1テスト用入力レベルの変更を指示しながら前記誤差増幅器によって増幅される誤差が小さくなる前記第1変動量を探索する補正回路とを備え、
前記補正動作モードでは、前記第1テスト用入力レベルとして複数の入力レベルが生成されると共に、前記第1基準レベルとして前記複数の入力レベルにそれぞれ対応する複数の基準レベルが供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第1入力レベルと前記第1補正値との相関テーブルが保持され、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記相関テーブルを参照することで前記第1補正値を反映した前記第1入力レベルを生成する無線通信装置。 - 請求項9記載の無線通信装置において、さらに、
前記第1トランジスタの出力電力を検波するカプラと、
前記カプラによって検波された電力を電圧に変換する電力検出回路と、
前記電力検出回路からの出力電圧か前記第1ノードのレベルかを選択する選択回路とを備え、
前記誤差増幅器は、前記第1ノードのレベルと前記第1基準レベルとの誤差に加えて、前記電力検出回路からの出力電圧と所定の電力用基準レベルとの誤差を検出する無線通信装置。 - 請求項9記載の無線通信装置において、さらに、
電力増幅用の第2トランジスタと、
第2入力レベルに応じたバイアスを生成し、前記第2トランジスタに供給する第2バイアス生成回路とを備え、
前記補正回路ブロックは、前記補正動作モードの際に、さらに、前記第2入力レベルとして第2テスト用入力レベルを前記第2バイアス生成回路に印加し、前記第2バイアス生成回路に含まれる第2ノードのレベルが所定の第2基準レベルとなるような前記第2テスト用入力レベルの第2変動量を探索し、前記第2変動量を第2補正値として保持し、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記第2補正値を反映して前記第2入力レベルを生成する無線通信装置。 - 請求項11記載の無線通信装置において、
前記第1および第2テスト用入力レベルは、前記ディジタル・アナログ変換回路を介して生成され、
前記補正回路ブロックは、
前記第1ノードのレベルを比較ノードに結合する第1スイッチと、
前記第2ノードのレベルを前記比較ノードに結合する第2スイッチと、
2入力の一方に前記比較ノードが結合され、前記2入力の他方に前記第1または第2基準レベルが印加され、前記2入力間の誤差を増幅する誤差増幅器と、
前記ディジタル・アナログ変換回路に対して、前記第1テスト用入力レベルの変更を指示しながら前記誤差増幅器によって増幅される誤差が小さくなる前記第1変動量を探索し、前記第2テスト用入力レベルの変更を指示しながら前記誤差増幅器によって増幅される誤差が小さくなる前記第2変動量を探索する補正回路とを備える無線通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011281659A JP5758795B2 (ja) | 2011-12-22 | 2011-12-22 | 無線通信装置 |
US13/706,570 US8970306B2 (en) | 2011-12-22 | 2012-12-06 | Wireless communication device |
CN201210562608.4A CN103178792B (zh) | 2011-12-22 | 2012-12-21 | 无线通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011281659A JP5758795B2 (ja) | 2011-12-22 | 2011-12-22 | 無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131994A JP2013131994A (ja) | 2013-07-04 |
JP5758795B2 true JP5758795B2 (ja) | 2015-08-05 |
Family
ID=48638447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011281659A Expired - Fee Related JP5758795B2 (ja) | 2011-12-22 | 2011-12-22 | 無線通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8970306B2 (ja) |
JP (1) | JP5758795B2 (ja) |
CN (1) | CN103178792B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102062365B1 (ko) * | 2013-06-17 | 2020-01-03 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그를 포함하는 반도체 시스템 |
JP6288607B2 (ja) * | 2014-05-22 | 2018-03-07 | 株式会社村田製作所 | 電力増幅モジュール |
EP3240210A4 (en) * | 2014-12-25 | 2018-08-08 | Nec Corporation | Monitoring system, monitoring method, and storage medium having monitoring program stored therein |
CN106208983B (zh) * | 2016-06-30 | 2021-07-16 | 唯捷创芯(天津)电子技术股份有限公司 | 面向时分复用的多模功率放大器模组、芯片及通信终端 |
FR3047380B1 (fr) | 2016-01-29 | 2018-05-18 | STMicroelectronics (Alps) SAS | Detection d'un branchement analogique dans un decodeur video |
US9900020B2 (en) | 2016-05-11 | 2018-02-20 | Samsung Electronics Co., Ltd. | Digital/analog converter and communication device including the same |
CN109245736A (zh) * | 2018-08-27 | 2019-01-18 | 惠州Tcl移动通信有限公司 | 移动终端功率放大器设置方法、装置、计算机设备和存储介质 |
CN112929088B (zh) * | 2019-12-06 | 2022-10-28 | 华为技术有限公司 | 中心单元、拉远单元、小站系统及通信方法 |
JP7537358B2 (ja) | 2020-08-24 | 2024-08-21 | 三菱電機株式会社 | ゲート電圧調整装置及びゲート電圧調整方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2666570B2 (ja) * | 1991-01-08 | 1997-10-22 | 日本電気株式会社 | マイクロ波増幅用fetバイアス制御回路 |
JPH10322144A (ja) * | 1997-05-16 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 電力増幅器及びその調整方法 |
JP3976567B2 (ja) | 2001-12-26 | 2007-09-19 | シャープ株式会社 | 電力増幅装置及びそれを用いた通信装置 |
JP2007116651A (ja) * | 2005-09-22 | 2007-05-10 | Renesas Technology Corp | 高周波電力増幅用電子部品および無線通信装置 |
JP2007258949A (ja) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
WO2008023414A1 (fr) * | 2006-08-23 | 2008-02-28 | Panasonic Corporation | Appareil et procédé de transmission par modulation polaire |
EP2171841B1 (en) * | 2007-07-05 | 2016-09-07 | Skyworks Solutions, Inc. | Systems and methods for saturation detection and correction in a power control loop |
JP2009177240A (ja) | 2008-01-21 | 2009-08-06 | Panasonic Corp | 半導体集積回路とそれに設けられた特性校正回路 |
US8160519B2 (en) * | 2008-09-08 | 2012-04-17 | Nokia Corporation | Compensating for variations in the response of a power supply |
JP5272872B2 (ja) * | 2009-04-20 | 2013-08-28 | 富士通株式会社 | 増幅回路、入力バイアス調整方法、及び電源電圧調整方法 |
US8258875B1 (en) * | 2009-09-29 | 2012-09-04 | Amalfi Semiconductor, Inc. | DC-DC conversion for a power amplifier using the RF input |
-
2011
- 2011-12-22 JP JP2011281659A patent/JP5758795B2/ja not_active Expired - Fee Related
-
2012
- 2012-12-06 US US13/706,570 patent/US8970306B2/en not_active Expired - Fee Related
- 2012-12-21 CN CN201210562608.4A patent/CN103178792B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103178792A (zh) | 2013-06-26 |
JP2013131994A (ja) | 2013-07-04 |
US20130163647A1 (en) | 2013-06-27 |
US8970306B2 (en) | 2015-03-03 |
CN103178792B (zh) | 2017-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5758795B2 (ja) | 無線通信装置 | |
US10566943B2 (en) | Apparatus and methods for biasing of power amplifiers | |
US10382147B2 (en) | Methods of calibrating a power amplifier system to compensate for envelope amplitude misalignment | |
US9535110B2 (en) | Mismatch detection using replica circuit | |
US9166531B2 (en) | Semiconductor integrated circuit device and high-frequency power amplifier module | |
US9143172B2 (en) | Tunable matching circuits for power amplifiers | |
JP5601604B2 (ja) | 半導体集積回路装置および高周波電力増幅器モジュール | |
US20100134189A1 (en) | Radio frequency amplifier circuit and mobile communication terminal using the same | |
US8874053B2 (en) | Low variation current multiplier | |
JP5200853B2 (ja) | 高周波電力増幅用電子部品 | |
JP5278756B2 (ja) | 増幅器およびそれを使用したrfパワーモジュール | |
JP5858281B2 (ja) | 半導体装置 | |
US7193476B2 (en) | Integrated circuit | |
JP2005217562A (ja) | 高周波電力増幅回路 | |
US20240007064A1 (en) | Integrated compensation of amplitude and phase distortions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5758795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |