JP2009177240A - 半導体集積回路とそれに設けられた特性校正回路 - Google Patents

Abstract

【課題】従来の電力増幅器制御回路のように予め出荷時に測定を行いゲイン補正データを不揮発性メモリに書き込む必要がなく、電力増幅器の周囲温度が変化した場合や経年変化をした場合であっても所望のゲインで出力制御ができ、高効率な電力増幅が可能な半導体集積回路を提供する。
【解決手段】半導体集積回路１００は、第１の整合回路１０３と第２の整合回路１０４とバイポーラトランジスタ１０５と第１のインダクタ１０６と第２のインダクタ１０７とバイアス回路１０８とレジストリ１０９と計算機１１０と第１の電流検出回路１１１と第２の電流検出回路１１２とを備え、計算機１１０は、第１の電流検出回路１１１および第２の電流検出回路１１２が検出した結果からパラメータを計算し、レジストリ１０９は、予め格納された相関テーブルから計算機１１０で得られたパラメータに対応するバイアス条件を選択し、バイアス回路１０８を制御する。
【選択図】図１

Description

本発明は、高周波信号を電力増幅させる半導体集積回路に関し、より特定的には、電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路に関する。

一般に、移動体通信端末における送信信号の出力部には、電力増幅回路が組み込まれている。従来、この電力増幅回路のゲイン特性のばらつきを校正する方法としては、２つの方法が取られている。１つ目の方法は、移動体通信端末の出荷時に１台ずつゲイン特性を検査し、所望のゲイン特性になるように電力増幅器のバイアス回路のバイアス条件を設定する方法である。２つ目の方法は、移動体通信端末における送信信号の出力部において、電力増幅器の出力電力をモニタする回路を備えており、フィードバック回路を通じてバイアス回路の設定を変更する方法である。

図１２を参照しながら、１つ目の方法の例を詳しく説明する。図１２は、従来技術における電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路１０を示す図である。図１２に示すように、半導体集積回路１０は、第１の整合回路１３と、第２の整合回路１４と、バイポーラトランジスタ１５と、第１のインダクタ１６と、第２のインダクタ１７と、バイアス回路１８と、レジストリ１９とから構成されている。

第１の整合回路１３は、一方端が入力端子１１に接続され、他方端がバイポーラトランジスタ１５のベースに接続されており、入力インピーダンスを整合する。バイポーラトランジスタ１５は、エミッタが接地され、コレクタが第２の整合回路１４の一方端に接続されている。第２の整合回路１４は、他方端が出力端子１２に接続され、出力インピーダンスを整合する。第１のインダクタ１６は、一方端がバイポーラトランジスタ１５のベースＢに接続され、他方端がバイアス回路１８の第１の出力端子Ｂｏに接続されている。第２のインダクタ１７は、一方端がバイポーラトランジスタ１５のコレクタＣに接続され、他方端がバイアス回路１８の第２の出力端子Ｃｏに接続されている。バイアス回路１８は、第１のインダクタ１６を介してバイポーラトランジスタ１５にベース電流Ｉｂを供給し、第２のインダクタ１７を介してバイポーラトランジスタ１５にコレクタ電流Ｉｃを供給する。レジストリ１９は、格納されている補正データに基づき、所望のバイアス条件となるようにバイアス回路１８を制御する。ここで、レジストリ１９に格納されている補正データは、予め測定した入力−出力特性のデータに基づいて書き込まれている必要がある。

このように、従来技術における半導体集積回路１０において、入力端子１１から入力された高周波信号は、バイアス回路１８からのベース電流Ｉｂおよびコレクタ電流Ｉｃの供給によってバイポーラトランジスタ１５で電力増幅され、出力端子１２から出力される。

次に、電力増幅回路のゲイン特性のばらつきを校正する、２つ目の方法について説明する。従来のＧＳＭ方式の移動体通信端末の中には、ＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路と呼ばれるフィードバック回路が採用されているものがある。ＡＰＣ回路は、送信出力を検出する検出器からの信号とベースバンド回路からの送信要求信号とに基づいて電力増幅回路の制御信号を生成する。該制御信号によって、電力増幅回路のアンプ部を構成する電界効果トランジスタのゲート電圧やバイポーラトランジスタのベース電圧が制御される。

送信信号の変調方式として、送信する信号を位相成分と振幅成分とに分離した後、位相ループと振幅ループとでそれぞれフィードバックをかけ、アンプで合成して出力するポーラーループと呼ばれる方式が知られている（例えば、非特許文献１参照）。また、特許文献１では、ポーラーループ方式の無線通信装置において、可変利得増幅回路を含む振幅ループのゲインのばらつきを求め、その結果に基づいて可変利得増幅回路の出力制御信号に対するゲイン特性を補正するデータを不揮発性メモリに格納するようにしたものが開示されている。

図１３は、特許文献１に開示されている移動体通信端末２０のブロック図である。移動体通信端末２０は、アンテナ２１と、携帯電話システム２２と、測定・演算装置２３とから構成される。図１３に示すように、携帯電話システム２２は、アンテナ２１の送受を切り替えるためのスイッチ２４と、アンテナ２１で受信した受信信号から不要波を除去するためのフィルタ２５と、ベースバンドＬＳＩ２６と、高周波ＩＣ２７と、パワーモジュール２８とから構成されている。さらに、ベースバンドＬＳＩ２６は、不揮発性メモリ２９を備える。送信時において、ベースバンドＬＳＩ２６からの高周波信号は、高周波ＩＣ２７を介して、パワーモジュール２８で増幅される。パワーモジュール２８で増幅された高周波信号は、スイッチ２４およびアンテナ２１を介して基地局（図示せず）へ送信される。この時、パワーモジュール２８の出力端子に測定・演算装置２３から延長されたプローブを接触させて、パワーモジュール２８における電力増幅器の出力電圧を測定する。このようにして得られたデータは、ベースバンドＬＳＩの不揮発性メモリに格納され、パワーモジュール２８における電力増幅器の振幅変調利得のばらつきを補正するために使用される。
特開２００４−７４４５号公報 特開２００６−２７９９９４号公報 ケニングトン・ピーター・ビー（Ｋｅｎｉｎｇｔｏｎ， Ｐｅｔｅｒ Ｂ．）著、「ハイ・リニアリティー・アールエフ・アンプリファイア・デザイン（Ｈｉｇｈ Ｌｉｎｅａｒｉｔｙ ＲＦ Ａｍｐｌｉｆｉｅｒ Ｄｅｓｉｇｎ）」、アルテック・ハウス社（ＡＲＴＥＣＨ ＨＯＵＳＥ，ＩＮＣ．）、１９７９年、ｐ．１６２ マキシム（Ｍａｘｉｍ）社ホームページ（ＵＲＬ：ｈｔｔｐ：／／ｊａｐａｎ．ｍａｘｉｍ−ｉｃ．ｃｏｍ／ａｐｐｎｏｔｅｓ．ｃｆｍ／ａｎ＿ｐｋ／３６６９） 高山洋一郎著、「マイクロ波トランジスタ」、電子情報通信学会、１９９８年１２月１０日、ｐ．４９ ジュゼッペ・マッソブリオ（Ｇｉｕｓｅｐｐｅ Ｍａｓｓｏｂｒｉｏ）著、「セミコンダクタ・デバイス・モデリング・ウィズ・スペース（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｍｏｄｅｌｉｎｇ ｗｉｔｈ ＳＰＩＣＥ）」、マックグロウヒル社（ＭｃＧｒａｗＨｉｌｌ）、ｐ．２５５ アジレント・テクノロジーズ社（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）のホームページのアイシーキャップ・キャラクタライゼイション・アンド・モデリング・ハンドブック（ＩＣ−ＣＡＰ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ＆ Ｍｏｄｅｌｉｎｇ Ｈａｎｄｂｏｏｋ）（ＵＲＬ： ｈｔｔｐ：／／ｅｅｓｏｆ．ｔｍ．ａｇｉｌｅｎｔ．ｃｏｍ／ｄｏｃｓ／ｉｃｃａｐ２００２／ｉｃｃａｐ＿ｍｄｌ＿ｈａｎｄｂｏｏｋ．ｈｔｍｌ＃ｃｈａｐｔｅｒ＿２）の６．２．１ ガンメルプーン・バイポーラ・モデル（Ｇｕｍｍｅｌ−Ｐｏｏｎ ｂｉｐｏｌａｒ ｍｏｄｅｌ）（ＵＲＬ： ｈｔｔｐ：／／ｅｅｓｏｆ．ｔｍ．ａｇｉｌｅｎｔ．ｃｏｍ／ｄｏｃｓ／ｉｃｃａｐ２００２／ＭＤＬＧＢＯＯＫ／７ＤＥＶＩＣＥ＿ＭＯＤＥＬＩＮＧ／３ＴＲＡＮＳＩＳＴＯＲＳ／１ＧｕｍｍｅｌＰｏｏｎ／ＧＰ＿ＤＯＣＵ．ｐｄｆ） 藤井恒平著、「ＧａＡｓ ＦＥＴ用マイクロ波等価回路モデル」、Ｓｉｐｅｃ社、２００２年３月 三浦道子著、「回路シミュレーション技術とＭＯＳＦＥＴモデリング」、Ｓｉｐｅｃ社、２００３年３月

しかしながら、従来の半導体集積回路では、背景技術で説明した１つ目の方法においては、移動体通信端末の出荷時に１台ずつ電力増幅器を動作させて入力−出力特性を測定し、そのデータに基づいてゲイン補正データをレジストリ（不揮発性メモリ）に書き込む必要があるため、検査時間や費用がかかるという課題がある。さらに、半導体集積回路の周囲温度が変化した場合や経年変化をした場合には、半導体集積回路は、出荷時とは異なるゲイン特性となっており、誤ったゲイン補正データに基づいて出力制御がされるという課題もある。また、背景技術で説明した２つ目の方法においては、フィードバック回路によってゲイン補正データがレジストリ（不揮発性メモリ）に格納されるため、上述した検査時間や費用がかかるという問題はないが、電力増幅器の出力電力をモニタする回路が挿入損失を持つため、移動体通信端末の電力効率が低下してしまうという課題がある。

それ故に、本発明の目的は、従来の電力増幅器制御回路のように予め出荷時に測定を行い、ゲイン補正データを不揮発性メモリに書き込む必要がなく、電力増幅器の周囲温度が変化した場合や経年変化をした場合であっても所望のゲインで出力制御ができ、高効率な電力増幅が可能な半導体集積回路を提供することである。

上記目的を達成させるために、本発明の第１の半導体集積回路は、電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路であって、一方端が入力端子に接続され、入力インピーダンスを整合する第１の整合回路と、ベースが第１の整合回路の他方端に接続され、エミッタが接地されたバイポーラトランジスタと、一方端がバイポーラトランジスタのコレクタに接続され、他方端が出力端子に接続され、出力インピーダンスを整合する第２の整合回路と、一方端がバイポーラトランジスタのベースに接続された第１のインダクタと、一方端がバイポーラトランジスタのコレクタに接続された第２のインダクタと、第１の出力端子からバイポーラトランジスタへベース電流を供給し、第２の出力端子からバイポーラトランジスタへコレクタ電流を供給するバイアス回路と、一方端が第１のインダクタの他方端に接続され、他方端がバイアス回路の第１の出力端子に接続され、バイアス回路からのベース電流を検出する第１の電流検出回路と、一方端が第２のインダクタの他方端に接続され、他方端がバイアス回路の第２の出力端子に接続され、バイアス回路からのコレクタ電流を検出する第２の電流検出回路と、第１の電流検出回路および第２の電流検出回路が検出した結果に基づいて、バイポーラトランジスタのゲイン特性と相関関係にあるパラメータを計算する計算機と、計算機で得られるパラメータとバイポーラトランジスタのゲイン特性のばらつきを校正するためのバイアス回路のバイアス条件とを対応付ける相関テーブルを予め格納しているレジストリとを備え、レジストリは、相関テーブルから計算機で得られたパラメータに対応するバイアス条件を選択し、選択したバイアス条件に基づいて、バイアス回路のベース電流とコレクタ電流とを制御することを特徴とする。

上記目的を達成させるために、本発明の第２の半導体集積回路は、電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路であって、一方端が入力端子に接続され、入力インピーダンスを整合する第１の整合回路と、ベースが第１の整合回路の他方端に接続され、エミッタが接地されたバイポーラトランジスタと、一方端がバイポーラトランジスタのコレクタに接続され、他方端が出力端子に接続され、出力インピーダンスを整合する第２の整合回路と、一方端がバイポーラトランジスタのベースに接続された第１のインダクタと、一方端がバイポーラトランジスタのコレクタに接続された第２のインダクタと、第１の出力端子からバイポーラトランジスタへベース電流を供給し、第２の出力端子からバイポーラトランジスタへコレクタ電流を供給するバイアス回路と、一方端が第１のインダクタの他方端に接続され、他方端がバイアス回路の第１の出力端子に接続され、バイアス回路からのベース電流を検出する第１の電流検出回路と、一方端が第２のインダクタの他方端に接続され、他方端がバイアス回路の第２の出力端子に接続され、バイアス回路からのコレクタ電流を検出する第２の電流検出回路と、第１の電流検出回路および第２の電流検出回路が検出した結果に基づいて、バイポーラトランジスタのゲイン特性と相関関係にあるパラメータを計算する計算機と、計算機で得られるパラメータと第１の整合回路の入力インピーダンス整合条件とを対応付ける相関テーブルを予め格納しているレジストリと、一方端が接地され、他方端が入力端子と第１の整合回路との接続点に接続された、第１の整合回路への入力信号の振幅を変化させる可変リアクタンス素子とを備え、レジストリは、相関テーブルから計算機で得られたパラメータに対応する入力インピーダンス整合条件を選択し、選択された入力インピーダンス整合条件に基づいて、可変リアクタンス素子の容量を制御することを特徴とする。

好ましい可変リアクタンス素子は、可変コンデンサ、バラクタ、または可変容量ダイオードであることを特徴とする。

好ましいバイアス回路と第１の電流検出回路と第２の電流検出回路とは、順方向ガンメル特性測定を行い、計算機は、順方向ガンメル特性測定の測定結果に基づいて、パラメータを計算することを特徴とする。

好ましいバイアス回路と第１の電流検出回路と第２の電流検出回路とは、逆方向ガンメル特性測定を行い、計算機は、逆方向ガンメル特性測定の測定結果に基づいて、パラメータを計算することを特徴とする。

好ましい本発明の第１および第２の半導体集積回路は、さらに、バイポーラトランジスタのコレクタに電圧検出回路が接続されており、バイアス回路と第２の電流検出回路と電圧検出回路とは、コレクタ電流−コレクタ電圧測定を行い、計算機は、コレクタ電流−コレクタ電圧測定の測定結果に基づいて、パラメータを計算することを特徴とする。

上記目的を達成させるために、本発明の第３の半導体集積回路は、電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路であって、一方端が入力端子に接続され、入力インピーダンスを整合する第１の整合回路と、ゲートが第１の整合回路の他方端に接続され、ソースが接地された電界効果トランジスタと、一方端が電界効果トランジスタのドレインに接続され、他方端が出力端子に接続され、出力インピーダンスを整合する第２の整合回路と、一方端が電界効果トランジスタのゲートに接続された第１のインダクタと、一方端が電界効果トランジスタのドレインに接続された第２のインダクタと、第１の出力端子から電界効果トランジスタへゲート電流を供給し、第２の出力端子から電界効果トランジスタへドレイン電流を供給するバイアス回路と、一方端が第１のインダクタの他方端に接続され、他方端がバイアス回路の第１の出力端子に接続され、バイアス回路からのゲート電流を検出する第１の電流検出回路と、一方端が第２のインダクタの他方端に接続され、他方端がバイアス回路の第２の出力端子に接続され、バイアス回路からのドレイン電流を検出する第２の電流検出回路と、第１の電流検出回路および第２の電流検出回路が検出した結果に基づいて、電界効果トランジスタのゲイン特性と相関関係にあるパラメータを計算する計算機と、計算機で得られるパラメータと電界効果トランジスタのゲイン特性のばらつきを校正するためのバイアス回路のバイアス条件とを対応付ける相関テーブルを予め格納しているレジストリとを備え、レジストリは、相関テーブルから計算機で得られたパラメータに対応するバイアス条件を選択し、選択したバイアス条件に基づいて、バイアス回路のベース電流とコレクタ電流とを制御することを特徴とする。

上記目的を達成させるために、本発明の第４の半導体集積回路は、電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路であって、一方端が入力端子に接続され、入力インピーダンスを整合する第１の整合回路と、ゲートが第１の整合回路の他方端に接続され、ソースが接地されたバイポーラトランジスタと、一方端がバイポーラトランジスタのドレインに接続され、他方端が出力端子に接続され、出力インピーダンスを整合する第２の整合回路と、一方端がバイポーラトランジスタのゲートに接続された第１のインダクタと、一方端がバイポーラトランジスタのドレインに接続された第２のインダクタと、第１の出力端子からバイポーラトランジスタへゲート電流を供給し、第２の出力端子からバイポーラトランジスタへドレイン電流を供給するバイアス回路と、一方端が第１のインダクタの他方端に接続され、他方端がバイアス回路の第１の出力端子に接続され、バイアス回路からのゲート電流を検出する第１の電流検出回路と、一方端が第２のインダクタの他方端に接続され、他方端がバイアス回路の第２の出力端子に接続され、バイアス回路からのドレイン電流を検出する第２の電流検出回路と、第１の電流検出回路および第２の電流検出回路が検出した結果に基づいて、バイポーラトランジスタのゲイン特性と相関関係にあるパラメータを計算する計算機と、計算機で得られるパラメータと第１の整合回路の入力インピーダンス整合条件とを対応付ける相関テーブルを予め格納しているレジストリと、一方端が接地され、他方端が入力端子と第１の整合回路との接続点に接続された、第１の整合回路への入力信号の振幅を変化させる可変リアクタンス素子とを備え、レジストリは、相関テーブルから計算機で得られたパラメータに対応する入力インピーダンス整合条件を選択し、選択された入力インピーダンス整合条件に基づいて、可変リアクタンス素子の容量を制御することを特徴とする。

好ましい可変リアクタンス素子は、可変コンデンサ、バラクタ、または可変容量ダイオードであることを特徴とする。

好ましい第１の電流検出回路は、ゲートリーク電流測定を行い、計算機は、ゲートリーク電流測定の測定結果に基づいて、パラメータを計算することを特徴とする。

好ましい本発明の第３および第４の半導体集積回路は、さらに、電界効果トランジスタのドレインにドレイン電圧検出回路が接続されており、第２の電流検出回路とドレイン電圧検出回路とは、ドレイン電流−ドレイン電圧測定を行い、計算機は、ドレイン電流−ドレイン電圧測定の測定結果に基づいて、パラメータを計算することを特徴とする。

好ましい本発明の第３および第４の半導体集積回路は、さらに、電界効果トランジスタのゲートにゲート電圧検出回路が接続されており、第２の電流検出回路とゲート電圧検出回路とは、ドレイン電流−ゲート電圧測定を行い、計算機は、ドレイン電流−ゲート電圧測定の測定結果に基づいて、パラメータを計算することを特徴とする。

好ましい電界効果トランジスタは、ＭＯＳトランジスタであることを特徴とする。

好ましくは、本発明の半導体集積回路は、計算機がパラメータを計算するために必要な測定は、高周波信号を受信している時間帯に行うか、または移動体通信端末あるいは基地局の電源をオンした時に行うことを特徴とする。

好ましくは、本発明の移動体通信端末あるいは基地局は、上述した本発明の半導体集積回路の一部の回路が、同一移動体通信端末あるいは基地局内に構成されているか、または上述した本発明の半導体集積回路のすべての回路が、同一移動体通信端末あるいは基地局内に構成されていることを特徴とする。

上述のように、本発明の半導体集積回路によれば、従来の電力増幅器制御回路のように予め出荷時に測定を行い、ゲイン補正データを不揮発性メモリに書き込む必要がなく、電力増幅器の周囲温度が変化した場合や経年変化をした場合であっても所望のゲインで出力制御ができ、高効率な電力増幅が可能となる。

以下、本発明に係る半導体集積回路の実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態における半導体集積回路１００を示す図である。図１に示すように、半導体集積回路１００は、第１の整合回路１０３と、第２の整合回路１０４と、バイポーラトランジスタ１０５と、第１のインダクタ１０６と、第２のインダクタ１０７と、バイアス回路１０８と、レジストリ１０９と、計算機１１０と、第１の電流検出回路１１１と、第２の電流検出回路１１２とから構成されている。

第１の整合回路１０３は、一方端が入力端子１０１に接続され、他方端がバイポーラトランジスタ１０５のベースに接続されており、入力インピーダンスを整合する。バイポーラトランジスタ１０５は、エミッタが接地され、コレクタが第２の整合回路１０４の一方端に接続されている。第２の整合回路１０４は、他方端が出力端子１０２に接続され、出力インピーダンスを整合する。第１のインダクタ１０６は、一方端がバイポーラトランジスタ１０５のベースＢに接続され、他方端が第１の電流検出回路１１１を介してバイアス回路１０８の第１の出力端子Ｂｏに接続されている。第２のインダクタ１０７は、一方端がバイポーラトランジスタ１０５のコレクタＣに接続され、他方端が第２の電流検出回路１１２を介してバイアス回路１０８の第２の出力端子Ｃｏに接続されている。バイアス回路１０８は、第１の電流検出回路１１１および第１のインダクタ１０６を介してバイポーラトランジスタ１０５にベース電流Ｉｂを供給し、第２の電流検出回路１１２および第２のインダクタ１０７を介してバイポーラトランジスタ１０５にコレクタ電流Ｉｃを供給する。

計算機１１０は、第１の電流検出回路１１１および第２の電流検出回路１１２に接続されており、第１の電流検出回路１１１および第２の電流検出回路１１２が検出した結果に基づいて後述するような計算を行い、バイポーラトランジスタ１０５のゲイン特性と相関関係にあるパラメータを求める。レジストリ１０９は、予め格納された相関テーブルから、計算機１１０で得られたパラメータに対応するバイアス条件を選択し、バイアス回路１０８の出力制御を行う。予め測定したデータをレジストリに格納しておく点については、図１２に示した従来技術における半導体集積回路１０と同様である。しかし、本実施形態におけるレジストリ１０９に格納されている相関テーブルには、移動体通信端末の１台ずつに対応したバイアス条件を格納するのではなく、統計的に有効な母数の半導体集積回路において、予め測定された入力−出力特性のデータに基づく複数のバイアス条件を格納する。

ここで、図１に示した第１の電流検出回路１１１および第２の電流検出回路１１２は、ハイサイド電流検出回路で実現される。図２は、ハイサイド電流検出回路２００を示す図である。ここでは、図２に示したハイサイド電流検出回路２００を図１における第１の電流検出回路１１１に用いる場合について説明する。ハイサイド電流検出回路２００において、電流検出用の第１の抵抗器２０１（抵抗値Ｒｓ）は、一方端がバイアス回路１０８の第１の出力端子Ｂｏに接続され、他方端が第１のインダクタ１０６に接続されている。第１の抵抗器２０１の両端には、それぞれ第２の抵抗器２０２（抵抗値Ｒ）の一方端、および第３の抵抗器２０３（抵抗値Ｒ）の一方端が接続されている。第２の抵抗器２０２の他方端は、オペアンプ２０４の負の入力端子に接続され、第３の抵抗器２０３の他方端は、オペアンプ２０４の正の入力端子に接続されている。オペアンプ２０４の出力端子はＭＯＳＦＥＴ２０５のゲートに接続されている。ＭＯＳＦＥＴ２０５のソースは、第２の抵抗器２０２とオペアンプ２０４の負の端子との接続点Ｐ１に接続されており、オペアンプ２０４は負帰還となっている。ＭＯＳＦＥＴ２０５のドレインは、カレントミラー回路２０６および第４の抵抗器２０７（抵抗値Ｒｏ）を介して接地されている。また、カレントミラー回路２０６と第４の抵抗器２０７との接続点Ｐ２における電圧端子は、計算機１１０に接続されている。ここで、カレントミラー回路２０６は、出力電流をＫ倍にするために組み込まれている。

バイアス回路１０８が第１の出力端子Ｂｏからバイポーラトランジスタ１０５へベース電流を供給する際、図２に示したハイサイド電流検出回路２００で構成された第１の電流検出回路１１１は、以下のように電流を検出する。ハイサイド電流検出回路２００は、第１の抵抗器２０１を流れる電流Ｉｓによって、第１の抵抗器２０１の両端で電圧降下が生じる。この電圧降下がオペアンプ２０４によって検出されると、オペアンプ２０４に接続されたＭＯＳＦＥＴ２０５が駆動され、シンク電流が第２の抵抗器２０２および第３の抵抗器２０３に流れる。第２の抵抗器２０２の両端の電圧降下および第３の抵抗器２０３の両端の電圧降下は、電流検出用の第１の抵抗器２０１の両端の電圧降下に等しくなる。従って、第１の抵抗器２０１を流れる電流Ｉｓと第４の抵抗器２０７を流れる電流Ｉｏとの関係は、下記の式（１）および式（２）となる。
Ｋ×Ｉｓ×Ｒｓ＝Ｉｏ×Ｒ ・・・（１）
Ｉｏ＝Ｋ×Ｉｓ×（Ｒｓ／Ｒ） ・・・（２）
以上により、ＭＯＳＦＥＴ２０５を通過する電流は、バイポーラトランジスタ１０５に供給される電流に比例する。さらに、式（２）により、カレントミラー回路２０６と第４の抵抗器２０７との接続点Ｐ２における電圧Ｖｏは、下記の式（３）で表すことができ、ハイサイド電流検出回路２００は、電圧Ｖｏの値によって電流の値を検出することができる。
Ｖｏ＝Ｋ×Ｉｓ×（Ｒｓ／Ｒ）×Ｒｏ ・・・（３）

なお、図１に示した第２の電流検出回路１１２に関しても、同様にハイサイド電流検出回路２００を適用できることは言うまでもない。

次に、第１の電流検出回路１１１および第２の電流検出回路１１２で検出された電流の値に基づいて、バイアス回路１０８のバイアス条件を選択するためのパラメータを計算する計算機１１０と、計算機１１０で得られたパラメータに基づいてバイアス回路１０８を制御するレジストリ１０９について説明する。

バイアス回路１０８の可変電圧回路（図示せず）により、バイポーラトランジスタ１０５のベース電圧Ｖｂおよびコレクタ電圧Ｖｃ（Ｖｂ＝Ｖｃ）をスイープし、エミッタ電圧Ｖｅ＝０Ｖに設定する。この際、第１の電流検出回路１１１はベース電流Ｉｂを測定し、第２の電流検出回路１１２はコレクタ電流Ｉｃを測定する。計算機１１０は、第１の電流検出回路１１１および第２の電流検出回路１１２で検出されたベース電流Ｉｂおよびコレクタ電流Ｉｃの対数を取り、Ｖｃとｌｏｇ（Ｉｂ）との関係、およびＶｃとｌｏｇ（Ｉｃ）との関係をグラフ化する。このように、計算機１１０は、バイポーラトランジスタ１０５の順方向ガンメル特性を求める。図３は、順方向ガンメル特性の一例を示す図である。図３に示すように、比較的電圧の高い部分のベース電流Ｉｂの順方向ガンメル特性の傾きが、順方向飽和電流ＩＳＨであり、比較的電圧の低い部分のベース電流Ｉｂの順方向ガンメル特性の傾きが、順方向飽和電流ＩＳＥ（Ｂ−Ｅ ｌｅａｋａｇｅ ｓａｔｕｒａｔｉｏｎ ｃｕｒｒｅｎｔ）である。

さらに、バイアス回路１０８の可変電圧回路により、バイポーラトランジスタ１０５のベース電圧Ｖｂ＝エミッタ電圧Ｖｅ＝０Ｖに設定し、コレクタ電圧Ｖｃ（Ｖｃ＜０）をスイープする。この際、第１の電流検出回路１１１はベース電流Ｉｂを測定し、第２の電流検出回路１１２はコレクタ電流Ｉｃを測定する。計算機１１０は、第１の電流検出回路１１１および第２の電流検出回路１１２で検出されたベース電流Ｉｂおよびコレクタ電流Ｉｃの対数を取り、（−Ｖｃ）とｌｏｇ（Ｉｂ）との関係、および（−Ｖｃ）とｌｏｇ（Ｉｃ）との関係をグラフ化する。このように、計算機１１０は、バイポーラトランジスタ１０５の逆方向ガンメル特性を求める。図４は、逆方向ガンメル特性の一例を示す図である。図４に示すように、ベース電流Ｉｂの逆方向ガンメル特性の傾きが、逆方向飽和電流ＩＳＣ（Ｂ−Ｃ ｌｅａｋａｇｅ ｓａｔｕｒａｔｉｏｎ ｃｕｒｒｅｎｔ）である。

バイポーラトランジスタにおけるゲイン特性のばらつきの主要因は、順方向飽和電流および逆方向飽和電流にある。従って、バイポーラトランジスタにおけるゲインおよび電力付加効率と、順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣとには相関関係がある。図５は、入力電力（Ｐｉｎ）−ゲイン（Ｇａｉｎ）、および入力電力（Ｐｉｎ）−電力付加効率（ＰＡＥ）のモンテカルロシミュレーション結果を示す図である。図５の（ａ）は順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣのばらつきがない場合、図５の（ｂ）は順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣのばらつきがある場合を示す。このような相関関係に基づいて、統計的に有効な母数の半導体集積回路において、順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣをパラメータとしたゲインおよび電力付加効率を求める。計算機１１０で得られる順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣと、ゲイン特性のばらつきを校正するバイアス回路１０８のバイアス条件とを対応付ける相関テーブルを作成し、レジストリ１０９に格納しておく。

図６は、順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣのパラメータと、バイアス条件とを対応付ける相関テーブルＴ１０を示す図である。予め、順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣと、ゲイン特性のばらつきを校正するバイアス回路１０８のバイアス条件とが対応付けられている。従って、レジストリ１０９は、予め格納された相関テーブルＴ１０から計算機１１０で得られた順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣに対応するバイアス条件を選択し、バイアス回路１０８を制御する。このように、半導体集積回路１００は、所望のバイアス条件となるようにバイアス回路１０８からバイポーラトランジスタ１０５へのベース電流Ｉｂおよびコレクタ電流Ｉｃを変化させるため、ゲイン特性のばらつきを抑制することができる。なお、相関テーブルは、パラメータとバイアス条件とを対応付ける構成であれば、図６に示した相関テーブルＴ１０の構成に限定されるものではない。

さらに、図１に示した半導体集積回路１００の構成の場合、特許文献１および非特許文献１に開示されている従来の半導体集積回路のようにフィードバック回路を備えないため、回路の挿入損失による電力効率の低下を抑制することができる。

以上のように、本発明の第１の実施形態に係る半導体集積回路１００によれば、従来の電力増幅器制御回路のように予め出荷時に測定を行い、ゲイン補正データを不揮発性メモリに書き込む必要がなく、電力増幅器の周囲温度が変化した場合や経年変化をした場合であっても所望のゲインで出力制御ができ、高効率な電力増幅が可能となる。

なお、本実施形態で説明した電流検出回路は、いわゆるハイサイド電流検出回路として一般的に知られているものである。本発明における電流検出回路の構成は、ハイサイド電流検出回路に限定されるものでない。例えば、非特許文献２には、ハイサイド電流検出回路を含む様々な回路形式が記載されている。

また、本実施形態で述べた順方向ガンメル特性および逆方向ガンメル特性から順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣを得る方法は、一般的に回路シミュレーションで用いられるスパイスモデルを得る方法と同様である。例えば、非特許文献３には、ガンメルプロットの傾きとして記載されている。また、非特許文献４には、スパイスモデルのモデリング方法が詳しく記載されている。さらに、Ｓｌｏｐｅ＝ｑ／ｋＴと記載されており、上述したＩｂの傾きはＩＳＨおよびＩＳＥであって、これらの順方向飽和電流に関する方法と理論がより詳しく記載されている。

また、逆方向ガンメル特性から得られる逆方向飽和電流ＩＳＣに関しても、例えば、非特許文献５に背景となる理論の詳しい記載がある。

また、本実施形態では、順方向ガンメル特性測定と逆方向ガンメル特性測定の両方を行い、順方向および逆方向の飽和電流の計算をしている。しかし、順方向あるいは逆方向のどちらか一方の飽和電流の計算結果であっても、本実施形態よりも効果は劣るが、課題を解決する手段として効果が得られることは言うまでもない。

また、本実施形態では電力増幅器としているが、例えば、小電力用途の増幅器であっても同様の効果が得られることは言うまでもない。

また、本実施形態ではバイアス条件を選択するために順方向飽和電流および逆方向飽和電流のパラメータについて述べているが、この方法に限定されるものでない。例えば、バイポーラトランジスタのコレクタに電圧検出回路を接続し、バイアス回路の電圧可変回路と電流検出回路と電圧検出回路とによりコレクタ電流−コレクタ電圧測定を行い、計算機により飽和領域の傾きからコレクタ抵抗値を計算しても構わない。レジストリは、コレクタ抵抗値のばらつきに対するゲイン特性とバイアス条件との相関テーブルから、計算機で得られたパラメータに対応するバイアス条件を選択しバイアス回路を制御する。これにより、同様の効果が得られることは言うまでもない。

また、本実施形態ではバイポーラトランジスタを用いているが、これに限定されるものではない。例えば、電界効果トランジスタを用いて、第１の電流検出回路でゲートリーク電流測定を行うか、または電界効果トランジスタのドレインにドレイン電圧検出回路を接続し、第２の電流検出回路とドレイン電圧検出回路とでドレイン電流−ドレイン電圧測定を行うか、または電界効果トランジスタのゲートにゲート電圧検出回路を接続し、第２の電流検出回路とゲート電圧検出回路とでドレイン電流−ゲート電圧測定を行うこと等が考えられる。電界効果トランジスタにおけるこれらの測定方法は、例えば、非特許文献６に理論的に詳しく記載されている。

また、ＭＯＳトランジスタ用いても同様の効果を得られることは言うまでもない。ＭＯＳトランジスタのゲイン特性に関しては、非特許文献７に背景となる理論の詳しい記載がある。

（第２の実施形態）
図７は、本発明の第２の実施形態における半導体集積回路３００を示す図である。図７に示すように、半導体集積回路３００は、第１の実施形態において図１に示した半導体集積回路１００のバイポーラトランジスタ１０５を２段増幅器にした構成である。半導体集積回路３００は、第１の整合回路３０３と、第２の整合回路３０４と、第３の整合回路３０５と、第１のバイポーラトランジスタ１０５ａと、第２のバイポーラトランジスタ１０５ｂと、第１のインダクタ１０６ａと、第２のインダクタ１０７ａと、第３のインダクタ１０６ｂと、第４のインダクタ１０７ｂと、第１のバイアス回路１０８ａと、第２のバイアス回路１０８ｂと、レジストリ３０６と、計算機３０７と、第１の電流検出回路１１１ａと、第２の電流検出回路１１２ａと、第３の電流検出回路１１１ｂと、第４の電流検出回路１１２ｂとから構成されている。

第１の整合回路３０３は、一方端が入力端子３０１に接続され、他方端が第１のバイポーラトランジスタ１０５ａのベースに接続されており、入力インピーダンスを整合する。第１のバイポーラトランジスタ１０５ａは、エミッタが接地され、コレクタが第２の整合回路３０４の一方端に接続されている。第１のインダクタ１０６ａは、一方端が第１のバイポーラトランジスタ１０５ａのベースＢ１に接続され、他方端が第１の電流検出回路１１１ａを介して第１のバイアス回路１０８ａの第１の出力端子Ｂｏ１に接続されている。第２のインダクタ１０７ａは、一方端が第１のバイポーラトランジスタ１０５ａのコレクタＣ１に接続され、他方端が第２の電流検出回路１１２ａを介して第１のバイアス回路１０８ａの第２の出力端子Ｃｏ１に接続されている。第１のバイアス回路１０８ａは、第１の電流検出回路１１１ａおよび第１のインダクタ１０６ａを介して第１のバイポーラトランジスタ１０５ａにベース電流Ｉｂ１を供給し、第２の電流検出回路１１２ａおよび第２のインダクタ１０７ａを介して第１のバイポーラトランジスタ１０５ａにコレクタ電流Ｉｃ１を供給する。

さらに、半導体集積回路３００は、２段増幅器で構成される回路となっているため、第２の整合回路３０４は、他方端が第２のバイポーラトランジスタ１０５ｂのベースに接続されており、第１のバイポーラトランジスタで増幅された高周波信号を整合する。第２のバイポーラトランジスタ１０５ｂは、エミッタが接地され、コレクタが第３の整合回路３０５の一方端に接続されている。第３の整合回路３０５は、他方端が出力端子３０２に接続され、出力インピーダンスを整合する。第３のインダクタ１０６ｂは、一方端が第２のバイポーラトランジスタ１０５ｂのベースＢ２に接続され、他方端が第３の電流検出回路１１１ｂを介して第２のバイアス回路１０８ｂの第１の出力端子Ｂｏ２に接続されている。第４のインダクタ１０７ｂは、一方端が第２のバイポーラトランジスタ１０５ｂのコレクタＣ２に接続され、他方端が第４の電流検出回路１１２ｂを介して第２のバイアス回路１０８ｂの第２の出力端子Ｃｏ２に接続されている。第２のバイアス回路１０８ｂは、第３の電流検出回路１１１ｂおよび第３のインダクタ１０６ｂを介して第２のバイポーラトランジスタ１０５ｂにベース電流Ｉｂ２を供給し、第４の電流検出回路１１２ｂおよび第４のインダクタ１０７ｂを介して第２のバイポーラトランジスタ１０５ｂにコレクタ電流Ｉｃ２を供給する。

ここで、図７に示した第１の電流検出回路１１１ａ〜第４の電流検出回路１１２ｂは、第１の実施形態で述べたように図２に示すハイサイド電流検出回路２００の構成により実現される。

計算機３０７は、第１の電流検出回路１１１ａ、第２の電流検出回路１１２ａ、第３の電流検出回路１１１ｂ、および第４の電流検出回路１１２ｂに接続されており、それぞれの電流検出器が検出した結果に基づいて、第１のバイポーラトランジスタ１０５ａおよび第２のバイポーラトランジスタ１０５ｂのゲイン特性と相関関係にあるパラメータを求める。計算機３０７で計算するパラメータは、第１の実施形態で述べたようにバイポーラトランジスタの順方向および逆方向ガンメル特性から求められる。さらに、計算機３０７で求められたそれぞれのパラメータと、第１のバイポーラトランジスタ１０５ａおよび第２のバイポーラトランジスタ１０５ｂのゲイン特性のばらつきを校正するバイアス条件とを対応付ける相関テーブルを作成し、レジストリ３０６に格納しておく。

レジストリ３０６は、予め格納された相関テーブルから計算機３０７で得られたそれぞれのパラメータに対応するバイアス条件を選択し、第１のバイポーラトランジスタ１０５ａおよび第２のバイポーラトランジスタ１０５ｂを制御する。このように、半導体集積回路３００は、所望のバイアス条件となるように、第１のバイアス回路１０８ａから第１のバイポーラトランジスタ１０５ａへベース電流およびコレクタ電流を供給し、第２のバイアス回路１０８ｂから第２のバイポーラトランジスタ１０５ｂへベース電流およびコレクタ電流を供給するため、ゲイン特性のばらつきを抑制することができる。

以上のように、本発明の第２の実施形態に係る半導体集積回路３００によれば、従来の電力増幅器制御回路のように予め出荷時に測定を行い、ゲイン補正データを不揮発性メモリに書き込む必要がなく、電力増幅器の周囲温度が変化した場合や経年変化をした場合であっても所望のゲインで出力制御ができ、高効率な電力増幅が可能となる。

なお、本実施形態では、第１のバイアス回路１０８ａと第２のバイアス回路１０８ｂとを分けているが、両者を並列接続し１つのバイアス回路としても構わない。

また、本実施形態では、２段のトランジスタを用いた電力増幅器の構成になっているが、３段以上、あるいは、ドハーティアンプや切り替えを用いた増幅器（例えば、特許文献２参照）においても同様の効果が得られることは言うまでもない。

また、本実施形態では、バイポーラトランジスタを用いた多段電力増幅器の構成になっているが、バイポーラトランジスタ、電界効果トランジスタ、ＭＯＳトランジスタ等を組み合わせた構成であっても同様の効果を得られることは言うまでもない。

（第３の実施形態）
第１および第２の実施形態では、バイアス回路を制御してゲイン特性のばらつきを校正していたが、本実施形態では、可変コンデンサを制御し入力インピーダンスの整合条件を変化させることによって、ゲイン特性のばらつきを校正する。図８は、本発明の第３の実施形態における半導体集積回路４００を示す図である。図８に示す半導体集積回路４００において、第１の実施形態で示した図１の半導体集積回路１００と同様の構成要素については、同様の参照符号を付して説明を省略する。

図８において、半導体集積回路４００は、計算機１１０の計算結果に基づいて、計算機１１０に接続されたレジストリ１０９が可変コンデンサ４０１を制御している。可変コンデンサ４０１は、一方端が接地され、他方端が入力端子１０１と第１の整合回路１０３との接続点に接続されている。

計算機１１０は、第１の実施形態と同様に、バイポーラトランジスタ１０５の順方向および逆方向ガンメル特性測定によって、ゲイン特性と相関関係にあるパラメータを求める。計算機１１０で求められたパラメータと、バイポーラトランジスタ１０５のゲイン特性のばらつきを校正する入力インピーダンス整合条件とを対応付ける相関テーブルを作成し、レジストリ１０９に格納しておく。

図９は、順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣのパラメータと、入力インピーダンス整合条件とを対応付ける相関テーブルＴ２０を示す図である。予め、順方向飽和電流ＩＳＨ、ＩＳＥ、逆方向飽和電流ＩＳＣと、ゲイン特性のばらつきを校正する入力インピーダンス整合条件とが対応付けられている。従って、レジストリ１０９は、予め格納された相関テーブルＴ２０から計算機１１０で得られたパラメータに対応する入力インピーダンス整合条件を選択し、可変コンデンサ４０１の容量を変化させる。このように、半導体集積回路３００は、所望の入力インピーダンス整合条件となるように可変コンデンサ４０１を制御することによって、ゲイン特性のばらつきを抑制することができる。なお、相関テーブルは、パラメータとバイアス条件とを対応付ける構成であれば、図９に示した相関テーブルＴ２０の構成に限定されるものではない。

以上のように、本発明の第３の実施形態に係る半導体集積回路４００によれば、従来の電力増幅器制御回路のように予め出荷時に測定を行い、ゲイン補正データを不揮発性メモリに書き込む必要がなく、電力増幅器の周囲温度が変化した場合や経年変化をした場合であっても所望のゲインで出力制御ができ、高効率な電力増幅が可能となる。

なお、本実施形態では、入力インピーダンスを整合する第１の整合回路１０３に可変コンデンサ４０１を接続しているが、出力インピーダンスを整合する第２の整合回路１０４に可変コンデンサが接続しても同様の効果が得られることは言うまでもない。

また、本実施形態では、インピーダンスの整合条件を変化させるために可変コンデンサを用いているが、これに限定されるものではない。その他のインピーダンス制御手段、例えば、バラクタ、可変容量ダイオード、可変インダクタ等を用いてインピーダンスを制御しても構わない。

（第４の実施形態）
携帯電話を始めとする多くの移動体通信端末あるいは基地局において、移動体通信端末と基地局とは、一定の時間間隔をもって送信および受信を交互に行っている。本実施形態では、第１の実施形態において図１に示した半導体集積回路１００が移動体通信端末の送信部に組み込まれているものとして説明する。図１０は、本発明の第４の実施形態における半導体集積回路の動作タイミングを示した図である。図１０において、移動体通信端末が基地局へ高周波信号を送信する際には、送信部における半導体集積回路１００は、出力信号の電力増幅を行うためにバイアス回路１０８からバイポーラトランジスタ１０５にベース電流Ｉｂおよびコレクタ電流Ｉｃが供給される（図１０に示す「オン」）。一方、移動体通信端末が基地局から高周波信号を受信する際には、送信部における半導体集積回路１００は、電力増幅をする必要がないため、バイアス回路１０８からバイポーラトランジスタ１０５にベース電流Ｉｂおよびコレクタ電流Ｉｃは供給されない。この受信時に、第１の実施形態で述べたように順方向ガンメル特性測定、および逆方向ガンメル特性測定を行い、送信時のバイアス条件を選択する（図１０に示す斜線部分）。

以上のように、本発明の第４の実施形態に係る半導体集積回路の動作タイミングによれば、毎受信時に順方向ガンメル特性および逆方向ガンメル特性の測定を行うので、個々のトランジスタのばらつきや比較的ゆっくりとした時間で劣化する経年変化のゲイン特性の校正だけでなく、急激な周囲環境の変化、例えば、温度変化によるトランジスタの特性変化を校正することができるという効果がある。

なお、本実施形態では、送信部の回路として図１に示した半導体集積回路１００を示したが、これに限るものではない。例えば、図７に示した半導体集積回路３００または図８に示した半導体集積回路４００であっても同様の効果が得られることは言うまでもない。さらに、上述した半導体集積回路に用いられているトランジスタはバイポーラトランジスタであるが、例えば、電界効果トランジスタやＭＯＳトランジスタであっても同様の効果が得られることは言うまでもない。

また、本実施形態では移動体通信端末についての例を述べたが、基地局においても同様の効果が得られることは言うまでもない。

（第５の実施形態）
図１１は、本発明の第５の実施形態における半導体集積回路の動作タイミングを示した図である。半導体集積回路は順方向ガンメル特性および逆方向ガンメル特性の測定を、第４の実施形態においては毎受信時に実施していたが、本実施形態においては移動体通信端末の電源をオンした時に行う（図１１に示す斜線部分）。本実施形態では、順方向ガンメル特性および逆方向ガンメル特性の測定を、電源をオンした時に実施するので、第４の実施形態のように急激な周囲環境の変化、例えば、温度変化によるトランジスタの特性変化を校正することができるという効果は期待できない。しかし、順方向ガンメル特性および逆方向ガンメル特性の測定動作に伴う電力消費を抑えることができるという効果が期待できる。

なお、本実施形態では、順方向ガンメル特性および逆方向ガンメル特性の測定を、移動体通信端末の電源をオンした時に実施することとしたが、例えば、１日に１回等、一定の時間間隔毎に実施し、あるいは随時メンテナンスのために基地局から発せられる信号に基づいて実施しても構わない。

本発明の半導体集積回路は、携帯電話、ＰＨＳ、ＷＬＡＭ、ＷｉＭＡＸ、ＷｉＦｉ、ＵＷＢ等を含む移動体情報通信端末、移動体情報通信基地局、自動車衝突防止レーダ、特定小電力通信、ＥＴＣ、ＩＴＣ、ＷＬＬ等端末及び基地局等におけるトランジスタの特性を端末あるいは基地局内で随時測定を行い、その特性に基づいてトランジスタのばらつき補償等を行うことができる。

本発明の第１の実施形態の半導体集積回路を示す図 本発明の第１の実施形態の電流検出回路を示す図 本発明の第１の実施形態の順方向ガンメル特性の一例を示す図 本発明の第１の実施形態の逆方向ガンメル特性の一例を示す図 本発明の第１の実施形態における入力電力−ゲイン、および入力電力−電力付加効率のモンテカルロシミュレーション結果を示す図 本発明の第１の実施形態における相関テーブルの一例を示す図 本発明の第２の実施形態の半導体集積回路を示す図 本発明の第３の実施形態の半導体集積回路を示す図 本発明の第３の実施形態における相関テーブルの一例を示す図 本発明の第４の実施形態における半導体集積回路の動作タイミングを示す図 本発明の第５の実施形態における半導体集積回路の動作タイミングを示す図 従来技術における電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路を示す図 従来技術における移動体通信端末を示すブロック図

符号の説明

１０、１００、３００、４００ 半導体集積回路
２０ 移動体通信端末
２００ ハイサイド電流検出回路
１１、１０１、３０１ 入力端子
１２、１０２、２０８、３０２、Ｂｏ、Ｃｏ、Ｂｏ１、Ｂｏ２、Ｃｏ１、Ｃｏ２、Ｖｏ１、Ｖｏ２ 出力端子
１３、１４、１０３、１０４、３０３、３０４、３０５ 整合回路
１５、１０５、１０５ａ、１０５ｂ バイポーラトランジスタ
Ｉｂ、Ｉｂ１、Ｉｂ２ ベース電流
Ｉｃ、Ｉｃ１、Ｉｃ２ コレクタ電流
１６、１７、１０６、１０７、１０６ａ、１０７ａ、１０６ｂ、１０７ｂ インダクタ
１８、１０８、１０８ａ、１０８ｂ バイアス回路
１９、１０９、３０６ レジストリ
４０１ 可変コンデンサ
２０４ オペアンプ
２０５ ＭＯＳＦＥＴ
２０６ カレントミラー回路
２０１〜２０３、２０７ 抵抗器
１１０、３０７ 計算機
１１１、１１２、１１１ａ、１１２ａ、１１１ｂ、１１２ｂ 電流検出回路
２４ スイッチ
２１ アンテナ
２２ 携帯電話システム
２３ 測定・演算装置
２５ フィルタ
２６ ベースバンドＬＳＩ
２７ 高周波ＩＣ
２８ パワーモジュール
２９ 不揮発性メモリ
Ａ、Ｂ、Ｃ、Ｂ１、Ｂ２、Ｃ１、Ｃ２、Ｐ１、Ｐ２ 接続点
Ｔ１０、Ｔ２０ 相関テーブル

Claims (17)

1. 電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路であって、
   一方端が入力端子に接続され、入力インピーダンスを整合する第１の整合回路と、
   ベースが前記第１の整合回路の他方端に接続され、エミッタが接地されたバイポーラトランジスタと、
   一方端が前記バイポーラトランジスタのコレクタに接続され、他方端が出力端子に接続され、出力インピーダンスを整合する第２の整合回路と、
   一方端が前記バイポーラトランジスタのベースに接続された第１のインダクタと、
   一方端が前記バイポーラトランジスタのコレクタに接続された第２のインダクタと、
   第１の出力端子から前記バイポーラトランジスタへベース電流を供給し、第２の出力端子から前記バイポーラトランジスタへコレクタ電流を供給するバイアス回路と、
   一方端が前記第１のインダクタの他方端に接続され、他方端が前記バイアス回路の第１の出力端子に接続され、前記バイアス回路からのベース電流を検出する第１の電流検出回路と、
   一方端が前記第２のインダクタの他方端に接続され、他方端が前記バイアス回路の第２の出力端子に接続され、前記バイアス回路からのコレクタ電流を検出する第２の電流検出回路と、
   前記第１の電流検出回路および前記第２の電流検出回路が検出した結果に基づいて、前記バイポーラトランジスタのゲイン特性と相関関係にあるパラメータを計算する計算機と、
   前記計算機で得られるパラメータと前記バイポーラトランジスタのゲイン特性のばらつきを校正するための前記バイアス回路のバイアス条件とを対応付ける相関テーブルを予め格納しているレジストリとを備え、
   前記レジストリは、前記相関テーブルから前記計算機で得られたパラメータに対応するバイアス条件を選択し、前記選択したバイアス条件に基づいて、前記バイアス回路のベース電流とコレクタ電流とを制御することを特徴とする、半導体集積回路。
2. 電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路であって、
   一方端が入力端子に接続され、入力インピーダンスを整合する第１の整合回路と、
   ベースが前記第１の整合回路の他方端に接続され、エミッタが接地されたバイポーラトランジスタと、
   一方端が前記バイポーラトランジスタのコレクタに接続され、他方端が出力端子に接続され、出力インピーダンスを整合する第２の整合回路と、
   一方端が前記バイポーラトランジスタのベースに接続された第１のインダクタと、
   一方端が前記バイポーラトランジスタのコレクタに接続された第２のインダクタと、
   第１の出力端子から前記バイポーラトランジスタへベース電流を供給し、第２の出力端子から前記バイポーラトランジスタへコレクタ電流を供給するバイアス回路と、
   一方端が前記第１のインダクタの他方端に接続され、他方端が前記バイアス回路の第１の出力端子に接続され、前記バイアス回路からのベース電流を検出する第１の電流検出回路と、
   一方端が前記第２のインダクタの他方端に接続され、他方端が前記バイアス回路の第２の出力端子に接続され、前記バイアス回路からのコレクタ電流を検出する第２の電流検出回路と、
   前記第１の電流検出回路および前記第２の電流検出回路が検出した結果に基づいて、前記バイポーラトランジスタのゲイン特性と相関関係にあるパラメータを計算する計算機と、
   前記計算機で得られるパラメータと前記第１の整合回路の入力インピーダンス整合条件とを対応付ける相関テーブルを予め格納しているレジストリと、
   一方端が接地され、他方端が前記入力端子と前記第１の整合回路との接続点に接続された、前記第１の整合回路への入力信号の振幅を変化させる可変リアクタンス素子とを備え、
   前記レジストリは、前記相関テーブルから前記計算機で得られたパラメータに対応する入力インピーダンス整合条件を選択し、前記選択された入力インピーダンス整合条件に基づいて、前記可変リアクタンス素子の容量を制御することを特徴とする、半導体集積回路。
3. 前記可変リアクタンス素子は、可変コンデンサ、バラクタ、または可変容量ダイオードであることを特徴とする、請求項２に記載の半導体集積回路。
4. 前記バイアス回路と前記第１の電流検出回路と前記第２の電流検出回路とは、順方向ガンメル特性測定を行い、
   前記計算機は、前記順方向ガンメル特性測定の測定結果に基づいて、前記パラメータを計算することを特徴とする、請求項１〜３のいずれかに記載の半導体集積回路。
5. 前記バイアス回路と前記第１の電流検出回路と前記第２の電流検出回路とは、逆方向ガンメル特性測定を行い、
   前記計算機は、前記逆方向ガンメル特性測定の測定結果に基づいて、前記パラメータを計算することを特徴とする、請求項１〜４のいずれかに記載の半導体集積回路。
6. さらに、前記バイポーラトランジスタのコレクタに電圧検出回路が接続されており、
   前記バイアス回路と前記第２の電流検出回路と前記電圧検出回路とは、コレクタ電流−コレクタ電圧測定を行い、
   前記計算機は、前記コレクタ電流−コレクタ電圧測定の測定結果に基づいて、前記パラメータを計算することを特徴とする、請求項１〜５のいずれかに記載の半導体集積回路。
7. 電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路であって、
   一方端が入力端子に接続され、入力インピーダンスを整合する第１の整合回路と、
   ゲートが前記第１の整合回路の他方端に接続され、ソースが接地された電界効果トランジスタと、
   一方端が前記電界効果トランジスタのドレインに接続され、他方端が出力端子に接続され、出力インピーダンスを整合する第２の整合回路と、
   一方端が前記電界効果トランジスタのゲートに接続された第１のインダクタと、
   一方端が前記電界効果トランジスタのドレインに接続された第２のインダクタと、
   第１の出力端子から前記電界効果トランジスタへゲート電流を供給し、第２の出力端子から前記電界効果トランジスタへドレイン電流を供給するバイアス回路と、
   一方端が前記第１のインダクタの他方端に接続され、他方端が前記バイアス回路の第１の出力端子に接続され、前記バイアス回路からのゲート電流を検出する第１の電流検出回路と、
   一方端が前記第２のインダクタの他方端に接続され、他方端が前記バイアス回路の第２の出力端子に接続され、前記バイアス回路からのドレイン電流を検出する第２の電流検出回路と、
   前記第１の電流検出回路および前記第２の電流検出回路が検出した結果に基づいて、前記電界効果トランジスタのゲイン特性と相関関係にあるパラメータを計算する計算機と、
   前記計算機で得られるパラメータと前記電界効果トランジスタのゲイン特性のばらつきを校正するための前記バイアス回路のバイアス条件とを対応付ける相関テーブルを予め格納しているレジストリとを備え、
   前記レジストリは、前記相関テーブルから前記計算機で得られたパラメータに対応するバイアス条件を選択し、前記選択したバイアス条件に基づいて、前記バイアス回路のベース電流とコレクタ電流とを制御することを特徴とする、半導体集積回路。
8. 電力増幅回路のゲイン特性のばらつきを校正する半導体集積回路であって、
   一方端が入力端子に接続され、入力インピーダンスを整合する第１の整合回路と、
   ゲートが前記第１の整合回路の他方端に接続され、ソースが接地されたバイポーラトランジスタと、
   一方端が前記バイポーラトランジスタのドレインに接続され、他方端が出力端子に接続され、出力インピーダンスを整合する第２の整合回路と、
   一方端が前記バイポーラトランジスタのゲートに接続された第１のインダクタと、
   一方端が前記バイポーラトランジスタのドレインに接続された第２のインダクタと、
   第１の出力端子から前記バイポーラトランジスタへゲート電流を供給し、第２の出力端子から前記バイポーラトランジスタへドレイン電流を供給するバイアス回路と、
   一方端が前記第１のインダクタの他方端に接続され、他方端が前記バイアス回路の第１の出力端子に接続され、前記バイアス回路からのゲート電流を検出する第１の電流検出回路と、
   一方端が前記第２のインダクタの他方端に接続され、他方端が前記バイアス回路の第２の出力端子に接続され、前記バイアス回路からのドレイン電流を検出する第２の電流検出回路と、
   前記第１の電流検出回路および前記第２の電流検出回路が検出した結果に基づいて、前記バイポーラトランジスタのゲイン特性と相関関係にあるパラメータを計算する計算機と、
   前記計算機で得られるパラメータと前記第１の整合回路の入力インピーダンス整合条件とを対応付ける相関テーブルを予め格納しているレジストリと、
   一方端が接地され、他方端が前記入力端子と前記第１の整合回路との接続点に接続された、前記第１の整合回路への入力信号の振幅を変化させる可変リアクタンス素子とを備え、
   前記レジストリは、前記相関テーブルから前記計算機で得られたパラメータに対応する入力インピーダンス整合条件を選択し、前記選択された入力インピーダンス整合条件に基づいて、前記可変リアクタンス素子の容量を制御することを特徴とする、半導体集積回路。
9. 前記可変リアクタンス素子は、可変コンデンサ、バラクタ、または可変容量ダイオードであることを特徴とする、請求項８に記載の半導体集積回路。
10. 前記第１の電流検出回路は、ゲートリーク電流測定を行い、
    前記計算機は、前記ゲートリーク電流測定の測定結果に基づいて、前記パラメータを計算することを特徴とする、請求項７〜９に記載の半導体集積回路。
11. さらに、前記電界効果トランジスタのドレインにドレイン電圧検出回路が接続されており、
    前記第２の電流検出回路と前記ドレイン電圧検出回路とは、ドレイン電流−ドレイン電圧測定を行い、
    前記計算機は、前記ドレイン電流−ドレイン電圧測定の測定結果に基づいて、前記パラメータを計算することを特徴とする、請求項７〜１０のいずれかに記載の半導体集積回路。
12. さらに、前記電界効果トランジスタのゲートにゲート電圧検出回路が接続されており、
    前記第２の電流検出回路と前記ゲート電圧検出回路とは、ドレイン電流−ゲート電圧測定を行い、
    前記計算機は、前記ドレイン電流−ゲート電圧測定の測定結果に基づいて、前記パラメータを計算することを特徴とする、請求項７〜１１のいずれかに記載の半導体集積回路。
13. 前記電界効果トランジスタは、ＭＯＳトランジスタであることを特徴とする、請求項７〜１２のいずれかに記載の半導体集積回路。
14. 前記計算機が前記パラメータを計算するために必要な測定は、高周波信号を受信している時間帯に行うことを特徴とする、請求項１〜１３のいずれかに記載の半導体集積回路。
15. 前記計算機が前記パラメータを計算するために必要な測定は、移動体通信端末あるいは基地局の電源をオンした時に行うことを特徴とする、請求項１〜１３のいずれかに記載の半導体集積回路。
16. 請求項１４〜１５のいずれかに記載の半導体集積回路の一部の回路が、同一移動体通信端末あるいは基地局内に構成されていることを特徴とする、移動体通信端末あるいは基地局。
17. 請求項１４〜１５のいずれかに記載の半導体集積回路のすべての回路が、同一移動体通信端末あるいは基地局内に構成されていることを特徴とする、移動体通信端末あるいは基地局。

Images