JP4066411B2 - 光信号増幅回路 - Google Patents
光信号増幅回路 Download PDFInfo
- Publication number
- JP4066411B2 JP4066411B2 JP2002150368A JP2002150368A JP4066411B2 JP 4066411 B2 JP4066411 B2 JP 4066411B2 JP 2002150368 A JP2002150368 A JP 2002150368A JP 2002150368 A JP2002150368 A JP 2002150368A JP 4066411 B2 JP4066411 B2 JP 4066411B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- source
- voltage
- drain
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、受光素子の光電流を所望の電圧に変換する光信号増幅回路に関し、例えば、光磁気ディスクや光ディスクに記録されたデータを読み取るための光信号増幅回路に関する。
【０００２】
【従来技術】
従来、受光素子の光電流を所望の電圧に変換する光信号増幅回路としては、図６に示す回路構成のものが一般に用いられている。図６に示すように、入力端子と出力端子とを有し、光磁気ディスク等からの反射光を電気信号に変換する受光素子ＰＤが入力端子に接続された反転アンプ101 と、反転アンプ101 の入出力端子間に設けられた帰還抵抗102 とからなるＩ／Ｖアンプ103 で構成されている。なお、図６において、Ｃinは受光素子ＰＤの接合容量等の寄生容量である。
【０００３】
次に、このように構成された光信号増幅回路の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子ＰＤが受光し、光電流Ｉinが流れたとすると、この光電流Ｉinは帰還抵抗102 に供給される。このため光電流は帰還抵抗102 により電圧に変換されて出力される。よって、出力電圧Ｖo は、反転アンプ101 の入力端子電圧をＶin、帰還抵抗102 の値をＲf1，光電流Ｉinの値をIin とすると、次式（１）で表される。
Ｖo ＝Ｖin−Ｒf1×Ｉin ・・・・・・・・・・・・（１）
【０００４】
【発明が解決しようとする課題】
ここで、図６に示す光信号増幅回路の雑音は、入力換算雑音電流密度（単位：Ａ／√Ｈｚ）で表わされるが、この雑音は帰還抵抗102 による熱雑音と反転アンプ101 内部の入力部の半導体デバイスのショット雑音で支配され、帰還抵抗102 による熱雑音Ｉn Ｒf1は：次式（２）で表される。
Ｉn Ｒf1＝４ｋＴΔｆ／Ｒf1 ・・・・・・・・・・（２）
ここで、ｋ：ボルツマン定数、Ｔ：絶対温度、Δｆ：雑音帯域幅である。また、この回路の−３ｄＢ帯域ｆ-3dbは、次式（３）で表される。
ｆ-3db＝Ａ／（２π・Ｃin・Ｒf1） ・・・・・・・・（３）
ここで、Ａ：反転アンプ101 のオープンループ利得、Ｃin：受光素子ＰＤの接合容量等の寄生容量である。
【０００５】
これら（２），（３）式から雑音特性及び帯域特性には、帰還抵抗値が関係していることが分かる。ところで、半導体の製造プロセスのバラツキや温度の変動等により、抵抗の値は±20％〜±40％程度のバラツキがある。このため、雑音特性及び帯域特性も大きくばらつくことになる。
【０００６】
このように、図６に示す従来の光信号増幅回路では、半導体の製造プロセスのバラツキや温度の変動等により、帯域特性及び雑音特性を劣化させることなく光電流を所望のゲインで電圧に変換するという観点については、考慮がなされていない。
【０００７】
本発明は、上記観点に着目してなされたもので、例えば、光情報記録媒体からデータを読み出す再生時に、受光素子から出力される光電流を、半導体の製造プロセスのバラツキや温度の変動等の影響により帯域特性及び雑音特性を劣化させることなく、所望のゲインで電圧に変換できる光信号増幅回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、入力端子と出力端子とを有し、入力端子に受光素子からの光電流が入力される反転アンプと、ドレインが前記反転アンプの入力端子に接続され、ソースが前記反転アンプの出力端子に接続された第１のＮＭＯＳトランジスタとを具備し、前記光電流を電圧に変換するＩ／Ｖアンプと、演算増幅器と、ゲートが前記第１のＮＭＯＳトランジスタのゲートと前記演算増幅器の出力に接続された第２のＮＭＯＳトランジスタと、前記演算増幅器の非反転入力端子と前記第２のＮＭＯＳトランジスタのドレインに接続され、前記第２のＮＭＯＳトランジスタのドレイン−ソース間に電流を供給する第１の電流源と、一端が前記演算増幅器の反転入力端子に接続され、前記第２のＮＭＯＳトランジスタのドレイン−ソース間の電圧を決める第１の電圧源とを具備する抵抗値設定回路と、他端が前記第２のＮＭＯＳトランジスタのソースと前記第１の電圧源の他端に接続され、前記第２のＮＭＯＳトランジスタと前記第１の電圧源の基準電圧を設定する第２の電圧源とを備え、前記第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタを三極管領域で動作させ、前記第１のＮＭＯＳトランジスタのドレインとソースの間と、前記第２のＮＭＯＳトランジスタのドレインとソースの間を等価抵抗として用いるようにして、光信号増幅回路を構成し、ここで、前記第２の電圧源は、前記反転アンプと同一の構成である第２の反転アンプと、前記第２の反転アンプの入出力端子間に接続された帰還抵抗とを具備するリファレンス用Ｉ／Ｖアンプと、前記リファレンス用Ｉ／Ｖアンプの入力に接続された第２の電流源とで構成し、前記リファレンス用Ｉ／Ｖアンプの出力を前記第２のＮＭＯＳトランジスタと前記第１の電圧源の基準電圧としたことを特徴とするものである。
【０００９】
ここで、請求項１に係る発明に対応する実施の形態は、第１の実施の形態である。このように構成された光信号増幅回路においては、第２のＮＭＯＳトランジスタのドレイン−ソース間に第１の電流源の電流が流れ、ドレイン−ソース間に第１の電圧源の電圧が加わえられるように、演算増幅器の出力が第２のＮＭＯＳトランジスタのゲートを制御する。これにより、第２のＮＭＯＳトランジスタのドレイン−ソース間は、第１の電流源の電流値と第１の電圧源の電圧値で値が決まる抵抗となる。そして、第１のＮＭＯＳトランジスタのゲートにも、第２のＮＭＯＳトランジスタのゲートと同様に演算増幅器の出力が与えられており、第２の電圧源の電圧をＩ／Ｖアンプの出力電圧と同等の電圧に設定することで、第１のＮＭＯＳトランジスタのドレイン−ソース間は、第２のＮＭＯＳトランジスタのドレイン−ソース間と同様の抵抗とみなせる。したがって、Ｉ／Ｖアンプの帰還抵抗を電圧源及び電流源の値で決めることができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００１０】
請求項２に係る発明は、請求項１に係る光信号増幅回路において、前記第１の電圧源は、前記第２の電圧源又はリファレンス用Ｉ／Ｖアンプの出力に入力が接続されたＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力に前記第２のＮＭＯＳトランジスタ又はＰＭＯＳトランジスタのドレイン−ソース間の電圧を決めるデジタル信号を印加する手段と、出力が前記演算増幅器の反転入力端子に接続されたＤ／Ａコンバータとで構成されたことを特徴とするものである。
【００１１】
ここで、請求項２に係る発明に対応する実施の形態は、第３の実施の形態である。このように構成された光信号増幅回路においては、第１の電圧源の電圧値をデジタル信号により制御することで、Ｉ／Ｖアンプの帰還抵抗を設定・制御することが可能になる。
【００１２】
請求項３に係る発明は、入力端子と出力端子とを有し、入力端子に受光素子からの光電流が入力される反転アンプと、ソースが前記反転アンプの入力端子に接続され、ドレインが前記反転アンプの出力端子に接続された第１のＰＭＯＳトランジスタとを具備し、前記光電流を電圧に変換するＩ／Ｖアンプと、演算増幅器と、ゲートが前記第１のＰＭＯＳトランジスタのゲートと前記演算増幅器の出力に接続された第２のＰＭＯＳトランジスタと、前記演算増幅器の非反転入力端子と前記第２のＰＭＯＳトランジスタのドレインに接続され、前記第２のＰＭＯＳトランジスタのドレイン−ソース間に電流を供給する第１の電流源と、一端が前記演算増幅器の反転入力端子に接続され、前記第２のＰＭＯＳトランジスタのドレイン−ソース間の電圧を決める第１の電圧源とを具備する抵抗値設定回路と、前記第２のＰＭＯＳトランジスタのソースと前記第１の電圧源の他端に接続され、前記第２のＰＭＯＳトランジスタと前記第１の電圧源の基準電圧を設定する第２の電圧源とを備え、前記第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジスタを三極管領域で動作させ、前記第１のＰＭＯＳトランジスタのドレインとソースの間と、前記第２のＰＭＯＳトランジスタのドレインとソースの間を等価抵抗として用いるようにして、光信号増幅回路を構成し、ここで、前記第２の電圧源は、前記反転アンプと同一の構成である第２の反転アンプと、前記第２の反転アンプの入出力端子間に接続された帰還抵抗とを具備するリファレンス用Ｉ／Ｖアンプで構成し、前記リファレンス用Ｉ／Ｖアンプの入力を前記第２のＰＭＯＳトランジスタと前記第１の電圧源の基準電圧としたことを特徴とするものである。
【００１３】
ここで、請求項３に係る発明に対応する実施の形態は、第２の実施の形態である。このように構成された光信号増幅回路においては、第２のＰＭＯＳトランジスタのドレイン−ソース間に第１の電流源の電流が流れ、ドレイン−ソース間に第１の電圧源の電圧が加わえられるように、演算増幅器の出力が第２のＰＭＯＳトランジスタのゲートを制御する。これにより、第２のＰＭＯＳトランジスタのドレイン−ソース間は、第１の電流源の電流値と第１の電圧源の電圧値で値が決まる抵抗となる。そして、第１のＰＭＯＳトランジスタのゲートにも、第２のＰＭＯＳトランジスタのゲートと同様に演算増幅器の出力が与えられており、第２の電圧源の電圧をＩ／Ｖアンプの入力電圧と同等の電圧に設定することで、第１のＰＭＯＳトランジスタのドレイン−ソース間は、第２のＰＭＯＳトランジスタのドレイン−ソース間と同様の抵抗とみなせる。したがって、Ｉ／Ｖアンプの帰還抵抗を電圧源および電流源の値で決めることができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００１４】
請求項４に係る発明は、請求項３に係る光信号増幅回路において、前記第１の電圧源は、前記第２の電圧源又はリファレンス用Ｉ／Ｖアンプの出力に入力が接続されたＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力に前記第２のＮＭＯＳトランジスタ又はＰＭＯＳトランジスタのドレイン−ソース間の電圧を決めるデジタル信号を印加する手段と、出力が前記演算増幅器の反転入力端子に接続されたＤ／Ａコンバータとで構成されたことを特徴とするものである。
【００１５】
ここで、請求項４に係る発明に対応する実施の形態は、第３の実施の形態である。このように構成された光信号増幅回路においては、第１の電圧源の電圧値をデジタル信号により制御することで、Ｉ／Ｖアンプの帰還抵抗を設定・制御することが可能になる。
【００１６】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明に係る光信号増幅回路に関連する第１の参照例を示す回路構成図である。入力端子と出力端子とを有し、入力端子に受光素子ＰＤからの光電流が入力される反転アンプ１と、ドレインが反転アンプ１の入力端子に接続され、ソースが反転アンプ１の出力端子に接続された第１のＮＭＯＳトランジスタＱ１とを具備し、前記光電流を電圧に変換するＩ／Ｖアンプ11と、演算増幅器２と、ゲートが第１のＮＭＯＳトランジスタＱ１のゲートと演算増幅器２の出力に接続された第２のＮＭＯＳトランジスタＱ２と、演算増幅器２の非反転入力端子と第２のＮＭＯＳトランジスタＱ２のドレインに接続され、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間に電流を供給する第１の電流源３と、一端が演算増幅器２の反転入力端子に接続され、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間の電圧を決める第１の電圧源４とを具備する抵抗値設定回路12と、第２のＮＭＯＳトランジスタＱ２のソースと第１の電圧源４の他端に接続され、第２のＮＭＯＳトランジスタＱ２と第１の電圧源４の基準電圧を設定する第２の電圧源５とを備え、前記第１のＮＭＯＳトランジスタＱ１と第２のＮＭＯＳトランジスタＱ２を三極管領域で動作させ、第１のＮＭＯＳトランジスタＱ１のドレインとソースの間と、第２のＮＭＯＳトランジスタＱ２のドレインとソースの間を等価抵抗として用いるように構成されている。
【００１７】
次に、このように構成された第１の参照例の動作について説明する。まず、第１及び第２の電圧源４，５の電圧値をＶ１，Ｖ２とすると、第２のＮＭＯＳトランジスタＱ２のソース電圧はＶ２となり、そのドレイン電圧は負帰還が掛かった演算増幅器２のバーチャル・ショートの原理によりＶ２＋Ｖ１となる。これより、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間電圧Ｖdsは、Ｖds＝Ｖ１となる。よって、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間抵抗Ｒf2は、第１の電流源３の電流値をＩ１とすると、次式（４）で表わせる。 Ｒf2＝Ｖ1 ／Ｉ1 ・・・・・・・・・・・・・・・・（４）
【００１８】
また、第２のＮＭＯＳトランジスタＱ２が三極管領域で動作しているときには、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間抵抗Ｒf2は、次式（５）で表わせる。
Ｒf2＝１／｛μｎ×ＣOX2 ×（Ｗ2 ／Ｌ2 ）（Ｖgs2 −Ｖth2 ）｝
・・・・・・・・・（５）
μｎ：電子の移動度
ＣOX２：第２のＭＯＳトランジスタＱ２のゲート酸化膜容量
Ｗ２：第２のＭＯＳトランジスタＱ２のゲート幅
Ｌ２：第２のＭＯＳトランジスタＱ２のゲート長
Ｖth２：第２のＭＯＳトランジスタＱ２の閾値電圧
【００１９】
第１のＮＭＯＳトランジスタＱ１のソース電圧は、Ｉ／Ｖアンプ11の出力電圧Ｖo であり、ゲート電圧は第２のＮＭＯＳトランジスタＱ２のゲート電圧と同一で、演算増幅器２の出力電圧Ｖg となる。このため、第２の電圧源５の電圧Ｖ２をＩ／Ｖアンプ11の出力電圧Ｖo と同等の値にすると、第１及び第２のＮＭＯＳトランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs１，Ｖgs２は、次式（６）で表わせる。
Ｖgs1 ＝Ｖg −Ｖo ，Ｖgs2 ＝Ｖg −Ｖ2 ＝Ｖg −Ｖo
Ｖgs1 ＝Ｖgs2 ・・・・・・・・・・・・・・・・（６）
【００２０】
第１のＮＭＯＳトランジスタＱ１が三極管領域で動作しているときには、第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は、次式（７）で表わせる。
Ｒf1＝１／｛μｎ×ＣOX1 ×（Ｗ1 ／Ｌ1 ）（Ｖgs1 −Ｖth1 ）｝
・・・・・・・・・（７）
ＣOX１：第１のＭＯＳトランジスタＱ１のゲート酸化膜容量
Ｗ１：第１のＭＯＳトランジスタＱ１のゲート幅
Ｌ１：第１のＭＯＳトランジスタＱ１のゲート長
Ｖth１：第１のＭＯＳトランジスタＱ１の閾値電圧
ここで、第１及び第２のＮＭＯＳトランジスタＱ１とＱ２が同一特性（ＣOX１＝ＣOX２，Ｗ１＝Ｗ２，Ｌ１＝Ｌ２，Ｖth１＝Ｖth２）とすると、（４），（５），（６）より、（７）式は次式（８）で表わせる。
Ｒf1＝１／｛μｎ×ＣOX1 ×（Ｗ1 ／Ｌ1 ）（Ｖgs1 −Ｖth1 ）｝
＝１／｛μｎ×ＣOX2 ×（Ｗ2 ／Ｌ2 ）（Ｖgs2 −Ｖth2 ）｝
＝Ｒf2＝Ｖ1 ／Ｉ1 ・・・・・・・・・・・・・（８）
したがって、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は、第１の電圧源４の電圧値Ｖ１と電流源３の電流値Ｉ１で決まることになる。
【００２１】
このように本参照例では、光電流を電圧に変換するＩ／Ｖアンプ11の帰還抵抗を、第１の電圧源４と第１の電流源３の値で決めることができる第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1で構成したので、第１の電圧源４と第１の電流源３の値Ｖ１，Ｉ１を最適化することで、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００２２】
次に、本発明に係る第１の実施の形態について説明する。図２は、本発明に係る光信号増幅回路の第１の実施の形態を示す回路構成図である。図１に示した第１の参照例において、第２の電圧源５を、反転アンプ１と同一の構成である反転アンプ６と、反転アンプ６の入出力間に接続された帰還抵抗７とを具備するリファレンス用Ｉ／Ｖアンプ13と、リファレンス用Ｉ／Ｖアンプ13の入力に接続された第２の電流源８とで構成し、リファレンス用Ｉ／Ｖアンプ13の出力を第２のＮＭＯＳトランジスタＱ２と第１の電圧源４の基準電圧とするものである。
【００２３】
次に、このように構成された第１の実施の形態の動作について説明する。リファレンスＩ／Ｖアンプ13の出力電圧Ｖorは、第２の電流源８の電流値をＩ２，反転アンプ６の入力電圧をＶirとすると、次式（９）で表わせる。
Ｖor＝Ｖir−Ｒref ×Ｉ2 ・・・・・・・・・・・・（９）
Ｉ／Ｖアンプ11の出力電圧Ｖo は、光電流をＩin，反転アンプ１の入力電圧をＶi とすると、次式（10）で表わせる。
Ｖo ＝Ｖi −Ｒf1×Ｉin ・・・・・・・・・・・・（10）
ここで、反転アンプ１と反転アンプ６が同一構成であることから、Ｖir＝Ｖi であり、第２の電流源８の電流値Ｉ２を光電流と同程度とし、帰還抵抗７の値Ｒref を第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1と同じ値に設定すると、（９），（10）式より次式（11）が成り立つ。
Ｖor＝Ｖir−Ｒref ×Ｉ2 ＝Ｖi −Ｒf1×Ｉin＝Ｖo ・・・・・・（11）
【００２４】
（11）式より、第１及び第２のＮＭＯＳトランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs１，Ｖgs２は、演算増幅器２の出力電圧をＶg とすると、次式（12）で表わせる。
Ｖgs1 ＝Ｖg −Ｖo ，Ｖgs2 ＝Ｖg −Ｖor＝Ｖg −Ｖo
Ｖgs1 ＝Ｖgs2 ・・・・・・・・・・・・・・・・（12）
これは（６）式と同じであり、第１の参照例と同様に第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は（８）式となり、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は、第１の電圧源４の値Ｖ１と第１の電流源３の値Ｉ１で決まることになる。
【００２５】
このように本実施の形態では、第１の参照例と同様の効果が得られる。また、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキがあり、帰還抵抗Ｒref が変動した場合でも特性への影響を低減することが可能である。例えば、光磁気ディスクに記録されたデータを読み取る場合、光電流Iin は10μＡ程度となる。そこで、第２の電流源８の電流値をＩ２＝10μＡとし、Ｒf1，Ｒf2は20ｋΩとなるように、第１の電圧源４と第１の電流源３の値Ｖ１とＩ１を設定し、帰還抵抗７の値Ｒref も20ｋΩとする。ここで、帰還抵抗７の値Ｒref が＋40％ばらついたとすると、（９），（10）式からリファレンス用Ｉ／Ｖアンプ13の出力電圧Ｖorは、次式（13）となる。
Ｖor＝Ｖir−20ｋ×1.4 ×10μ＝Ｖo −20ｋ×0.4 ×10μ＝Ｖo −0.08
・・・・・・・・・（13）
【００２６】
Ｉ／Ｖアンプ11とリファレンス用Ｉ／Ｖアンプ13の出力電圧の差0.08Ｖが、第１及び第２のＮＭＯＳトランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs１，Ｖgs２の差となる。このとき、第２のＮＭＯＳトランジスタＱ２のゲート−ソース間電圧Ｖgs２が２Ｖとなるように第２のＮＭＯＳトランジスタＱ２のゲート長とゲート幅が設定され、第１のＮＭＯＳトランジスタＱ１のゲート長とゲート幅も第２のＮＭＯＳトランジスタＱ２と同一サイズであり、第１及び第２のＮＭＯＳトランジスタＱ１とＱ２の閾値電圧が、Ｖth１＝Ｖth２＝ 0.8Ｖとすると、（４），（５），（７）式より、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は、次式（14）となる。
Ｒf1＝１／｛μｎ×ＣOX1 ×（Ｗ1 ／Ｌ1 ）（Ｖgs1 −Ｖth1 ）｝
＝１／｛μｎ×ＣOX2 ×（Ｗ2 ／Ｌ2 ）（Ｖgs2 −0.08−0.8 ）｝
＝Ｒf2×（Ｖgs2 −0.8 ）／（Ｖgs2 −0.08−0.8 ）
＝（Ｖ1 ／Ｉ1 ）×（２−0.8 ）／（２−0.08−0.8 ）
＝20ｋ×1.07 ・・・・・・・・・・・・・・・（14）
【００２７】
よって、帰還抵抗７が40％ばらついた場合でも、帰還抵抗であるＲf1は７％程度の変動となり、変動を低減できる。第１及び第２のＮＭＯＳトランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs１，Ｖgs２を大きくすることで、更に変動を低減することも可能である。
【００２８】
次に、第２の参照例について説明する。図３は本発明に係る光信号増幅回路に関連する第２の参照例を示す回路構成図である。この参照例は、入力端子と出力端子とを有し、入力端子に受光素子ＰＤからの光電流が入力される反転アンプ１と、ソースが反転アンプ１の入力端子に接続され、ドレインが反転アンプ１の出力端子に接続された第１のＰＭＯＳトランジスタＱ１′とを具備し、光電流を電圧に変換するＩ／Ｖアンプ11と、演算増幅器２と、ゲートが第１のＰＭＯＳトランジスタＱ１′のゲートと演算増幅器２の出力に接続された第２のＰＭＯＳトランジスタＱ２′と、演算増幅器２の非反転入力端子と第２のＰＭＯＳトランジスタＱ２′のドレインに接続され、第２のＰＭＯＳトランジスタＱ２′のドレイン−ソース間に電流を供給する第１の電流源３と、一端が演算増幅器２の反転入力端子に接続され、第２のＰＭＯＳトランジスタＱ２′のドレイン−ソース間の電圧を決める第１の電圧源４とを具備する抵抗値設定回路12と、第２のＰＭＯＳトランジスタＱ２′のソースと第１の電圧源４の他端に接続され、第２のＰＭＯＳトランジスタＱ２′と第１の電圧源４の基準電圧を設定する第２の電圧源５とを備え、第１のＰＭＯＳトランジスタＱ１′と第２のＰＭＯＳトランジスタＱ２′を三極管領域で動作させ、第１のＰＭＯＳトランジスタＱ１′のドレインとソースの間と、第２のＰＭＯＳトランジスタＱ２′のドレインとソースの間を、等価抵抗として用いるように構成されている。
【００２９】
これにより、第２の電圧源５の電圧Ｖ２をＩ／Ｖアンプ11の入力電圧Ｖi と同等の値にし、第１及び第２のＰＭＯＳトランジスタＱ１′とＱ２′が同一特性とすると、第１の実施の形態と同様に、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＰＭＯＳトランジスタＱ１′のドレイン−ソース間抵抗Ｒf1は、第１の電圧源４の値Ｖ１と第１の電流源３の値Ｉ１で決まることになる。したがって、第１の電圧源４と第１の電流源３の値Ｖ１，Ｉ１を最適化することで、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００３０】
次に、第２の実施の形態について説明する。図４は、本発明に係る光信号増幅回路の第２の実施の形態を示す回路構成図である。この実施の形態は、図３に示した第２の参照例において、第２の電圧源５を、反転アンプ１と同一の構成である反転アンプ６と、反転アンプ６の入出力端子間に接続された帰還抵抗７とを具備するリファレンス用Ｉ／Ｖアンプ13で構成し、リファレンス用Ｉ／Ｖアンプ13の入力を第２のＰＭＯＳトランジスタＱ２′と第１の電圧源４の基準電圧とするものである。
【００３１】
これにより、反転アンプ１と反転アンプ６が同一構成であることから、反転アンプ１の入力端子電圧Ｖi と反転アンプ６の入力端子電圧Ｖirは、Ｖir＝Ｖi であり、第１及び第２のＰＭＯＳトランジスタＱ１′，Ｑ２′のゲート−ソース間電圧Ｖgs１，Ｖgs２は、演算増幅器２の出力電圧をＶg とすると、次式（15）で表わせる。
Ｖgs1 ＝Ｖg −Ｖi ，Ｖgs2 ＝Ｖg −Ｖir＝Ｖg −Ｖi
Ｖgs1 ＝Ｖgs2 ・・・・・・・・・・・・・・・・（15）
【００３２】
よって、第１の実施の形態と同様に、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＰＭＯＳトランジスタＱ１′のドレイン−ソース間抵抗Ｒf1は、第１の電圧源４の値Ｖ１と第１の電流源３の値Ｉ１で決まることになる。したがって、第１の電圧源４と第１の電流源３の値Ｖ１，Ｉ１を最適化することで、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００３３】
次に、第３の実施の形態について説明する。図５は、本発明に係る光信号増幅回路の第３の実施の形態を示す回路構成図である。図２に示した第１の実施の形態において、第１の電圧源４は、リファレンス用Ｉ／Ｖアンプ13の出力Ｖorに入力が接続されたＡ／Ｄコンバータと、このＡ／Ｄコンバータの出力に第２のＮＭＯＳトランジスタＱ２（又は第２のＰＭＯＳトランジスタＱ２′）のドレイン−ソース間の電圧を決めるデジタル信号Ｖ１を印加する手段９と、出力（Ｖor＋Ｖ１）が演算増幅器２の反転入力端子に接続されたＤ／Ａコンバータとで構成されたことを特徴とするものである。
【００３４】
これにより、第１の実施の形態と同様の動作をすると共に、第１の電圧源の電圧値Ｖ１をデジタル信号により制御・設定することになる。このため、第１の実施の形態と同様の効果が得られると共に、Ｉ／Ｖアンプ11の帰還抵抗Ｒf1をデジタル信号により設定・制御することが可能になる。
【００３５】
なお、この実施の形態では、図２に示した第１の実施の形態における第１の電圧源４に対して、その変形例を適用したものを示したが、この第１の電圧源４の変形例は、上記第１及び第２の参照例、並びに第２の実施の形態における第１の電圧源に対しても適用できるものであり、同様な効果が得られる。
【００３６】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明に係る光信号増幅回路によれば、受光素子から出力される光電流を、半導体の製造プロセスのバラツキや温度の変動等の影響により帯域特性及び雑音特性を劣化させることなく、所望のゲインで電圧に変換することができる。
【図面の簡単な説明】
【図１】 本発明に係る光信号増幅回路に関連する第１の参照例を示す回路構成図である。
【図２】 本発明に係る光信号増幅回路の第１の実施の形態を示す回路構成図である。
【図３】 本発明に係る光信号増幅回路に関連する第２の参照例を示す回路構成図である。
【図４】 本発明に係る光信号増幅回路の第２の実施の形態を示す回路構成図である。
【図５】 本発明に係る光信号増幅回路の第３の実施の形態を示す回路構成図である。
【図６】 従来の光信号増幅回路の構成例を示す回路構成図である。
【符号の説明】
１ 反転アンプ
２ 演算増幅器
３ 第１の電流源
４ 第１の電圧源
５ 第２の電圧源
６ 反転アンプ
７ 帰還抵抗
８ 第２の電流源
９ デジタル信号印加手段
11 Ｉ／Ｖアンプ
12 抵抗値設定回路
13 リファレンス用Ｉ／Ｖアンプ
【発明の属する技術分野】
この発明は、受光素子の光電流を所望の電圧に変換する光信号増幅回路に関し、例えば、光磁気ディスクや光ディスクに記録されたデータを読み取るための光信号増幅回路に関する。
【０００２】
【従来技術】
従来、受光素子の光電流を所望の電圧に変換する光信号増幅回路としては、図６に示す回路構成のものが一般に用いられている。図６に示すように、入力端子と出力端子とを有し、光磁気ディスク等からの反射光を電気信号に変換する受光素子ＰＤが入力端子に接続された反転アンプ101 と、反転アンプ101 の入出力端子間に設けられた帰還抵抗102 とからなるＩ／Ｖアンプ103 で構成されている。なお、図６において、Ｃinは受光素子ＰＤの接合容量等の寄生容量である。
【０００３】
次に、このように構成された光信号増幅回路の動作について説明する。例えば、光磁気ディスクからデータを読み出す再生時において、データ部からの反射光を受光素子ＰＤが受光し、光電流Ｉinが流れたとすると、この光電流Ｉinは帰還抵抗102 に供給される。このため光電流は帰還抵抗102 により電圧に変換されて出力される。よって、出力電圧Ｖo は、反転アンプ101 の入力端子電圧をＶin、帰還抵抗102 の値をＲf1，光電流Ｉinの値をIin とすると、次式（１）で表される。
Ｖo ＝Ｖin−Ｒf1×Ｉin ・・・・・・・・・・・・（１）
【０００４】
【発明が解決しようとする課題】
ここで、図６に示す光信号増幅回路の雑音は、入力換算雑音電流密度（単位：Ａ／√Ｈｚ）で表わされるが、この雑音は帰還抵抗102 による熱雑音と反転アンプ101 内部の入力部の半導体デバイスのショット雑音で支配され、帰還抵抗102 による熱雑音Ｉn Ｒf1は：次式（２）で表される。
Ｉn Ｒf1＝４ｋＴΔｆ／Ｒf1 ・・・・・・・・・・（２）
ここで、ｋ：ボルツマン定数、Ｔ：絶対温度、Δｆ：雑音帯域幅である。また、この回路の−３ｄＢ帯域ｆ-3dbは、次式（３）で表される。
ｆ-3db＝Ａ／（２π・Ｃin・Ｒf1） ・・・・・・・・（３）
ここで、Ａ：反転アンプ101 のオープンループ利得、Ｃin：受光素子ＰＤの接合容量等の寄生容量である。
【０００５】
これら（２），（３）式から雑音特性及び帯域特性には、帰還抵抗値が関係していることが分かる。ところで、半導体の製造プロセスのバラツキや温度の変動等により、抵抗の値は±20％〜±40％程度のバラツキがある。このため、雑音特性及び帯域特性も大きくばらつくことになる。
【０００６】
このように、図６に示す従来の光信号増幅回路では、半導体の製造プロセスのバラツキや温度の変動等により、帯域特性及び雑音特性を劣化させることなく光電流を所望のゲインで電圧に変換するという観点については、考慮がなされていない。
【０００７】
本発明は、上記観点に着目してなされたもので、例えば、光情報記録媒体からデータを読み出す再生時に、受光素子から出力される光電流を、半導体の製造プロセスのバラツキや温度の変動等の影響により帯域特性及び雑音特性を劣化させることなく、所望のゲインで電圧に変換できる光信号増幅回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、入力端子と出力端子とを有し、入力端子に受光素子からの光電流が入力される反転アンプと、ドレインが前記反転アンプの入力端子に接続され、ソースが前記反転アンプの出力端子に接続された第１のＮＭＯＳトランジスタとを具備し、前記光電流を電圧に変換するＩ／Ｖアンプと、演算増幅器と、ゲートが前記第１のＮＭＯＳトランジスタのゲートと前記演算増幅器の出力に接続された第２のＮＭＯＳトランジスタと、前記演算増幅器の非反転入力端子と前記第２のＮＭＯＳトランジスタのドレインに接続され、前記第２のＮＭＯＳトランジスタのドレイン−ソース間に電流を供給する第１の電流源と、一端が前記演算増幅器の反転入力端子に接続され、前記第２のＮＭＯＳトランジスタのドレイン−ソース間の電圧を決める第１の電圧源とを具備する抵抗値設定回路と、他端が前記第２のＮＭＯＳトランジスタのソースと前記第１の電圧源の他端に接続され、前記第２のＮＭＯＳトランジスタと前記第１の電圧源の基準電圧を設定する第２の電圧源とを備え、前記第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタを三極管領域で動作させ、前記第１のＮＭＯＳトランジスタのドレインとソースの間と、前記第２のＮＭＯＳトランジスタのドレインとソースの間を等価抵抗として用いるようにして、光信号増幅回路を構成し、ここで、前記第２の電圧源は、前記反転アンプと同一の構成である第２の反転アンプと、前記第２の反転アンプの入出力端子間に接続された帰還抵抗とを具備するリファレンス用Ｉ／Ｖアンプと、前記リファレンス用Ｉ／Ｖアンプの入力に接続された第２の電流源とで構成し、前記リファレンス用Ｉ／Ｖアンプの出力を前記第２のＮＭＯＳトランジスタと前記第１の電圧源の基準電圧としたことを特徴とするものである。
【０００９】
ここで、請求項１に係る発明に対応する実施の形態は、第１の実施の形態である。このように構成された光信号増幅回路においては、第２のＮＭＯＳトランジスタのドレイン−ソース間に第１の電流源の電流が流れ、ドレイン−ソース間に第１の電圧源の電圧が加わえられるように、演算増幅器の出力が第２のＮＭＯＳトランジスタのゲートを制御する。これにより、第２のＮＭＯＳトランジスタのドレイン−ソース間は、第１の電流源の電流値と第１の電圧源の電圧値で値が決まる抵抗となる。そして、第１のＮＭＯＳトランジスタのゲートにも、第２のＮＭＯＳトランジスタのゲートと同様に演算増幅器の出力が与えられており、第２の電圧源の電圧をＩ／Ｖアンプの出力電圧と同等の電圧に設定することで、第１のＮＭＯＳトランジスタのドレイン−ソース間は、第２のＮＭＯＳトランジスタのドレイン−ソース間と同様の抵抗とみなせる。したがって、Ｉ／Ｖアンプの帰還抵抗を電圧源及び電流源の値で決めることができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００１０】
請求項２に係る発明は、請求項１に係る光信号増幅回路において、前記第１の電圧源は、前記第２の電圧源又はリファレンス用Ｉ／Ｖアンプの出力に入力が接続されたＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力に前記第２のＮＭＯＳトランジスタ又はＰＭＯＳトランジスタのドレイン−ソース間の電圧を決めるデジタル信号を印加する手段と、出力が前記演算増幅器の反転入力端子に接続されたＤ／Ａコンバータとで構成されたことを特徴とするものである。
【００１１】
ここで、請求項２に係る発明に対応する実施の形態は、第３の実施の形態である。このように構成された光信号増幅回路においては、第１の電圧源の電圧値をデジタル信号により制御することで、Ｉ／Ｖアンプの帰還抵抗を設定・制御することが可能になる。
【００１２】
請求項３に係る発明は、入力端子と出力端子とを有し、入力端子に受光素子からの光電流が入力される反転アンプと、ソースが前記反転アンプの入力端子に接続され、ドレインが前記反転アンプの出力端子に接続された第１のＰＭＯＳトランジスタとを具備し、前記光電流を電圧に変換するＩ／Ｖアンプと、演算増幅器と、ゲートが前記第１のＰＭＯＳトランジスタのゲートと前記演算増幅器の出力に接続された第２のＰＭＯＳトランジスタと、前記演算増幅器の非反転入力端子と前記第２のＰＭＯＳトランジスタのドレインに接続され、前記第２のＰＭＯＳトランジスタのドレイン−ソース間に電流を供給する第１の電流源と、一端が前記演算増幅器の反転入力端子に接続され、前記第２のＰＭＯＳトランジスタのドレイン−ソース間の電圧を決める第１の電圧源とを具備する抵抗値設定回路と、前記第２のＰＭＯＳトランジスタのソースと前記第１の電圧源の他端に接続され、前記第２のＰＭＯＳトランジスタと前記第１の電圧源の基準電圧を設定する第２の電圧源とを備え、前記第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジスタを三極管領域で動作させ、前記第１のＰＭＯＳトランジスタのドレインとソースの間と、前記第２のＰＭＯＳトランジスタのドレインとソースの間を等価抵抗として用いるようにして、光信号増幅回路を構成し、ここで、前記第２の電圧源は、前記反転アンプと同一の構成である第２の反転アンプと、前記第２の反転アンプの入出力端子間に接続された帰還抵抗とを具備するリファレンス用Ｉ／Ｖアンプで構成し、前記リファレンス用Ｉ／Ｖアンプの入力を前記第２のＰＭＯＳトランジスタと前記第１の電圧源の基準電圧としたことを特徴とするものである。
【００１３】
ここで、請求項３に係る発明に対応する実施の形態は、第２の実施の形態である。このように構成された光信号増幅回路においては、第２のＰＭＯＳトランジスタのドレイン−ソース間に第１の電流源の電流が流れ、ドレイン−ソース間に第１の電圧源の電圧が加わえられるように、演算増幅器の出力が第２のＰＭＯＳトランジスタのゲートを制御する。これにより、第２のＰＭＯＳトランジスタのドレイン−ソース間は、第１の電流源の電流値と第１の電圧源の電圧値で値が決まる抵抗となる。そして、第１のＰＭＯＳトランジスタのゲートにも、第２のＰＭＯＳトランジスタのゲートと同様に演算増幅器の出力が与えられており、第２の電圧源の電圧をＩ／Ｖアンプの入力電圧と同等の電圧に設定することで、第１のＰＭＯＳトランジスタのドレイン−ソース間は、第２のＰＭＯＳトランジスタのドレイン−ソース間と同様の抵抗とみなせる。したがって、Ｉ／Ｖアンプの帰還抵抗を電圧源および電流源の値で決めることができ、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００１４】
請求項４に係る発明は、請求項３に係る光信号増幅回路において、前記第１の電圧源は、前記第２の電圧源又はリファレンス用Ｉ／Ｖアンプの出力に入力が接続されたＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力に前記第２のＮＭＯＳトランジスタ又はＰＭＯＳトランジスタのドレイン−ソース間の電圧を決めるデジタル信号を印加する手段と、出力が前記演算増幅器の反転入力端子に接続されたＤ／Ａコンバータとで構成されたことを特徴とするものである。
【００１５】
ここで、請求項４に係る発明に対応する実施の形態は、第３の実施の形態である。このように構成された光信号増幅回路においては、第１の電圧源の電圧値をデジタル信号により制御することで、Ｉ／Ｖアンプの帰還抵抗を設定・制御することが可能になる。
【００１６】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明に係る光信号増幅回路に関連する第１の参照例を示す回路構成図である。入力端子と出力端子とを有し、入力端子に受光素子ＰＤからの光電流が入力される反転アンプ１と、ドレインが反転アンプ１の入力端子に接続され、ソースが反転アンプ１の出力端子に接続された第１のＮＭＯＳトランジスタＱ１とを具備し、前記光電流を電圧に変換するＩ／Ｖアンプ11と、演算増幅器２と、ゲートが第１のＮＭＯＳトランジスタＱ１のゲートと演算増幅器２の出力に接続された第２のＮＭＯＳトランジスタＱ２と、演算増幅器２の非反転入力端子と第２のＮＭＯＳトランジスタＱ２のドレインに接続され、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間に電流を供給する第１の電流源３と、一端が演算増幅器２の反転入力端子に接続され、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間の電圧を決める第１の電圧源４とを具備する抵抗値設定回路12と、第２のＮＭＯＳトランジスタＱ２のソースと第１の電圧源４の他端に接続され、第２のＮＭＯＳトランジスタＱ２と第１の電圧源４の基準電圧を設定する第２の電圧源５とを備え、前記第１のＮＭＯＳトランジスタＱ１と第２のＮＭＯＳトランジスタＱ２を三極管領域で動作させ、第１のＮＭＯＳトランジスタＱ１のドレインとソースの間と、第２のＮＭＯＳトランジスタＱ２のドレインとソースの間を等価抵抗として用いるように構成されている。
【００１７】
次に、このように構成された第１の参照例の動作について説明する。まず、第１及び第２の電圧源４，５の電圧値をＶ１，Ｖ２とすると、第２のＮＭＯＳトランジスタＱ２のソース電圧はＶ２となり、そのドレイン電圧は負帰還が掛かった演算増幅器２のバーチャル・ショートの原理によりＶ２＋Ｖ１となる。これより、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間電圧Ｖdsは、Ｖds＝Ｖ１となる。よって、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間抵抗Ｒf2は、第１の電流源３の電流値をＩ１とすると、次式（４）で表わせる。 Ｒf2＝Ｖ1 ／Ｉ1 ・・・・・・・・・・・・・・・・（４）
【００１８】
また、第２のＮＭＯＳトランジスタＱ２が三極管領域で動作しているときには、第２のＮＭＯＳトランジスタＱ２のドレイン−ソース間抵抗Ｒf2は、次式（５）で表わせる。
Ｒf2＝１／｛μｎ×ＣOX2 ×（Ｗ2 ／Ｌ2 ）（Ｖgs2 −Ｖth2 ）｝
・・・・・・・・・（５）
μｎ：電子の移動度
ＣOX２：第２のＭＯＳトランジスタＱ２のゲート酸化膜容量
Ｗ２：第２のＭＯＳトランジスタＱ２のゲート幅
Ｌ２：第２のＭＯＳトランジスタＱ２のゲート長
Ｖth２：第２のＭＯＳトランジスタＱ２の閾値電圧
【００１９】
第１のＮＭＯＳトランジスタＱ１のソース電圧は、Ｉ／Ｖアンプ11の出力電圧Ｖo であり、ゲート電圧は第２のＮＭＯＳトランジスタＱ２のゲート電圧と同一で、演算増幅器２の出力電圧Ｖg となる。このため、第２の電圧源５の電圧Ｖ２をＩ／Ｖアンプ11の出力電圧Ｖo と同等の値にすると、第１及び第２のＮＭＯＳトランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs１，Ｖgs２は、次式（６）で表わせる。
Ｖgs1 ＝Ｖg −Ｖo ，Ｖgs2 ＝Ｖg −Ｖ2 ＝Ｖg −Ｖo
Ｖgs1 ＝Ｖgs2 ・・・・・・・・・・・・・・・・（６）
【００２０】
第１のＮＭＯＳトランジスタＱ１が三極管領域で動作しているときには、第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は、次式（７）で表わせる。
Ｒf1＝１／｛μｎ×ＣOX1 ×（Ｗ1 ／Ｌ1 ）（Ｖgs1 −Ｖth1 ）｝
・・・・・・・・・（７）
ＣOX１：第１のＭＯＳトランジスタＱ１のゲート酸化膜容量
Ｗ１：第１のＭＯＳトランジスタＱ１のゲート幅
Ｌ１：第１のＭＯＳトランジスタＱ１のゲート長
Ｖth１：第１のＭＯＳトランジスタＱ１の閾値電圧
ここで、第１及び第２のＮＭＯＳトランジスタＱ１とＱ２が同一特性（ＣOX１＝ＣOX２，Ｗ１＝Ｗ２，Ｌ１＝Ｌ２，Ｖth１＝Ｖth２）とすると、（４），（５），（６）より、（７）式は次式（８）で表わせる。
Ｒf1＝１／｛μｎ×ＣOX1 ×（Ｗ1 ／Ｌ1 ）（Ｖgs1 −Ｖth1 ）｝
＝１／｛μｎ×ＣOX2 ×（Ｗ2 ／Ｌ2 ）（Ｖgs2 −Ｖth2 ）｝
＝Ｒf2＝Ｖ1 ／Ｉ1 ・・・・・・・・・・・・・（８）
したがって、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は、第１の電圧源４の電圧値Ｖ１と電流源３の電流値Ｉ１で決まることになる。
【００２１】
このように本参照例では、光電流を電圧に変換するＩ／Ｖアンプ11の帰還抵抗を、第１の電圧源４と第１の電流源３の値で決めることができる第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1で構成したので、第１の電圧源４と第１の電流源３の値Ｖ１，Ｉ１を最適化することで、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００２２】
次に、本発明に係る第１の実施の形態について説明する。図２は、本発明に係る光信号増幅回路の第１の実施の形態を示す回路構成図である。図１に示した第１の参照例において、第２の電圧源５を、反転アンプ１と同一の構成である反転アンプ６と、反転アンプ６の入出力間に接続された帰還抵抗７とを具備するリファレンス用Ｉ／Ｖアンプ13と、リファレンス用Ｉ／Ｖアンプ13の入力に接続された第２の電流源８とで構成し、リファレンス用Ｉ／Ｖアンプ13の出力を第２のＮＭＯＳトランジスタＱ２と第１の電圧源４の基準電圧とするものである。
【００２３】
次に、このように構成された第１の実施の形態の動作について説明する。リファレンスＩ／Ｖアンプ13の出力電圧Ｖorは、第２の電流源８の電流値をＩ２，反転アンプ６の入力電圧をＶirとすると、次式（９）で表わせる。
Ｖor＝Ｖir−Ｒref ×Ｉ2 ・・・・・・・・・・・・（９）
Ｉ／Ｖアンプ11の出力電圧Ｖo は、光電流をＩin，反転アンプ１の入力電圧をＶi とすると、次式（10）で表わせる。
Ｖo ＝Ｖi −Ｒf1×Ｉin ・・・・・・・・・・・・（10）
ここで、反転アンプ１と反転アンプ６が同一構成であることから、Ｖir＝Ｖi であり、第２の電流源８の電流値Ｉ２を光電流と同程度とし、帰還抵抗７の値Ｒref を第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1と同じ値に設定すると、（９），（10）式より次式（11）が成り立つ。
Ｖor＝Ｖir−Ｒref ×Ｉ2 ＝Ｖi −Ｒf1×Ｉin＝Ｖo ・・・・・・（11）
【００２４】
（11）式より、第１及び第２のＮＭＯＳトランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs１，Ｖgs２は、演算増幅器２の出力電圧をＶg とすると、次式（12）で表わせる。
Ｖgs1 ＝Ｖg −Ｖo ，Ｖgs2 ＝Ｖg −Ｖor＝Ｖg −Ｖo
Ｖgs1 ＝Ｖgs2 ・・・・・・・・・・・・・・・・（12）
これは（６）式と同じであり、第１の参照例と同様に第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は（８）式となり、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は、第１の電圧源４の値Ｖ１と第１の電流源３の値Ｉ１で決まることになる。
【００２５】
このように本実施の形態では、第１の参照例と同様の効果が得られる。また、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキがあり、帰還抵抗Ｒref が変動した場合でも特性への影響を低減することが可能である。例えば、光磁気ディスクに記録されたデータを読み取る場合、光電流Iin は10μＡ程度となる。そこで、第２の電流源８の電流値をＩ２＝10μＡとし、Ｒf1，Ｒf2は20ｋΩとなるように、第１の電圧源４と第１の電流源３の値Ｖ１とＩ１を設定し、帰還抵抗７の値Ｒref も20ｋΩとする。ここで、帰還抵抗７の値Ｒref が＋40％ばらついたとすると、（９），（10）式からリファレンス用Ｉ／Ｖアンプ13の出力電圧Ｖorは、次式（13）となる。
Ｖor＝Ｖir−20ｋ×1.4 ×10μ＝Ｖo −20ｋ×0.4 ×10μ＝Ｖo −0.08
・・・・・・・・・（13）
【００２６】
Ｉ／Ｖアンプ11とリファレンス用Ｉ／Ｖアンプ13の出力電圧の差0.08Ｖが、第１及び第２のＮＭＯＳトランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs１，Ｖgs２の差となる。このとき、第２のＮＭＯＳトランジスタＱ２のゲート−ソース間電圧Ｖgs２が２Ｖとなるように第２のＮＭＯＳトランジスタＱ２のゲート長とゲート幅が設定され、第１のＮＭＯＳトランジスタＱ１のゲート長とゲート幅も第２のＮＭＯＳトランジスタＱ２と同一サイズであり、第１及び第２のＮＭＯＳトランジスタＱ１とＱ２の閾値電圧が、Ｖth１＝Ｖth２＝ 0.8Ｖとすると、（４），（５），（７）式より、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＮＭＯＳトランジスタＱ１のドレイン−ソース間抵抗Ｒf1は、次式（14）となる。
Ｒf1＝１／｛μｎ×ＣOX1 ×（Ｗ1 ／Ｌ1 ）（Ｖgs1 −Ｖth1 ）｝
＝１／｛μｎ×ＣOX2 ×（Ｗ2 ／Ｌ2 ）（Ｖgs2 −0.08−0.8 ）｝
＝Ｒf2×（Ｖgs2 −0.8 ）／（Ｖgs2 −0.08−0.8 ）
＝（Ｖ1 ／Ｉ1 ）×（２−0.8 ）／（２−0.08−0.8 ）
＝20ｋ×1.07 ・・・・・・・・・・・・・・・（14）
【００２７】
よって、帰還抵抗７が40％ばらついた場合でも、帰還抵抗であるＲf1は７％程度の変動となり、変動を低減できる。第１及び第２のＮＭＯＳトランジスタＱ１，Ｑ２のゲート−ソース間電圧Ｖgs１，Ｖgs２を大きくすることで、更に変動を低減することも可能である。
【００２８】
次に、第２の参照例について説明する。図３は本発明に係る光信号増幅回路に関連する第２の参照例を示す回路構成図である。この参照例は、入力端子と出力端子とを有し、入力端子に受光素子ＰＤからの光電流が入力される反転アンプ１と、ソースが反転アンプ１の入力端子に接続され、ドレインが反転アンプ１の出力端子に接続された第１のＰＭＯＳトランジスタＱ１′とを具備し、光電流を電圧に変換するＩ／Ｖアンプ11と、演算増幅器２と、ゲートが第１のＰＭＯＳトランジスタＱ１′のゲートと演算増幅器２の出力に接続された第２のＰＭＯＳトランジスタＱ２′と、演算増幅器２の非反転入力端子と第２のＰＭＯＳトランジスタＱ２′のドレインに接続され、第２のＰＭＯＳトランジスタＱ２′のドレイン−ソース間に電流を供給する第１の電流源３と、一端が演算増幅器２の反転入力端子に接続され、第２のＰＭＯＳトランジスタＱ２′のドレイン−ソース間の電圧を決める第１の電圧源４とを具備する抵抗値設定回路12と、第２のＰＭＯＳトランジスタＱ２′のソースと第１の電圧源４の他端に接続され、第２のＰＭＯＳトランジスタＱ２′と第１の電圧源４の基準電圧を設定する第２の電圧源５とを備え、第１のＰＭＯＳトランジスタＱ１′と第２のＰＭＯＳトランジスタＱ２′を三極管領域で動作させ、第１のＰＭＯＳトランジスタＱ１′のドレインとソースの間と、第２のＰＭＯＳトランジスタＱ２′のドレインとソースの間を、等価抵抗として用いるように構成されている。
【００２９】
これにより、第２の電圧源５の電圧Ｖ２をＩ／Ｖアンプ11の入力電圧Ｖi と同等の値にし、第１及び第２のＰＭＯＳトランジスタＱ１′とＱ２′が同一特性とすると、第１の実施の形態と同様に、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＰＭＯＳトランジスタＱ１′のドレイン−ソース間抵抗Ｒf1は、第１の電圧源４の値Ｖ１と第１の電流源３の値Ｉ１で決まることになる。したがって、第１の電圧源４と第１の電流源３の値Ｖ１，Ｉ１を最適化することで、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００３０】
次に、第２の実施の形態について説明する。図４は、本発明に係る光信号増幅回路の第２の実施の形態を示す回路構成図である。この実施の形態は、図３に示した第２の参照例において、第２の電圧源５を、反転アンプ１と同一の構成である反転アンプ６と、反転アンプ６の入出力端子間に接続された帰還抵抗７とを具備するリファレンス用Ｉ／Ｖアンプ13で構成し、リファレンス用Ｉ／Ｖアンプ13の入力を第２のＰＭＯＳトランジスタＱ２′と第１の電圧源４の基準電圧とするものである。
【００３１】
これにより、反転アンプ１と反転アンプ６が同一構成であることから、反転アンプ１の入力端子電圧Ｖi と反転アンプ６の入力端子電圧Ｖirは、Ｖir＝Ｖi であり、第１及び第２のＰＭＯＳトランジスタＱ１′，Ｑ２′のゲート−ソース間電圧Ｖgs１，Ｖgs２は、演算増幅器２の出力電圧をＶg とすると、次式（15）で表わせる。
Ｖgs1 ＝Ｖg −Ｖi ，Ｖgs2 ＝Ｖg −Ｖir＝Ｖg −Ｖi
Ｖgs1 ＝Ｖgs2 ・・・・・・・・・・・・・・・・（15）
【００３２】
よって、第１の実施の形態と同様に、Ｉ／Ｖアンプ11の帰還抵抗となる第１のＰＭＯＳトランジスタＱ１′のドレイン−ソース間抵抗Ｒf1は、第１の電圧源４の値Ｖ１と第１の電流源３の値Ｉ１で決まることになる。したがって、第１の電圧源４と第１の電流源３の値Ｖ１，Ｉ１を最適化することで、半導体の製造プロセスのバラツキや温度の変動等による抵抗値のバラツキの影響により、帯域特性及び雑音特性を劣化させることなく、光電流を所望のゲインで電圧に変換することが可能となる。
【００３３】
次に、第３の実施の形態について説明する。図５は、本発明に係る光信号増幅回路の第３の実施の形態を示す回路構成図である。図２に示した第１の実施の形態において、第１の電圧源４は、リファレンス用Ｉ／Ｖアンプ13の出力Ｖorに入力が接続されたＡ／Ｄコンバータと、このＡ／Ｄコンバータの出力に第２のＮＭＯＳトランジスタＱ２（又は第２のＰＭＯＳトランジスタＱ２′）のドレイン−ソース間の電圧を決めるデジタル信号Ｖ１を印加する手段９と、出力（Ｖor＋Ｖ１）が演算増幅器２の反転入力端子に接続されたＤ／Ａコンバータとで構成されたことを特徴とするものである。
【００３４】
これにより、第１の実施の形態と同様の動作をすると共に、第１の電圧源の電圧値Ｖ１をデジタル信号により制御・設定することになる。このため、第１の実施の形態と同様の効果が得られると共に、Ｉ／Ｖアンプ11の帰還抵抗Ｒf1をデジタル信号により設定・制御することが可能になる。
【００３５】
なお、この実施の形態では、図２に示した第１の実施の形態における第１の電圧源４に対して、その変形例を適用したものを示したが、この第１の電圧源４の変形例は、上記第１及び第２の参照例、並びに第２の実施の形態における第１の電圧源に対しても適用できるものであり、同様な効果が得られる。
【００３６】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明に係る光信号増幅回路によれば、受光素子から出力される光電流を、半導体の製造プロセスのバラツキや温度の変動等の影響により帯域特性及び雑音特性を劣化させることなく、所望のゲインで電圧に変換することができる。
【図面の簡単な説明】
【図１】 本発明に係る光信号増幅回路に関連する第１の参照例を示す回路構成図である。
【図２】 本発明に係る光信号増幅回路の第１の実施の形態を示す回路構成図である。
【図３】 本発明に係る光信号増幅回路に関連する第２の参照例を示す回路構成図である。
【図４】 本発明に係る光信号増幅回路の第２の実施の形態を示す回路構成図である。
【図５】 本発明に係る光信号増幅回路の第３の実施の形態を示す回路構成図である。
【図６】 従来の光信号増幅回路の構成例を示す回路構成図である。
【符号の説明】
１ 反転アンプ
２ 演算増幅器
３ 第１の電流源
４ 第１の電圧源
５ 第２の電圧源
６ 反転アンプ
７ 帰還抵抗
８ 第２の電流源
９ デジタル信号印加手段
11 Ｉ／Ｖアンプ
12 抵抗値設定回路
13 リファレンス用Ｉ／Ｖアンプ
Claims (4)
- 入力端子と出力端子とを有し、入力端子に受光素子からの光電流が入力される反転アンプと、ドレインが前記反転アンプの入力端子に接続され、ソースが前記反転アンプの出力端子に接続された第１のＮＭＯＳトランジスタとを具備し、前記光電流を電圧に変換するＩ／Ｖアンプと、演算増幅器と、ゲートが前記第１のＮＭＯＳトランジスタのゲートと前記演算増幅器の出力に接続された第２のＮＭＯＳトランジスタと、前記演算増幅器の非反転入力端子と前記第２のＮＭＯＳトランジスタのドレインに接続され、前記第２のＮＭＯＳトランジスタのドレイン−ソース間に電流を供給する第１の電流源と、一端が前記演算増幅器の反転入力端子に接続され、前記第２のＮＭＯＳトランジスタのドレイン−ソース間の電圧を決める第１の電圧源とを具備する抵抗値設定回路と、前記第２のＮＭＯＳトランジスタのソースと前記第１の電圧源の他端に接続され、前記第２のＮＭＯＳトランジスタと前記第１の電圧源の基準電圧を設定する第２の電圧源とを備え、前記第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタを三極管領域で動作させ、前記第１のＮＭＯＳトランジスタのドレインとソースの間と、前記第２のＮＭＯＳトランジスタのドレインとソースの間を等価抵抗として用いるように構成し、ここで、前記第２の電圧源は、前記反転アンプと同一の構成である第２の反転アンプと、前記第２の反転アンプの入出力端子間に接続された帰還抵抗とを具備するリファレンス用Ｉ／Ｖアンプと、前記リファレンス用Ｉ／Ｖアンプの入力に接続された第２の電流源とで構成し、前記リファレンス用Ｉ／Ｖアンプの出力を前記第２のＮＭＯＳトランジスタと前記第１の電圧源の基準電圧としたことを特徴とする光信号増幅回路。
- 前記第１の電圧源は、前記第２の電圧源又はリファレンス用Ｉ／Ｖアンプの出力に入力が接続されたＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力に前記第２のＮＭＯＳトランジスタ又はＰＭＯＳトランジスタのドレイン−ソース間の電圧を決めるデジタル信号を印加する手段と、出力が前記演算増幅器の反転入力端子に接続されたＤ／Ａコンバータとで構成されたことを特徴とする請求項１に係る光信号増幅回路。
- 入力端子と出力端子とを有し、入力端子に受光素子からの光電流が入力される反転アンプと、ソースが前記反転アンプの入力端子に接続され、ドレインが前記反転アンプの出力端子に接続された第１のＰＭＯＳトランジスタとを具備し、前記光電流を電圧に変換するＩ／Ｖアンプと、演算増幅器と、ゲートが前記第１のＰＭＯＳトランジスタのゲートと前記演算増幅器の出力に接続された第２のＰＭＯＳトランジスタと、前記演算増幅器の非反転入力端子と前記第２のＰＭＯＳトランジスタのドレインに接続され、前記第２のＰＭＯＳトランジスタのドレイン−ソース間に電流を供給する第１の電流源と、一端が前記演算増幅器の反転入力端子に接続され、前記第２のＰＭＯＳトランジスタのドレイン−ソース間の電圧を決める第１の電圧源とを具備する抵抗値設定回路と、前記第２のＰＭＯＳトランジスタのソースと前記第１の電圧源の他端に接続され、前記第２のＰＭＯＳトランジスタと前記第１の電圧源の基準電圧を設定する第２の電圧源とを備え、前記第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジスタを三極管領域で動作させ、前記第１のＰＭＯＳトランジスタのドレインとソースの間と、前記第２のＰＭＯＳトランジスタのドレインとソースの間を等価抵抗として用いるように構成し、ここで、前記第２の電圧源は、前記反転アンプと同一の構成である第２の反転アンプと、前記第２の反転アンプの入出力端子間に接続された帰還抵抗とを具備するリファレンス用Ｉ／Ｖアンプとで構成し、前記リファレンス用Ｉ／Ｖアンプの入力を前記第２のＰＭＯＳトランジスタと前記第１の電圧源の基準電圧としたことを特徴とする光信号増幅回路。
- 前記第１の電圧源は、前記第２の電圧源又はリファレンス用Ｉ／Ｖアンプの出力に入力が接続されたＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力に前記第２のＮＭＯＳトランジスタ又はＰＭＯＳトランジスタのドレイン−ソース間の電圧を決めるデジタル信号を印加する手段と、出力が前記演算増幅器の反転入力端子に接続されたＤ／Ａコンバータとで構成されたことを特徴とする請求項３に係る光信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150368A JP4066411B2 (ja) | 2002-05-24 | 2002-05-24 | 光信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002150368A JP4066411B2 (ja) | 2002-05-24 | 2002-05-24 | 光信号増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347861A JP2003347861A (ja) | 2003-12-05 |
| JP4066411B2 true JP4066411B2 (ja) | 2008-03-26 |
Family
ID=29768240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002150368A Expired - Fee Related JP4066411B2 (ja) | 2002-05-24 | 2002-05-24 | 光信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4066411B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093946A1 (ja) * | 2004-03-25 | 2005-10-06 | Mitsubishi Denki Kabushiki Kaisha | 前置増幅器 |
| CN113406381B (zh) * | 2021-06-23 | 2022-11-08 | 温州大学 | 一种微弱电流测量装置 |
-
2002
- 2002-05-24 JP JP2002150368A patent/JP4066411B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347861A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5220207A (en) | Load current monitor for MOS driver | |
| US6583667B1 (en) | High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic | |
| JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
| US20020175761A1 (en) | High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance | |
| US20120038418A1 (en) | dB-LINEAR VOLTAGE-TO-CURRENT CONVERTER | |
| EP1405406A2 (en) | Bias method and circuit for distortion reduction | |
| JPH0625956B2 (ja) | 基準電圧源装置 | |
| CN114123886A (zh) | 驱动电路、ois芯片及电子设备 | |
| JPH06164258A (ja) | オフセットキャンセル回路付増幅回路 | |
| JP4066411B2 (ja) | 光信号増幅回路 | |
| US6965270B1 (en) | Regulated cascode amplifier with controlled saturation | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| US6060940A (en) | CMOS output stage for providing stable quiescent current | |
| JP3334707B2 (ja) | チャージポンプ回路 | |
| JP2550871B2 (ja) | Ｃｍｏｓ定電流源回路 | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| US9294044B2 (en) | Bias circuit and amplifier | |
| US6377114B1 (en) | Resistor independent current generator with moderately positive temperature coefficient and method | |
| JP2707667B2 (ja) | 比較回路 | |
| JP4245102B2 (ja) | しきい値検出回路、しきい値調整回路、および二乗回路 | |
| JP3414320B2 (ja) | 基準電圧回路 | |
| JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
| US20090219062A1 (en) | Buffer circuit and photoreceiving circuit using the same | |
| JPH10107562A (ja) | 可変利得増幅器 | |
| JP3129211B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |