JPH0625956B2 - 基準電圧源装置 - Google Patents

基準電圧源装置

Info

Publication number
JPH0625956B2
JPH0625956B2 JP61005159A JP515986A JPH0625956B2 JP H0625956 B2 JPH0625956 B2 JP H0625956B2 JP 61005159 A JP61005159 A JP 61005159A JP 515986 A JP515986 A JP 515986A JP H0625956 B2 JPH0625956 B2 JP H0625956B2
Authority
JP
Japan
Prior art keywords
compatible bipolar
bipolar transistor
reference voltage
compatible
voltage source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61005159A
Other languages
English (en)
Other versions
JPS61169920A (ja
Inventor
マルク・デグローヴエ
エリク・アー・ヴイトツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SANTORU EREKUTORONIKU ORUROJE SA
Original Assignee
SANTORU EREKUTORONIKU ORUROJE SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SANTORU EREKUTORONIKU ORUROJE SA filed Critical SANTORU EREKUTORONIKU ORUROJE SA
Publication of JPS61169920A publication Critical patent/JPS61169920A/ja
Publication of JPH0625956B2 publication Critical patent/JPH0625956B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基準電圧源として機能しうる回路に関しそして
特に禁制帯に対する基準をなし且つMOS技術と両立可能
な電源に関する。
〔従来の技術〕
電子回路の今日の発展は同一回路にデイジタル機能とア
ナログ機能を持たせようとする傾向を生み出している。
バイポーラ技術は純粋なアナログ回路について、より魅
力的ではあるがMOS技術はその回路のデイジタル部分が
重要である場合に利点を有している。特に相補MOS(CMO
S)技術は高集積密度の利点に加えて回路の電圧消費を低
く出来る可能性を有している。
アナログ部分を有する回路の殆んどは基準電圧を与える
ブロツク構成を必要とする。そのようなブロツク構成は
CMOS技術においてすでに提案されており、禁制帯電圧基
準としてバイポーラ技術において知られている回路から
通常構成される。
これら回路は異つた電流密度で動作し、且つバイポーラ
の機能特性を有しながらCMOS技術と両立可能な一対のト
ランジスタを使用する。同じく基体トランジスタとも呼
ばれるそのようなトランジスタは常に基体に接続するコ
レクタを有しており、このためバイポーラ技術において
開発された回路を適用しようとする時に特にその応用に
限界がある。
そのようなトランジスタを用いる回路の一例はイエおよ
びチビデイスによる文献“CMOS技術におけるバンドギヤ
ツプ電圧基準源”、エレクトロニクス レタース、第１
８巻、第１号、１９８２年１月７日（Ｒ．Ｙｅ ａｎｄ
Ｙ．Ｔｓｉｖｉｄｉｓ，“Ｂａｎｄｇａｐ ｖｏｌｔ
ａｇｅ ｒｅｆｅｒｅｎｃｅ ｓｏｕｒｃｅｓ ｉｎ
ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ”，Ｅｌｅｃｔｒｏｎ
ｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．１８，Ｎｏ．１，ｊ
ａｎｕａｒｙ ７，１９８２）。基準電圧は温度の効果
を補償するように基体トランジスタのベース−エミツタ
電圧の線形合成を行うことにより得られる。この線形合
成は演算増幅器と抵抗により行われる。演算増幅器をMO
Sトランジスタで構成する場合には絶対温度に比例して
おらず容易には補償出来ない大きな入力オフセツト電圧
を生じる。このオフセツト電圧により５０mV程度の基準
電圧値の誤差が生じる。このオフセツト電圧の容量切換
回路技術による補償はバン−スプ・ソン他、「精密曲率
補償CMOSバンドギヤツプ基準電圧(Bang-Sup Song and P
aul R.Groy“Ａ Precision curvature-compensated CMO
S bandgap reference”）」IEEEジヤーナル オフ ソ
リツド−ステート サーキツト（IEEE Journal of Soli
d-State Circuits）vol−SC−１８，No.６，１９８３年
１２月号に示されている。しかしながら、これら技術を
用いるには複雑な回路構成が必要であり、またスイツチ
として機能するトランジスタにより発生する電荷注入現
象によつて出力基準電圧の精度に制限が残されたままで
ある。
基体トランジスタによる限界のないバイポーラ特性を示
す新しい形式のMOSトランジスタは１９８３年４月２２
日出願のヨーロツパ特許出願第０９３０８６号に示され
ている。以降でコンパチブルバイポーラトランジスタと
呼ぶこのトランジスタはＥ．ビトス、「ラテラルバイポ
ーラモードで動作するMOSトランジスタおよびそのCMOS
技術への応用」、IEEEジヤーナル・オフ・ソリツド−ス
テート サーキツト（Ｅ．Ｖｉｔｔｏｚ，“ＭＯＳ ｔ
ｒａｎｓｉｓｔｏｒｓ ｏｐｅｒａｔｅｄ ｉｎ ｔｈ
ｅ ｌａｔｅｒａｌ ｂｉｐｏｌａｒ ｍｏｄｅ ａｎ
ｄ ｔｈｅｉｒ ａｐｐｌｉｃａｔｉｏｎ ｉｎ ＣＭ
ＯＳ ｔｅｃｈｎｏｌｏｇｙ”，IEEE Journal of Soli
d-State Circuits），vol−SC−１８，１９８３年６月
号の第２図に示すように基準電圧源を構成するためにす
でに用いられている。上記文献に記載されている回路の
欠点はコンパチブルバイポーラトランジスタの有限の電
流利得値を考慮しないばかりかその温度依存性をも考慮
していないという点にある。この回路の他の欠点は出力
インピーダンスが高いことであり、そのため基準電圧値
を劣化させることなく電流を、特に他の回路用の電流を
とり出すことが出来ない。
〔発明が解決しようとする問題点〕
本発明の目的は基準電圧源として作用しうると共に上述
した従来回路の欠点を持たない回路構成を提供すること
である。
また他の目的はMOS技術と両立可能であり且つコンパチ
ブルバイポーラトランジスタを使用する基準電圧源を提
供することである。
他の目的は温度依存性を容易に補償出来る基準電圧源を
提供することである。
更に他の目的は出力インピーダンスの低い基準電圧源を
提供することである。
〔問題点を解決するための手段〕
本発明によれば上記目的は異つた電流密度で動作する２
個のコンパチブルバイポーラトランジスタを使用するこ
とにより達成出来る。両トランジスタのコレクタとベー
スの間に負帰還回路としてトランスレジスタンス増幅を
接続し、これが基準電圧を出すようにする。そして導体
ブロツクを用いて抵抗から充分な電流をとり出し、上記
トランジスタの一方のベース電流を無視しうるようにす
る。
〔作用〕
本発明の基準電圧源は従来のCMOS回路と比較して著しく
高い基準電圧精度を与えることが出来また与えられた温
度に対し回路を調整することによりその温度係数の調整
を可能にする能力を有する。
〔実施例〕
第１図は本発明の原理を示している。前述したヨーロツ
パ特許出願に示されるような２個のコンパチブルバイポ
ーラトランジスタＴ１およびＴ２は異つた電流密度で動
作する。これらトランジスタのベースは抵抗３を通じて
接続されており、エミツタは回路電源の負端子７に接続
されている。電流Ｉ１とＩ２がトランジスタＴ１とＴ２
のコレクタを通じて夫々流れ、そしてこれらコレクタは
トランスレジスタンス増幅器１の反転入力８と入力９に
夫々接続する。増幅器１の出力は出力端子５に接続する
と共に、抵抗２を介してトランジスタＴ１のベースに接
続する。トランジスタＴ２のベースは導体ブロック４を
通じて端子７に接続し、電流Ｉ１とＩ２と比較して非常
に大きな電流Ｉ３を抵抗３を通じてとり出せるようにな
つている。
増幅器１の特性伝達関数は第２図に示されており、図中
ＶSは増幅器の出力電圧、Ｋ１は入力８に対する入力９
の利得の比を表わしている。電流Ｉ１の値がＫ１・Ｉ２
よりわずかに大となると直ちに増幅器１の出力電圧は非
常に低くなり、電流Ｉ１がＫ１・Ｉ２よりわずかに小と
なると増幅器１の出力電圧は非常に高くなる。
増幅器１が第１図に示すように負帰還回路として接続さ
れると、式Ｉ１＝Ｋ１・Ｉ２が成立する。このとき端子
５の出力電圧ＶSは となる。但しＶBE1はトランジスタＴ１のベース−エミ
ツタ電圧、Ｒ2およびＲ1は夫々抵抗２と３の値、ｋはボ
ルツマン定数、Ｔは絶対温度、ｑは電荷素量、Ｋ１は上
記のごとくに定義される値を有し、Ｋ２はトランジスタ
Ｔ１に対するトランジスタＴ２の有効エミツタ面積の比
である。
前述のように２個のコンパチブルバイポーラトランジス
タＴ１とＴ２は異つた電流密度で動作しなければなら
ず、トランジスタＴ２の電流密度はトランジスタＴ１の
それより小さくなければならない。電流密度のこの差を
つくり出すためにはトランジスタＴ１とＴ２の幾何形状
を異つたものとする（実際には数個の同一のトランジス
タを並列に配置する）かあるいは増幅器１をその入力８
と９の利得が与えられた比(K1)となるように構成するこ
とが出来る。前者の場合には電流Ｉ１とＩ２は等しく、
後者の場合にはその比がＫ１となる。
トランジスタＴ１とＴ２は前述のようにコンパチブルバ
イポーラトランジスタである。そのようなトランジスタ
は１個の集積体から他の集積体に再現することが困難で
ある不都合な電流利得を有する。式(1)についてコンパ
チブルバイポーラトランジスタの作用に拘ずそれを満足
するには抵抗３を通じてブロツク４によりとり出される
電流Ｉ3の値は電流Ｉ１に対し大きくなければならな
い。
第３図は本発明の第１実施例を示すものであり第１図と
同一の素子は同一の参照数字で付してある。増幅器１は
本質的には電流ミラーと電圧ホロワ段で構成されてい
る。この電流ミラーは電源ＶDDの正端子に接続するＰチ
ヤンネルMOSトランジスタ１１と１２により形成されて
いる。トランジスタ１１のドレンは導体９とトランジス
タ１１と１２のゲートに接続する。トランジスタ１２の
ドレンは導体８とＮチヤンネルMOSトランジスタ１３の
ゲートに接続する。このトランジスタ１３は電源の正端
子ＶDDと端子５の間の電圧ホロワ段として接続されてい
る。トランジスタＴ１とＴ２は同一であり、電流ミラー
は比Ｋ１を有し、それ故トランジスタＴ１とＴ２の電流
は同一比である。導体ブロツク４はコンパチブルバイポ
ーラトランジスタ４１から成り、そのエミツタは端子７
に接続し、ベースとコレクタはトランジスタＴ２のベー
スと抵抗３の共通接続点６に接続する。不等式Ｉ３＞＞
Ｉ１をつくり出すためにはトランジスタ４１をその有効
エミツタ表面積がトランジスタＴ１のそれよりかなり大
きくする必要がある。
この欠点はトランジスタ４１のベース電圧をより高いも
のとすることにより解消出来る。コンパチブルバイポー
ラトランジスタ４２のベースが抵抗４４を介して端子５
にそして抵抗４３を介して点６に接続する第４図の回路
はその例である。不等式Ｉ３＞Ｉ１は抵抗４４に対する
抵抗４３の比が接続２に対する抵抗３の比より大であれ
ばトランジスタ４２とトランジスタＴ１が同一のもので
あつても成立する。
トランスレジスタンス増幅器１の他の実施例を第５図に
示す。ＰチヤンネルMOSトランジスタ１０１と１０２お
よび１０３と１０４で形成される電流ミラーが電源の正
端子ＶDDと導体８，９との間に直列に接続される。トラ
ンジスタ１０１と１０３はダイオードとして接続されそ
してすべてのトランジスタ１０１〜１０４が比Ｋ１を与
える。Ｐチヤンネルトランジスタ１０５と１０６が電圧
ホロワ段を形成する。トランジスタ１０５のゲートはト
ランジスタ１０１と１０２のゲートに、ソースは端子Ｖ
DDにそしてドレンはトランジスタ１０６のソースに夫々
接続する。トランジスタ１０６のゲートはトランジスタ
１０４のドレンに、そしてそのドレンは電源の負端子７
に接続する。トランジスタ１０５のドレンとトランジス
タ１０６のソースに共通の点１０８は、端子ＶDDに接続
するコレクタと端子５に接続するエミツタを有するコン
パチブルバイポーラトランジスタ１０７のベースに接続
する。４個のトランジスタ１０１−１０４のこのような
接続により、電流Ｉ１とＩ２の比、従つて基準電圧Ｖ
refの精度に対する電源電圧の変動の効果が低減出来
る。更に、第３図の出力トランジスタ１３は第５図にお
いてトランジスタ１０５と１０６により形成される電圧
ホロワ段に接続する１個のコンパチブルバイポーラトラ
ンジスタ１０７で置き換えられる。トランジスタ１０５
−１０７のこの構成により回路の出力抵抗の低下とそれ
による基準電圧回路からの隣接回路への給電が可能にな
る。
第６図は増幅器１の更に他の実施例を示すものである。
電流Ｉ１とＩ２が流れる抵抗１１１と１１２が差電圧を
つくり出し、これが演算増幅器１１０の入力に与えられ
る。増幅器１１０の出力は端子５に接続する。抵抗１１
１と１１２の値を夫々Ｒ１とＲ２とすると、増幅器１１
０の入力オフセツト電圧（ＶOS）の効果を無視出来るも
のとするには式Ｒ１・Ｉ１＝Ｋ１・Ｒ２・Ｉ２＞＞ＶOS
が満足されねばならない。第６図の回路構成自体は周知
であり、例えばパルマ他「曲率修正マイクロパワー電圧
基準」IEEEインターナシヨナル ソリツドステート サ
ーキツツ コンフアレンス、１９８１（Carl R.Palmer
etal"A curvature corrected micropower voltage refe
rence"the IEEE International Solid-State Circuits
Conference of １９８１）に示されている。
前段の回路から与えられる基準電圧Ｖrefは良好に限定
されて1.2ボルトに近づく。場合によつてはこれより高
い基準電圧が必要となることもある。第７図の回路は本
発明の回路からその特性を損なうことなしに基準電圧Ｖ
refより高い電圧をとり出す方法を示すものである。第
１図と同じ素子は同一数字で示している。トランスレジ
スタンス増幅器１の出力は分圧器２００に接続されてお
りこの分圧器の出力が電圧ホロワ段２１０を介して抵抗
２に与えられる。分圧器２００は増幅器１の出力電圧の
一部αを与えるポテンシヨメータでもよい。電圧ホロワ
段２１０の出力電圧は常にＶrefに等しく、増幅器１の
出力電圧Ｖ′refは である。
電圧ホロワ段２１０は出来るだけ低いオフセツト電圧を
出さねばならず好適には絶対温度に比例する電圧を出す
ものである。コンパチブルバイポーラトランジスタの使
用に立脚するこの電圧ホロワ段の一実施例を第８図に示
す。これは差動形の一対のコンパチブルバイポーラトラ
ンジスタ２１５と２１６を含み、トランジスタのベース
は非反転入力端子２１７と反転入力端子に夫々接続し、
エミツタは電流源２１９に接続し、そしてコレクタは電
流ミラーとして接続されるMOSトランジスタ２１２と２
１１のドレンに夫々接続する。この回路は更にMOSトラ
ンジスタ２１４を含み、このトランジスタのゲートはト
ランジスタ２１２のドレンとトランジスタ２１５のコレ
クタとの共通接続点に接続し、ドレンは電源端子ＶDDに
そしてソースはトランジスタ２１５のベースに夫々接続
する。
以上、本発明を特定の実施例について説明したがそれら
の変更または変形は本発明の範囲内となることは明らか
である。特に本発明の回路により基準電圧変動曲線の線
形項が温度により補償されうるものである場合には「曲
率修正回路」と呼ばれる周知の回路によりその現象項が
補償されうる。
〔発明の効果〕
本発明の基準電圧源はMOS技術と両立可能であり、温度
依頼性の補償が容易であつて出力インピーダンスが充分
低いものである。従つて、従来のCMOS回路と比較して著
しく高い基準電圧精度が得られる。
【図面の簡単な説明】
第１図は本発明の原理を説明するための回路図、第２図
は第１図中の増幅器の特性曲線、第３図は本発明の一実
施例を示す回路図、第４図は第１図における導体ブロツ
クの他の実施例を示す回路図、第５図は第１図の増幅器
の他の実施例を示す回路図、第６図は更に他の実施例を
示す回路図、第７図は本発明による回路の変更例を示す
回路図、第８図は第７図の増幅器−電圧ホロワの一実施
例を示す回路図である。 １…トランスレジスタンス増幅器、２，３…抵抗、４…
導体ブロツク、４３，４４…抵抗、１１０…演算増幅
器、１１１，１１２…抵抗、２００…分圧器、２１０…
電圧ホロワ段、２１９…電流源

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】第１コンパチブルバイポーラトランジスタ
    （Ｔ１）と、この第１コンパチブルバイポーラトランジ
    スタのエミツタに接続するエミツタを有する第２コンパ
    チブルバイポーラトランジスタ（Ｔ２）と、上記第１コ
    ンパチブルバイポーラトランジスタを流れる電流の密度
    より上に第２コンパチブルバイポーラトランジスタの電
    流密度を低いものとするための第１装置（Ｔ１，Ｔ２）
    と、上記第１および第２コンパチブルバイポーラトラン
    ジスタのコレクタに夫々接続する２個の入力（８，９）
    と基準電圧(Vref)を与える出力端子（５）と第１抵抗
    （２）を介して上に第１コンパチブルバイポーラトラン
    ジスタのベースに接続する１個の出力とを有するトラン
    スレジスタンス増幅器（１）と、上記第１および第２コ
    ンパチブルバイポーラトランジスタのベース間に接続す
    る第２抵抗（３）と、上記第２コンパチブルバイポーラ
    トランジスタのベースと上記第１および第２コンパチブ
    ルバイポーラトランジスタのエミツタの共通点との間に
    接続されて上記第１および第２抵抗を通して上記第１コ
    ンパチブルバイポーラトランジスタを通る電流よりも実
    質的に大きい電流をとり出すための第２装置（４）とを
    少なくとも有することを特徴とするMOS技術用基準電圧
    源装置。
  2. 【請求項２】前記第２装置は１個のコンパチブルバイポ
    ーラトランジスタ（４１，４２）から成ることを特徴と
    する特許請求の範囲第１項記載の基準電圧源装置。
  3. 【請求項３】前記コンパチブルバイポーラトランジスタ
    （４１）のエミツタは前記第１および第２コンパチブル
    バイポーラトランジスタのエミツタの共通接続点（７）
    に接続され、そのベースはそのコレクタおよび上記第２
    コンパチブルバイポーラトランジスタのベース（６）に
    接続されることを特徴とする特許請求の範囲第２項記載
    の基準電圧源装置。
  4. 【請求項４】前記コンパチブルバイポーラトランジスタ
    （４２）のエミツタは前記第１および第２コンパチブル
    バイポーラトランジスタのエミツタの共通接続点に接続
    され、コレクタは上記第２コンパチブルバイポーラトラ
    ンジスタのベースに接続され、ベースは第３抵抗（４
    ３）を介して上記コレクタにそして第４抵抗（４４）を
    介して前記出力端子に接続することを特徴とする特許請
    求の範囲第２項記載の基準電圧源装置。
  5. 【請求項５】前記トランスレジスタンス増幅器は少くと
    も１個の電流ミラー（１１，１２）と電圧ホロワ段（１
    ３）とから成り、上記電圧ホロワ段は上記電流ミラーと
    前記出力端子との間に接続されており、更に上記電流ミ
    ラーと前記第１および第２コンパチブルバイポーラトラ
    ンジスタは上記第２コンパチブルバイポーラトランジス
    タを流れる電流の密度が上記第１コンパチブルバイポー
    ラトランジスタを流れる電流の密度より低くなるような
    関係を有することを特徴とする特許請求の範囲第１項記
    載の基準電圧源装置。
  6. 【請求項６】前記トランスレジスタンス増幅器は電圧源
    (VDD)と前記第１および第２コンパチブルバイポーラト
    ランジスタのコレクタとの間に夫々接続する２個の抵抗
    （１１１，１１２）と、上記第１および第２コンパチブ
    ルバイポーラトランジスタのコレクタに夫々接続する入
    力および前記出力端子に接続する出力とを有する演算増
    幅器（１１０）と、を有することを特徴とする特許請求
    の範囲第１項記載の基準電圧源装置。
  7. 【請求項７】前記トランスレジスタンス増幅器の出力と
    前記第１抵抗との間に接続する分圧段（２００）を更に
    有することを特徴とする特許請求の範囲第１項記載の基
    準電圧源装置。
  8. 【請求項８】電圧ホロワ段（２１０）と直列となつた分
    圧器を更に含み、上記分圧器と電圧ホロワ段は前記トラ
    ンスレジスタンス増幅器の出力と前記第１抵抗との間に
    接続されることを特徴とする特許請求の範囲第１項記載
    の基準電圧源装置。
  9. 【請求項９】前記電圧ホロワ段は差動形の少くとも一対
    のコンパチブルバイポーラトランジスタ（２１５，２１
    ６）から成ることを特徴とする特許請求の範囲第８項記
    載の基準電圧源装置。
JP61005159A 1985-01-17 1986-01-16 基準電圧源装置 Expired - Lifetime JPH0625956B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH203/85A CH661600A5 (fr) 1985-01-17 1985-01-17 Source de tension de reference.
CH203/85-0 1985-01-17

Publications (2)

Publication Number Publication Date
JPS61169920A JPS61169920A (ja) 1986-07-31
JPH0625956B2 true JPH0625956B2 (ja) 1994-04-06

Family

ID=4181600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61005159A Expired - Lifetime JPH0625956B2 (ja) 1985-01-17 1986-01-16 基準電圧源装置

Country Status (5)

Country Link
US (1) US4672304A (ja)
EP (1) EP0188401B1 (ja)
JP (1) JPH0625956B2 (ja)
CH (1) CH661600A5 (ja)
DE (1) DE3664010D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924113A (en) * 1988-07-18 1990-05-08 Harris Semiconductor Patents, Inc. Transistor base current compensation circuitry
US4849684A (en) * 1988-11-07 1989-07-18 American Telephone And Telegraph Company, At&T Bell Laaboratories CMOS bandgap voltage reference apparatus and method
US4943945A (en) * 1989-06-13 1990-07-24 International Business Machines Corporation Reference voltage generator for precharging bit lines of a transistor memory
US5132556A (en) * 1989-11-17 1992-07-21 Samsung Semiconductor, Inc. Bandgap voltage reference using bipolar parasitic transistors and mosfet's in the current source
JP2634685B2 (ja) * 1990-07-24 1997-07-30 シャープ株式会社 半導体装置の電圧降下回路
US5319303A (en) * 1992-02-12 1994-06-07 Sony/Tektronix Corporation Current source circuit
US6642699B1 (en) 2002-04-29 2003-11-04 Ami Semiconductor, Inc. Bandgap voltage reference using differential pairs to perform temperature curvature compensation
US7524108B2 (en) * 2003-05-20 2009-04-28 Toshiba American Electronic Components, Inc. Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry
US7857510B2 (en) * 2003-11-08 2010-12-28 Carl F Liepold Temperature sensing circuit
US20050099163A1 (en) * 2003-11-08 2005-05-12 Andigilog, Inc. Temperature manager
US7389720B2 (en) * 2003-12-30 2008-06-24 Haverstock Thomas B Coffee infusion press for stackable cups
US7211993B2 (en) * 2004-01-13 2007-05-01 Analog Devices, Inc. Low offset bandgap voltage reference
CN100590568C (zh) * 2004-11-11 2010-02-17 Nxp股份有限公司 全npn晶体管的与绝对温度成正比的电流源
US7688054B2 (en) 2006-06-02 2010-03-30 David Cave Bandgap circuit with temperature correction
JP2009145070A (ja) * 2007-12-11 2009-07-02 Nec Electronics Corp 温度センサ回路
EP2977849A1 (en) * 2014-07-24 2016-01-27 Dialog Semiconductor GmbH High-voltage to low-voltage low dropout regulator with self contained voltage reference

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH648434A5 (fr) * 1982-04-23 1985-03-15 Centre Electron Horloger Dispositif semiconducteur presentant une caracteristique de fonctionnement d'un transistor bipolaire et circuit m0s incorporant un tel dispositif.

Also Published As

Publication number Publication date
EP0188401A3 (en) 1986-09-10
EP0188401A2 (fr) 1986-07-23
US4672304A (en) 1987-06-09
JPS61169920A (ja) 1986-07-31
EP0188401B1 (fr) 1989-06-14
CH661600A5 (fr) 1987-07-31
DE3664010D1 (en) 1989-07-20

Similar Documents

Publication Publication Date Title
EP0194031B1 (en) Cmos bandgap reference voltage circuits
JPH0625956B2 (ja) 基準電圧源装置
JP3647468B2 (ja) 定電流およびｐｔａｔ電流のためのデュアル源
US4287439A (en) MOS Bandgap reference
US6885178B2 (en) CMOS voltage bandgap reference with improved headroom
EP0140677B1 (en) Differential amplifier using a constant-current source circuit
KR0137046B1 (ko) Mos 트랜지스터를 사용하는 2상한 멀티플라이어 및 튜닝 가능한 연산 트랜스컨덕턴스증폭기
US6583667B1 (en) High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
EP0429198B1 (en) Bandgap reference voltage circuit
US4935690A (en) CMOS compatible bandgap voltage reference
JP3386226B2 (ja) 禁止帯幅基準電圧源を与える回路
GB2044530A (en) Reference coltage source
EP0337444B1 (en) Mos voltage to current converter
JPH0681013U (ja) 電流源回路
US4978868A (en) Simplified transistor base current compensation circuitry
US5043652A (en) Differential voltage to differential current conversion circuit having linear output
JPH09116350A (ja) Ｏｔａ及びマルチプライヤ
EP0910164A1 (en) Improved differential amplifier constituted of bipolar transistors
JPH10150332A (ja) 差動回路
Jiang et al. A 1.2 V bandgap reference based on transimpedance amplifier
JPH10229311A (ja) Ｍｏｓ線形トランスコンダクタンスアンプ
JPS6154286B2 (ja)
JP2707667B2 (ja) 比較回路
JPH025324B2 (ja)
JP2798022B2 (ja) 基準電圧回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term