JPS61169920A - 基準電圧源装置 - Google Patents
基準電圧源装置Info
- Publication number
- JPS61169920A JPS61169920A JP61005159A JP515986A JPS61169920A JP S61169920 A JPS61169920 A JP S61169920A JP 61005159 A JP61005159 A JP 61005159A JP 515986 A JP515986 A JP 515986A JP S61169920 A JPS61169920 A JP S61169920A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- compatible bipolar
- bipolar transistor
- resistor
- compatible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基準電圧源として機能しうる回路に関しそして
特に禁制帯に対する基準をなし且つＭＯＳ技術と両立可
能な電源に関する。
特に禁制帯に対する基準をなし且つＭＯＳ技術と両立可
能な電源に関する。
電子回路の今日の発展は同一回路にディジタル機能とア
ナログ機能を持たせようとする傾向を生み出している。
ナログ機能を持たせようとする傾向を生み出している。
バイポーラ技術は純粋なアナログ回路について、より魅
力的ではあるがＭＯＳ技術はその回路のディジタル部分
が重要である場合に利点を有している。特に相補ＭＯＳ
（０ＭＯＳ）技術は高集積密度の利点に加えて回路の電
圧消費を非常に低く出来る可能性を有している。
力的ではあるがＭＯＳ技術はその回路のディジタル部分
が重要である場合に利点を有している。特に相補ＭＯＳ
（０ＭＯＳ）技術は高集積密度の利点に加えて回路の電
圧消費を非常に低く出来る可能性を有している。
うなブロック構成は０ＭＯＳ技術においてすでに提案さ
れており、禁制帯電圧基準としてバイポーラ技術におい
て知られている回路から通常構成される。これら回路は
異った電流密度で動作し、且つバイポーラの機能特性を
有しなからＣ！ＭＯＳ技術と両立可能な一対のトランジ
スタを使用する。同じく基体トランジスタとも呼ばれる
そのようなトランジスタは常に゛基体に接続するコレク
タを有しており、このためにバイポーラ技術において開
発された回路を適用しようとする時に特にその応用に限
界がある。
れており、禁制帯電圧基準としてバイポーラ技術におい
て知られている回路から通常構成される。これら回路は
異った電流密度で動作し、且つバイポーラの機能特性を
有しなからＣ！ＭＯＳ技術と両立可能な一対のトランジ
スタを使用する。同じく基体トランジスタとも呼ばれる
そのようなトランジスタは常に゛基体に接続するコレク
タを有しており、このためにバイポーラ技術において開
発された回路を適用しようとする時に特にその応用に限
界がある。
そのようなトランジスタな用いる回路の一例はイエおよ
びチビデイスによる文献”０ＭＯＳ技術におけるバンド
ギヤツノ電圧基準源”、エレクトロニクス レタース、
第１８巻、第１号、１９８２年１月７日（Ｒ，Ｙｅ ａ
ｎｄ Ｙ、 Ｔｅ１ｖｉｄｉｓ。
びチビデイスによる文献”０ＭＯＳ技術におけるバンド
ギヤツノ電圧基準源”、エレクトロニクス レタース、
第１８巻、第１号、１９８２年１月７日（Ｒ，Ｙｅ ａ
ｎｄ Ｙ、 Ｔｅ１ｖｉｄｉｓ。
” Ｂａｒｔａｇａｐ ｖｏＴＬｔａｇｅ ｒｅ
ｆｅｒｅｎｃｅ ５ｏｕｒｃｅｓ ｉｎＣＭＯＳｔ
ｅｃｈｎｏｌｏｇｙ”、 Ｅｌｅｃｔｒｏｎｉｃｓ Ｌ
ｅｔｔｅｒｓ 。
ｆｅｒｅｎｃｅ ５ｏｕｒｃｅｓ ｉｎＣＭＯＳｔ
ｅｃｈｎｏｌｏｇｙ”、 Ｅｌｅｃｔｒｏｎｉｃｓ Ｌ
ｅｔｔｅｒｓ 。
ｖｏｌ、 １８ 、Ｎ［Ｌｉ 、 ｊａｎｕａｒｙ７
、１９８２）ｏ基準電圧は温度の効果を補償するように
基体トランジスタのペース−エミッタ電圧の線形合成を
行うことにより得られる。この線形合成は演算増幅器と
抵抗により行われる。演算増幅器をＭＯＳ ）ランジス
タで構成する場合には絶対温度に比例しておらず容易に
は補償出来ない大きな入力オフセット電圧を生じる。こ
のオフセット電圧によす５０ ｍＶ程度の基準電圧値の
誤差が生じる。このオフセラ） 電圧の容量切換回路技
術による補償はバンースプ・ノン他、「精密曲率補償Ｃ
ＭＯＳパンＰイヤツゾ基準′亀圧（電圧ｎｇ−１３ｕｐ
Ｓｏｎｇ ＆ｎ（ｉ Ｐａｕｌ Ｒ１Ｇｒｏｙ″Ａ ｐ
ｒｅｃｉｓｉｏｎｃｕｒｖａｔｕｒｅ−ｃｏｍｐｅｎｓ
ａｔｅｄ ０ＭＯＳｂａｎｄｇａｐｒｅｆｅｒｅｎｃｅ
”）」■ＦＪｌ！にジャーナルオフ ソリツー−ステー
ト サーキット（工ＫＫＦｒ Ｊｏｕｒｎａｌｏｆ
５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ ）ｖ
ｏｌ −５Ｃ−ｉ ３ 。
、１９８２）ｏ基準電圧は温度の効果を補償するように
基体トランジスタのペース−エミッタ電圧の線形合成を
行うことにより得られる。この線形合成は演算増幅器と
抵抗により行われる。演算増幅器をＭＯＳ ）ランジス
タで構成する場合には絶対温度に比例しておらず容易に
は補償出来ない大きな入力オフセット電圧を生じる。こ
のオフセット電圧によす５０ ｍＶ程度の基準電圧値の
誤差が生じる。このオフセラ） 電圧の容量切換回路技
術による補償はバンースプ・ノン他、「精密曲率補償Ｃ
ＭＯＳパンＰイヤツゾ基準′亀圧（電圧ｎｇ−１３ｕｐ
Ｓｏｎｇ ＆ｎ（ｉ Ｐａｕｌ Ｒ１Ｇｒｏｙ″Ａ ｐ
ｒｅｃｉｓｉｏｎｃｕｒｖａｔｕｒｅ−ｃｏｍｐｅｎｓ
ａｔｅｄ ０ＭＯＳｂａｎｄｇａｐｒｅｆｅｒｅｎｃｅ
”）」■ＦＪｌ！にジャーナルオフ ソリツー−ステー
ト サーキット（工ＫＫＦｒ Ｊｏｕｒｎａｌｏｆ
５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ ）ｖ
ｏｌ −５Ｃ−ｉ ３ 。
ｌｋ６．１９８３年１２月号に示されている。しかしな
がら、これら技術を用いるには複雑な回路構成が必要で
あり、まだスイッチとして機能するトランジスタにより
発生する砥荷注入現象によって出力基準電圧の精度に制
限が残されたままである。
がら、これら技術を用いるには複雑な回路構成が必要で
あり、まだスイッチとして機能するトランジスタにより
発生する砥荷注入現象によって出力基準電圧の精度に制
限が残されたままである。
基体トランジスタによる限界のないパイ；ｊ？−ラ特性
を示す新しい形式のＭＯＳトランジスタは１９８６年４
月２２日出願のヨーロッパ特許出願第０９３０８６号に
示されている。以降でコンパチブルバイポーラトランジ
スタと呼ぶこのトランジスタはコ、ビトス、［ラテラル
バイポーラモー−で動作するＭＯＳ）ランジスタレよび
そのＣＭＯＥ３技術への応用」、工ＦＫＫジーヤーナル
・オフ・ソリッド−ステート・サーキット（ＨｌＶｉｔ
ｔｏｚ 、 ” ＭＯＳ ｔｒａｎｓｉｓｔｏｒｓ
ｏｐｅｒａｔｅｄｉｎ ｔｈｅ １ａｔｅｒａｌ ｂｉ
ｐｏｌａｒ ｍｏｄｅ ａｎｄ ｔｎｅｉｒａ、ｐｐｌ
ｉｃａｔｉｏｎ ｉｎ ＯＭＯＳｔｅｃｈｎｏｌｏｇｙ
”、工ｇｇｇＪｏｕｒｎａｌ ｏｆ ５ｏｌｉｄ−
３ｔａｔｅ Ｃ１ｒｃｕｉｔｓ ）、ｖｏｌ −５
ｃ−１８、１９８３年６月号の第２図に示すように基準
電圧源を構成するためにすでに用いられている。上記文
献に記載されている回路の欠点はコンパチブルバイポー
ラトランジスタの有限の電流利得値を考慮しないばかり
かその温度依存性をも考慮していないという点にある。
を示す新しい形式のＭＯＳトランジスタは１９８６年４
月２２日出願のヨーロッパ特許出願第０９３０８６号に
示されている。以降でコンパチブルバイポーラトランジ
スタと呼ぶこのトランジスタはコ、ビトス、［ラテラル
バイポーラモー−で動作するＭＯＳ）ランジスタレよび
そのＣＭＯＥ３技術への応用」、工ＦＫＫジーヤーナル
・オフ・ソリッド−ステート・サーキット（ＨｌＶｉｔ
ｔｏｚ 、 ” ＭＯＳ ｔｒａｎｓｉｓｔｏｒｓ
ｏｐｅｒａｔｅｄｉｎ ｔｈｅ １ａｔｅｒａｌ ｂｉ
ｐｏｌａｒ ｍｏｄｅ ａｎｄ ｔｎｅｉｒａ、ｐｐｌ
ｉｃａｔｉｏｎ ｉｎ ＯＭＯＳｔｅｃｈｎｏｌｏｇｙ
”、工ｇｇｇＪｏｕｒｎａｌ ｏｆ ５ｏｌｉｄ−
３ｔａｔｅ Ｃ１ｒｃｕｉｔｓ ）、ｖｏｌ −５
ｃ−１８、１９８３年６月号の第２図に示すように基準
電圧源を構成するためにすでに用いられている。上記文
献に記載されている回路の欠点はコンパチブルバイポー
ラトランジスタの有限の電流利得値を考慮しないばかり
かその温度依存性をも考慮していないという点にある。
この回路の他の欠点は出力インピーダンスが高いことで
あり、そのため基準電圧値を劣化させることなく電流を
、特に他の回路用の電流をとり出すことが出来ない。
あり、そのため基準電圧値を劣化させることなく電流を
、特に他の回路用の電流をとり出すことが出来ない。
〔発明が解決しようとする問題点〕
本発明の目的は基準電圧源として作用しうると共に上述
した従来回路の欠点を持たない回路構成を提供すること
でちる。
した従来回路の欠点を持たない回路構成を提供すること
でちる。
また他の目的はＭＯＳ技術と両立可能であり且つコノバ
チゾルバイ）ｊソーラトランジスタを使用する基準電圧
源を提供することである。
チゾルバイ）ｊソーラトランジスタを使用する基準電圧
源を提供することである。
他の目的は温度依存性を容易に補償出来る基準電圧源を
提供することである。
提供することである。
更に他の目的は出力インピーダンスの低い基準電圧源を
提供することである。
提供することである。
本発明によれば上記目的は異った電流密度で動作する２
個のコンパチブルバイポーラトランジスタを使用するこ
とにより達成出来る。両トランジスタのコレクタとベー
スの間に負帰（回路トシてトランスレジスタンス増幅を
接続し、これが基準電圧を出すようにする。そして導体
ブロックを用いて抵抗から充分な電流をとり出し、上記
トランジスタの一方のベース電流を無視しうるようにす
る。
個のコンパチブルバイポーラトランジスタを使用するこ
とにより達成出来る。両トランジスタのコレクタとベー
スの間に負帰（回路トシてトランスレジスタンス増幅を
接続し、これが基準電圧を出すようにする。そして導体
ブロックを用いて抵抗から充分な電流をとり出し、上記
トランジスタの一方のベース電流を無視しうるようにす
る。
本発明の基準電圧源は従来の０Ｍ０８回路と比較して著
しく高い基準電圧精度を与えることが出来また与えられ
た温度に対し回路を調整することによりその温度係数の
調整を可能にする能力を有する。
しく高い基準電圧精度を与えることが出来また与えられ
た温度に対し回路を調整することによりその温度係数の
調整を可能にする能力を有する。
第１図は本発明の原理を示している。前述したヨーロッ
パ特許出願に示されるような２個のコンパチブルバイポ
−ラトランジスタＴ１およびＴ２は異った電流密度で動
作する。これらトランジスタのベースは抵抗３を通じて
接続されており、エミッタは回路電源の負端子γに接続
されている。電流工１と工２がトランジスタで１とＴ２
のコレクタを通じて夫々流れ、そしてこれらコレクタは
トランスレジスタンス増幅器１０反転入力８と入力９に
夫々接続する。増幅器１の出力は出力端子５に接続する
と共に、抵抗２を介してトランジスタＴ１のベースに接
続スル。トランジスタＴ２のベースは導体ブロック４を
通じて端子７に接続し、電流工１と工２と比較１−て非
常に大きな電流工６を抵抗３を通じてとり出せるように
なっている。
パ特許出願に示されるような２個のコンパチブルバイポ
−ラトランジスタＴ１およびＴ２は異った電流密度で動
作する。これらトランジスタのベースは抵抗３を通じて
接続されており、エミッタは回路電源の負端子γに接続
されている。電流工１と工２がトランジスタで１とＴ２
のコレクタを通じて夫々流れ、そしてこれらコレクタは
トランスレジスタンス増幅器１０反転入力８と入力９に
夫々接続する。増幅器１の出力は出力端子５に接続する
と共に、抵抗２を介してトランジスタＴ１のベースに接
続スル。トランジスタＴ２のベースは導体ブロック４を
通じて端子７に接続し、電流工１と工２と比較１−て非
常に大きな電流工６を抵抗３を通じてとり出せるように
なっている。
増幅器１の特性伝達関数は第２図に示されており、図中
ｖ８は増幅器の出力電圧、Ｋ１は入力８に対する入力９
の利得の比を表わしている。
ｖ８は増幅器の出力電圧、Ｋ１は入力８に対する入力９
の利得の比を表わしている。
電流工１の値かに１・工２．．Ｃりわずかに犬となると
直ちに増幅器１の出力電圧は非常に低くなり、電流工１
かに１・工２よりわずかに小となると増幅器１の出力電
圧は非常に普くなる。
直ちに増幅器１の出力電圧は非常に低くなり、電流工１
かに１・工２よりわずかに小となると増幅器１の出力電
圧は非常に普くなる。
増幅器１が第１図に示すように負帰還回路として接続さ
れると、式１１＝に１・工２が成立する。このとき端子
５の出力電圧ｖ８はｖｒｅｆ＝ｖＢＥ１ ＋ ” ・”
１ｎ （Ｋ １ ・Ｋ２） ｔ、ｌ）１ ｑ となる。但しＶＢＦｉｌはトランジスタＴ１のベース−
エミッタ電圧、Ｒ２およびＲ１は夫々抵抗２と３の値、
ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷素置、Ｋ
１は上記のごとくに定義嘔れる値を有し、Ｋ２はトラン
ジスタＴ１に対するトランジスタＴ２の有効エミッタ面
積の比である。
れると、式１１＝に１・工２が成立する。このとき端子
５の出力電圧ｖ８はｖｒｅｆ＝ｖＢＥ１ ＋ ” ・”
１ｎ （Ｋ １ ・Ｋ２） ｔ、ｌ）１ ｑ となる。但しＶＢＦｉｌはトランジスタＴ１のベース−
エミッタ電圧、Ｒ２およびＲ１は夫々抵抗２と３の値、
ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷素置、Ｋ
１は上記のごとくに定義嘔れる値を有し、Ｋ２はトラン
ジスタＴ１に対するトランジスタＴ２の有効エミッタ面
積の比である。
前、述のように２１１Ｉのコンパチブルバイポーラトラ
ンジスタで１とＴ２は異った電流密度で動作しなければ
ならず、トランジスタＴ２の電流密度はトランジスタＴ
１のそれより小さくなければならない。電流密度のこの
差をつくり出すためにはトランジスタＴ１とＴ２の幾何
形状を異ったものとする（実際には数個の同一のトラン
ジスタを並列に配置する）かあるいは増幅器１をその入
力８と９の利得が与えられた比（Ｋ１）となるように構
成することが出来る。前者の場合には電流１１と１２は
等しく、後者の場合にはその比かに１となる。
ンジスタで１とＴ２は異った電流密度で動作しなければ
ならず、トランジスタＴ２の電流密度はトランジスタＴ
１のそれより小さくなければならない。電流密度のこの
差をつくり出すためにはトランジスタＴ１とＴ２の幾何
形状を異ったものとする（実際には数個の同一のトラン
ジスタを並列に配置する）かあるいは増幅器１をその入
力８と９の利得が与えられた比（Ｋ１）となるように構
成することが出来る。前者の場合には電流１１と１２は
等しく、後者の場合にはその比かに１となる。
トランジスタＴ１とＴ２は前述のようにコンパチブルバ
イポーラトランジスタである。そのようなトランジスタ
は１個の集積体から他の集積体に再現することが困難で
ある不都合な電流利得を有する。式＋１）についてコン
パチブルバイポーラトランジスタの作用に拘ずそれを満
足するには抵抗３を通じてゾロツク４にエリとり出され
る電流工６の値は電流工１に対し太きくなげればならな
い。
イポーラトランジスタである。そのようなトランジスタ
は１個の集積体から他の集積体に再現することが困難で
ある不都合な電流利得を有する。式＋１）についてコン
パチブルバイポーラトランジスタの作用に拘ずそれを満
足するには抵抗３を通じてゾロツク４にエリとり出され
る電流工６の値は電流工１に対し太きくなげればならな
い。
第３図は本発明の第１実施例を示すものであり第１図と
同一の素子は同一の参照数字で付しである。増幅器１は
本質的には電流ミラーと電圧ホロワ段で構成されている
。この電流ミラーは電源ＶＤＤの正端子に接続するＰチ
ャンネルＭＯＳ）ランジスタ１１と１２により形成され
ている。
同一の素子は同一の参照数字で付しである。増幅器１は
本質的には電流ミラーと電圧ホロワ段で構成されている
。この電流ミラーは電源ＶＤＤの正端子に接続するＰチ
ャンネルＭＯＳ）ランジスタ１１と１２により形成され
ている。
トランジスタ１１のドレンは導体９とトランジスタ１１
と１２のデートに接続する。トランジスタ１２のドレン
は導体８とＮチャンネルＭＯＳトランジスタ１３のデー
トに接続する。このトランゾ・スタ１３は電源の正端子
ＶＤＤと端子５０間の電圧ホロワ段として接続されてい
る。トランジスタＴ１とＴ２は同一でちり、電流ミラー
は比に１を有し、それ故トランジスタＴ１とＴ２の電流
は同−比である。導体ブロック４はコンパチブルバイポ
ーラトランジスタ４１から成り、そのエミッタは端子７
に接続し、ベースとコレクタはトランジスタＴ２のベー
スと抵抗３の共通接続点６に接続する。不等式１３＞＞
１１をつくり出すためにはトランジスタ４１をその有効
エミッタ表面積がトランジスタＴ１のそれよりかなり大
きくする必要がある。
と１２のデートに接続する。トランジスタ１２のドレン
は導体８とＮチャンネルＭＯＳトランジスタ１３のデー
トに接続する。このトランゾ・スタ１３は電源の正端子
ＶＤＤと端子５０間の電圧ホロワ段として接続されてい
る。トランジスタＴ１とＴ２は同一でちり、電流ミラー
は比に１を有し、それ故トランジスタＴ１とＴ２の電流
は同−比である。導体ブロック４はコンパチブルバイポ
ーラトランジスタ４１から成り、そのエミッタは端子７
に接続し、ベースとコレクタはトランジスタＴ２のベー
スと抵抗３の共通接続点６に接続する。不等式１３＞＞
１１をつくり出すためにはトランジスタ４１をその有効
エミッタ表面積がトランジスタＴ１のそれよりかなり大
きくする必要がある。
この欠点はトランジスタ４１０ベース電圧をより高いも
のとすることにより解消出来る。コンパチブルバイポー
ラトランジスタ４２０ベースが抵抗４４を介し正端子５
にそして抵抗４３を介して点６に接続する第４図の回路
はその例である。不等式１６〉工１は抵抗４４に対する
抵抗４３の比が接続２に対する抵抗３の比より大であれ
ばトランジスタ４２とトランジスタＴ１が同一のもので
あっても成立する。
のとすることにより解消出来る。コンパチブルバイポー
ラトランジスタ４２０ベースが抵抗４４を介し正端子５
にそして抵抗４３を介して点６に接続する第４図の回路
はその例である。不等式１６〉工１は抵抗４４に対する
抵抗４３の比が接続２に対する抵抗３の比より大であれ
ばトランジスタ４２とトランジスタＴ１が同一のもので
あっても成立する。
トランスレジスタンス増幅器１の他の実施例を第５図に
示す。ＰチャンネルＭＯＳトランジスタ１０１と１０２
および１０３と１０４で形成される電流ミラーが電源の
正端子”ＤＤと導体８゜９との間に直列に接続される。
示す。ＰチャンネルＭＯＳトランジスタ１０１と１０２
および１０３と１０４で形成される電流ミラーが電源の
正端子”ＤＤと導体８゜９との間に直列に接続される。
トランジスタ１０１と１０３はダイオードとして接続さ
れそしてすべてのトランジスタ１０１〜１０４が比に１
を与える。Ｐチャンネルトランジスタ１０５と１０６が
電圧ホロワ段を形成する。トランジスタ１０５のｒ−ト
はトランジスタ１０１と１０２のデートに、ソースは端
子Ｖｌ）Ｄにセしてドレンはトランジスタ１０６のソー
スに夫々接続する。トランジスタ１０６のｒ−トはトラ
ンジスタ１０４のドレンに、そしてそのドレンは電源の
負端子Ｔに接続する。トランジスタ１０５のドレンとト
ランジスタ１０６のソースに共通の点１０８は、端子Ｖ
ＤＤに接続するコレクタと端子５に接続するエミツタタ
有するコンパチブルバイポーラトランジスタ１０７０ベ
ースに接続する。４個のトランジスタ１’０１−１０４
のこのような接続により、電流工１と１２の比、従って
基準電圧Ｖｒｅｆの精度に対する電源電圧の変動の効果
が低減出来る。更に、第３図の出力トランジスタ１３は
第５図においてトランジスタ１０５と１０６により形成
される電圧ホロワ段に接続する１個のコンパチブルバイ
ポーラトランジスタ１０７で置き換えられる。トランジ
スタ１０５−１０７のこの構成により回路の出力抵抗の
低下とそれによる基準電圧回路からの隣接回路への給電
が可能になる。
れそしてすべてのトランジスタ１０１〜１０４が比に１
を与える。Ｐチャンネルトランジスタ１０５と１０６が
電圧ホロワ段を形成する。トランジスタ１０５のｒ−ト
はトランジスタ１０１と１０２のデートに、ソースは端
子Ｖｌ）Ｄにセしてドレンはトランジスタ１０６のソー
スに夫々接続する。トランジスタ１０６のｒ−トはトラ
ンジスタ１０４のドレンに、そしてそのドレンは電源の
負端子Ｔに接続する。トランジスタ１０５のドレンとト
ランジスタ１０６のソースに共通の点１０８は、端子Ｖ
ＤＤに接続するコレクタと端子５に接続するエミツタタ
有するコンパチブルバイポーラトランジスタ１０７０ベ
ースに接続する。４個のトランジスタ１’０１−１０４
のこのような接続により、電流工１と１２の比、従って
基準電圧Ｖｒｅｆの精度に対する電源電圧の変動の効果
が低減出来る。更に、第３図の出力トランジスタ１３は
第５図においてトランジスタ１０５と１０６により形成
される電圧ホロワ段に接続する１個のコンパチブルバイ
ポーラトランジスタ１０７で置き換えられる。トランジ
スタ１０５−１０７のこの構成により回路の出力抵抗の
低下とそれによる基準電圧回路からの隣接回路への給電
が可能になる。
第３図は増幅器１０更に池の実施例を示すものである。
電流工１と１２が流れる抵抗１１１と１１２が差電圧を
つくり出し、これが演算増幅器１１００入力に与えられ
る。増幅器１１０の出力は端子５に接続する。抵抗１１
１と１１２の値を夫々Ｒ１とＲ２とすると、増幅器１１
００入カオフセツト電圧（ｖｏｓ）の効果を無視出来る
ものとするには式Ｒ１・工１＝に１・Ｒ２・工２〉〉ｖ
０８が満足されねばならない。第３図の回路構成自体は
周知であり、例えばパルマ他［曲率修正マイクロパワー
電圧基準」工１！ｉＥＫインターナショナル ンリツド
ステート サーキッッ コンファレンス、１９８１ （
ｅａｒｌ Ｒ，Ｐａｌｍｅｒｅｔａｌ ” Ａ ｃｕｒ
ｖａｔｕｒｅ （ｒ６ｒｒｅｃｔｅｄ ｍｉｃｒｏｐ
ｏｗｅｒｖｏｌｔａｇｅ ｒｅｆｅｒｅｎｃｅ ” ｔ
ｈｅ工Ｆ！ＨｉＥ ＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌ
ｉａ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｆ １９ Ｆ３ ｉ）に示されている。
つくり出し、これが演算増幅器１１００入力に与えられ
る。増幅器１１０の出力は端子５に接続する。抵抗１１
１と１１２の値を夫々Ｒ１とＲ２とすると、増幅器１１
００入カオフセツト電圧（ｖｏｓ）の効果を無視出来る
ものとするには式Ｒ１・工１＝に１・Ｒ２・工２〉〉ｖ
０８が満足されねばならない。第３図の回路構成自体は
周知であり、例えばパルマ他［曲率修正マイクロパワー
電圧基準」工１！ｉＥＫインターナショナル ンリツド
ステート サーキッッ コンファレンス、１９８１ （
ｅａｒｌ Ｒ，Ｐａｌｍｅｒｅｔａｌ ” Ａ ｃｕｒ
ｖａｔｕｒｅ （ｒ６ｒｒｅｃｔｅｄ ｍｉｃｒｏｐ
ｏｗｅｒｖｏｌｔａｇｅ ｒｅｆｅｒｅｎｃｅ ” ｔ
ｈｅ工Ｆ！ＨｉＥ ＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌ
ｉａ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｆ １９ Ｆ３ ｉ）に示されている。
前段の回路から与えられる基準電圧ｖｒ８ｆ改好に限定
されて１．２ボルトに近づく。場合によってはこれより
高い基準電圧が必要となることもある。第７図の回路は
本発明の回路からその特性を損うことなしに基準電圧ｖ
ｒｏｆより高い電圧をとり出す方法を示すものである。
されて１．２ボルトに近づく。場合によってはこれより
高い基準電圧が必要となることもある。第７図の回路は
本発明の回路からその特性を損うことなしに基準電圧ｖ
ｒｏｆより高い電圧をとり出す方法を示すものである。
第１図と同じ素子は同一数字で示している。トランスレ
ジスタンス増幅器１の出力は分圧器２００に接続されて
おりこの分圧器の出力が電圧ホロワ段２１０を介して抵
抗２に与えられる。分圧器２００は増幅器１の出力電圧
の一部αを与えるポテンショメータでもよい。電圧ホロ
ワ段２１０の出力電圧は常にｖｒｅｆに等しく、増幅器
１の出力電圧”ｒｅｆは ”ｒｅｆ＝とゴである。
ジスタンス増幅器１の出力は分圧器２００に接続されて
おりこの分圧器の出力が電圧ホロワ段２１０を介して抵
抗２に与えられる。分圧器２００は増幅器１の出力電圧
の一部αを与えるポテンショメータでもよい。電圧ホロ
ワ段２１０の出力電圧は常にｖｒｅｆに等しく、増幅器
１の出力電圧”ｒｅｆは ”ｒｅｆ＝とゴである。
α
電圧ホロワ段２１０は出来るだけ低いオフセット電圧を
出さねばならず好適には絶対温度に比例する電圧を出す
ものである。コンパチブルバイポーラトランジスタの使
用に立脚するこの電圧ホロワ段の一実施例を第８図に示
す。これは差動形の一対のコンパチブルバイポーラトラ
ンジスタ２１５と２１６を含み、トランジスタのベース
は非反転入力端子２１７と反転入力端子に夫々接続し、
エミッタは電流源２１９に接続し、そしてコレクタは電
流ミラーとして接続されるＭＯＳ ）ランジスタ２１２
と２１１のドレンに夫々接続する。この回路は更にＭＯ
Ｓ トランジスタ２１４を含み、このトランジスタのゲ
ートはトランジスタ２１２のドレンとトランジスタ２１
５のコレクタとの共通接続点に接読し、ドレンは電源端
子ＶＤＤにそしてソースはトランジスタ２１５０ベース
に夫々接続する。
出さねばならず好適には絶対温度に比例する電圧を出す
ものである。コンパチブルバイポーラトランジスタの使
用に立脚するこの電圧ホロワ段の一実施例を第８図に示
す。これは差動形の一対のコンパチブルバイポーラトラ
ンジスタ２１５と２１６を含み、トランジスタのベース
は非反転入力端子２１７と反転入力端子に夫々接続し、
エミッタは電流源２１９に接続し、そしてコレクタは電
流ミラーとして接続されるＭＯＳ ）ランジスタ２１２
と２１１のドレンに夫々接続する。この回路は更にＭＯ
Ｓ トランジスタ２１４を含み、このトランジスタのゲ
ートはトランジスタ２１２のドレンとトランジスタ２１
５のコレクタとの共通接続点に接読し、ドレンは電源端
子ＶＤＤにそしてソースはトランジスタ２１５０ベース
に夫々接続する。
以上、本発明を特定の実施例について説明したがそれら
の変更または変形は本発明の範囲内となることは明らか
である。特に本発明の回路により基準電圧変動曲線の線
形項が鑑度に工り補償されうるものである場合には「曲
率修正回路」と呼ばれる周知の回路にエリその現象項が
補償されうる。
の変更または変形は本発明の範囲内となることは明らか
である。特に本発明の回路により基準電圧変動曲線の線
形項が鑑度に工り補償されうるものである場合には「曲
率修正回路」と呼ばれる周知の回路にエリその現象項が
補償されうる。
本発明の基準電圧源はＭＯＳ技術と両立可能であり、温
度依頼性の補償が容易であって出力インピーダンスが充
分低いものである。従って、従来のｃｖｏｓ回路と比較
して著しく高い基準電圧精度が得られる。
度依頼性の補償が容易であって出力インピーダンスが充
分低いものである。従って、従来のｃｖｏｓ回路と比較
して著しく高い基準電圧精度が得られる。
第１図は本発明の詳細な説明するための回路図、第２図
は第１図中の増幅器の特性曲線、第３図は本発明の一実
施例を示す回路図、第４図は第１図における導体ゾロツ
クの他の実施例を示す回路図、第５図は第１図の増幅器
の他の実施例を示す回路図、第３図は更に他の実施例を
示す回路図、第７図は本発明による回路の変更例を示す
回路図、第８図は第７図の増幅器−電圧ホロワの一実施
例を示す回路図である。 １・・・トランスレジスタンス増幅器、２，３・・・抵
抗、４・・・導体ブロック、４３．４４・・・抵抗、１
１０・・・演算増幅器、１１１．１１２・・・抵抗、２
００・・・分圧器、２１０・・・電圧ホロワ段、２１９
・・・電流源 口 一
は第１図中の増幅器の特性曲線、第３図は本発明の一実
施例を示す回路図、第４図は第１図における導体ゾロツ
クの他の実施例を示す回路図、第５図は第１図の増幅器
の他の実施例を示す回路図、第３図は更に他の実施例を
示す回路図、第７図は本発明による回路の変更例を示す
回路図、第８図は第７図の増幅器−電圧ホロワの一実施
例を示す回路図である。 １・・・トランスレジスタンス増幅器、２，３・・・抵
抗、４・・・導体ブロック、４３．４４・・・抵抗、１
１０・・・演算増幅器、１１１．１１２・・・抵抗、２
００・・・分圧器、２１０・・・電圧ホロワ段、２１９
・・・電流源 口 一
Claims (1)
- 【特許請求の範囲】 １、第１コンパチブルバイポーラトランジスタ（Ｔ１）
と、この第１コンパチブルバイポーラトランジスタのエ
ミツタに接続するエミツタを有する第２コンパチブルバ
イポーラトランジスタ（Ｔ２）と、上記第１コンパチブ
ルバイポーラトランジスタを流れる電流の密度より上に
第２コンパチブルバイポーラトランジスタの電流密度を
低いものとするための第１装置（Ｔ１、Ｔ２）と、上記
第１および第２コンパチブルバイポーラトランジスタの
コレクタに夫々接続する２個の入力（８、９）と基準電
圧（Ｖ＿ｒ＿ｅ＿ｆ）を与える出力端子（５）と第１抵
抗（２）を介して上に第１コンパチブルバイポーラトラ
ンジスタのベースに接続する１個の出力とを有するトラ
ンスレジスタンス増幅器（１）と、上記第１および第２
コンパチブルバイポーラトランジスタのベース間に接続
する第２抵抗（３）と、上記第２コンパチブルバイポー
ラトランジスタのベースと上記第１および第２コンパチ
ブルバイポーラトランジスタのエミツタの共通点との間
に接続されて上記第１および第２抵抗を通して上記第１
コンパチブルバイポーラトランジスタを通る電流よりも
実質的に大きい電流をとり出すための第２装置（４）と
を少なくとも有することを特徴とするＭＯＳ技術用基準
電圧源装置。 ２、前記第２装置は１個のコンパチブルバイポーラトラ
ンジスタ（４１、４２）から成ることを特徴とする特許
請求の範囲第１項記載の基準電圧源装置。 ３、前記コンパチブルバイポーラトランジスタ（４１）
のエミツタは前記第１および第２コンパチブルバイポー
ラトランジスタのエミツタの共通接続点（７）に接続さ
れ、そのベースはそのコレクタおよび上記第２コンパチ
ブルバイポーラトランジスタのベース（６）に接続され
ることを特徴とする特許請求の範囲第２項記載の基準電
圧源装置。 ４、前記コンパチブルバイポーラトランジスタ（４２）
のエミツタは前記第１および第２コンパチブルバイポー
ラトランジスタのエミツタの共通接続点に接続され、コ
レクタは上記第２コンパチブルバイポーラトランジスタ
のベースに接続され、ベースは第３抵抗（４３）を介し
て上記コレクタにそして第４抵抗（４４）を介して前記
出力端子に接続することを特徴とする特許請求の範囲第
２項記載の基準電圧源装置。 ５、前記トランスレジスタンス増幅器は少くとも１個の
電流ミラー（１１、１２）と電圧ホロワ段（１３）とか
ら成り、上記電圧ホロワ段は上記電流ミラーと前記出力
端子との間に接続されており、更に上記電流ミラーと前
記第１および第２コンパチブルバイポーラトランジスタ
は上記第２コンパチブルバイポーラトランジスタを流れ
る電流の密度が上記第１コンパチブルバイポーラトラン
ジスタを流れる電流の密度より低くなるような関係を有
することを特徴とする特許請求の範囲第１項記載の基準
電圧源装置。 ６、前記トランスレジスタンス増幅器は電圧源（Ｖ＿Ｄ
＿Ｄ）と前記第１および第２コンパチブルバイポーラト
ランジスタのコレクタとの間に夫夫接続する２個の抵抗
（１１１、１１２）と、上記第１および第２コンパチブ
ルバイポーラトランジスタのコレクタに夫々接続する入
力および前記出力端子に接続する出力とを有する演算増
幅器（１１０）と、を有することを特徴とする特許請求
の範囲第１項記載の基準電圧源装置。 ７、前記トランスレジスタンス増幅器の出力と前記第１
抵抗との間に接続する分圧段（２００）を更に有するこ
とを特徴とする特許請求の範囲第１項記載の基準電圧源
装置。 ８、電圧ホロワ段（２１０）と直列となつた分圧器を更
に含み、上記分圧器と電圧ホロワ段は前記トランスレジ
スタンス増幅器の出力と前記第１抵抗との間に接続され
ることを特徴とする特許請求の範囲第１項記載の基準電
圧源装置。 ９、前記電圧ホロワ段は差動形の少くとも一対のコンパ
チブルバイポーラトランジスタ （２１５、２１６）から成ることを特徴とする特許請求
の範囲第８項記載の基準電圧源装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH203/85A CH661600A5 (fr) | 1985-01-17 | 1985-01-17 | Source de tension de reference. |
| CH203/85-0 | 1985-01-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61169920A true JPS61169920A (ja) | 1986-07-31 |
| JPH0625956B2 JPH0625956B2 (ja) | 1994-04-06 |
Family
ID=4181600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61005159A Expired - Lifetime JPH0625956B2 (ja) | 1985-01-17 | 1986-01-16 | 基準電圧源装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4672304A (ja) |
| EP (1) | EP0188401B1 (ja) |
| JP (1) | JPH0625956B2 (ja) |
| CH (1) | CH661600A5 (ja) |
| DE (1) | DE3664010D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03186910A (ja) * | 1989-11-17 | 1991-08-14 | Samsung Semiconductor Inc | Ｃｍｏｓバンドギャップ電圧基準回路 |
| JP2007518173A (ja) * | 2004-01-13 | 2007-07-05 | アナログ・デバイシズ・インコーポレーテッド | 低オフセット・バンドギャップ電圧基準 |
| JP2008520028A (ja) * | 2004-11-11 | 2008-06-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 全ｎｐｎトランジスタＰＴＡＴ電流源 |
| JP2009145070A (ja) * | 2007-12-11 | 2009-07-02 | Nec Electronics Corp | 温度センサ回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924113A (en) * | 1988-07-18 | 1990-05-08 | Harris Semiconductor Patents, Inc. | Transistor base current compensation circuitry |
| US4849684A (en) * | 1988-11-07 | 1989-07-18 | American Telephone And Telegraph Company, At&T Bell Laaboratories | CMOS bandgap voltage reference apparatus and method |
| US4943945A (en) * | 1989-06-13 | 1990-07-24 | International Business Machines Corporation | Reference voltage generator for precharging bit lines of a transistor memory |
| JP2634685B2 (ja) * | 1990-07-24 | 1997-07-30 | シャープ株式会社 | 半導体装置の電圧降下回路 |
| US5319303A (en) * | 1992-02-12 | 1994-06-07 | Sony/Tektronix Corporation | Current source circuit |
| US6642699B1 (en) | 2002-04-29 | 2003-11-04 | Ami Semiconductor, Inc. | Bandgap voltage reference using differential pairs to perform temperature curvature compensation |
| US7524108B2 (en) * | 2003-05-20 | 2009-04-28 | Toshiba American Electronic Components, Inc. | Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry |
| US7857510B2 (en) * | 2003-11-08 | 2010-12-28 | Carl F Liepold | Temperature sensing circuit |
| US20050099163A1 (en) * | 2003-11-08 | 2005-05-12 | Andigilog, Inc. | Temperature manager |
| US7389720B2 (en) * | 2003-12-30 | 2008-06-24 | Haverstock Thomas B | Coffee infusion press for stackable cups |
| US7688054B2 (en) | 2006-06-02 | 2010-03-30 | David Cave | Bandgap circuit with temperature correction |
| EP2977849A1 (en) * | 2014-07-24 | 2016-01-27 | Dialog Semiconductor GmbH | High-voltage to low-voltage low dropout regulator with self contained voltage reference |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH648434A5 (fr) * | 1982-04-23 | 1985-03-15 | Centre Electron Horloger | Dispositif semiconducteur presentant une caracteristique de fonctionnement d'un transistor bipolaire et circuit m0s incorporant un tel dispositif. |
-
1985
- 1985-01-17 CH CH203/85A patent/CH661600A5/fr not_active IP Right Cessation
-
1986
- 1986-01-13 EP EP86810010A patent/EP0188401B1/fr not_active Expired
- 1986-01-13 DE DE8686810010T patent/DE3664010D1/de not_active Expired
- 1986-01-14 US US06/818,748 patent/US4672304A/en not_active Expired - Lifetime
- 1986-01-16 JP JP61005159A patent/JPH0625956B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03186910A (ja) * | 1989-11-17 | 1991-08-14 | Samsung Semiconductor Inc | Ｃｍｏｓバンドギャップ電圧基準回路 |
| JP2007518173A (ja) * | 2004-01-13 | 2007-07-05 | アナログ・デバイシズ・インコーポレーテッド | 低オフセット・バンドギャップ電圧基準 |
| JP2008520028A (ja) * | 2004-11-11 | 2008-06-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 全ｎｐｎトランジスタＰＴＡＴ電流源 |
| JP2009145070A (ja) * | 2007-12-11 | 2009-07-02 | Nec Electronics Corp | 温度センサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0188401A3 (en) | 1986-09-10 |
| EP0188401A2 (fr) | 1986-07-23 |
| JPH0625956B2 (ja) | 1994-04-06 |
| US4672304A (en) | 1987-06-09 |
| EP0188401B1 (fr) | 1989-06-14 |
| CH661600A5 (fr) | 1987-07-31 |
| DE3664010D1 (en) | 1989-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4375595A (en) | Switched capacitor temperature independent bandgap reference | |
| JPS61169920A (ja) | 基準電圧源装置 | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| JPS63229509A (ja) | 基準電圧発生回路 | |
| JPH0570326B2 (ja) | ||
| GB2222497A (en) | Operational amplifier | |
| US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| US4751454A (en) | Trimmable circuit layout for generating a temperature-independent reference voltage | |
| JP3119215B2 (ja) | 差動アンプ | |
| US8519794B2 (en) | Current mirror with low headroom and linear response | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| KR940004806A (ko) | 베타 보상을 가지는 온도 보상 전압 조정기 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| US4577119A (en) | Trimless bandgap reference voltage generator | |
| JP3909865B2 (ja) | 容量的に負荷状態とされたホロワ回路に対するひずみ補償 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| US3495182A (en) | Temperature compensated transistor amplifiers | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH0272713A (ja) | 完全差分アナログ比較器 | |
| JP2798022B2 (ja) | 基準電圧回路 | |
| JP2707667B2 (ja) | 比較回路 | |
| JPH03139873A (ja) | 温度検出回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP3129211B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |