JPH0337764B2 - - Google Patents

Info

Publication number
JPH0337764B2
JPH0337764B2 JP59002247A JP224784A JPH0337764B2 JP H0337764 B2 JPH0337764 B2 JP H0337764B2 JP 59002247 A JP59002247 A JP 59002247A JP 224784 A JP224784 A JP 224784A JP H0337764 B2 JPH0337764 B2 JP H0337764B2
Authority
JP
Japan
Prior art keywords
amplifier
voltage
output
drift
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59002247A
Other languages
English (en)
Other versions
JPS60145710A (ja
Inventor
Kenji Tateishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59002247A priority Critical patent/JPS60145710A/ja
Publication of JPS60145710A publication Critical patent/JPS60145710A/ja
Publication of JPH0337764B2 publication Critical patent/JPH0337764B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電気信号を増幅する増幅器のドリフト
を補正する増幅装置に関する。
従来例の構成とその問題点 近年、制御装置や計測装置等の性格上の飛躍的
な進歩に伴ない、その中に使用される増幅器の性
能に対する高レベル化の要求もかなり厳しいもの
がある。とりわけ、増幅器の出力レベルの温度、
湿度その他周囲条件等による変動、すなわちドリ
フトについても、その高レベル化要求の最たるも
のとしてとらえられている。
そのため、増幅器として、温度や湿度等の環境
条件あるいは経時変化に対して安定な集積回路が
開発され、実用に供されているが、高価な上に、
要求の実状を満足したものではなく、又周辺回路
の定数の変化については、いくら優秀なICでも
対応できる性質のものではなく、ある程度以上の
レベル要求のものについては満足できないもので
ある。
更に、それを補うものとして、増幅器の出力変
動をとらえ、その変動を元に戻すような量を増幅
器の入力にフイードバツクするような装置があ
る。
この装置は増幅器の入力を一定値に設定し、こ
の増幅器からの出力の所定値に対する変動分を計
測し、その変動分が打ち消されるように増幅器の
入力にある値をバイアスしておくものである。以
下この装置をドリフト補正装置と呼ぶことにす
る。
次に、従来例を図面を使つて説明する。
第1図は従来のドリフト補正装置を示したもの
である。1は増幅器で、2はその入力抵抗、3は
オフセツト調整用の抵抗で、増幅器がIC等の場
合周囲定数等に対応できる様に、又高精度のオフ
セツト調整が行なえる様に付けられている。
よつて、このオフセツト調整用抵抗3を制御す
ることによつても、ドリフト補正はできるが、こ
の従来例の説明ではこの方法にはよらないものと
する。4はドリフト補正回路で、増幅器1の出力
をこのドリフト補正回路4の入力とし、適正な補
正量を増幅器1の入力に加えるものであるが、こ
のドリフト補正回路の具体的な回路構成例を第2
図に示す。
第2図において、6及び7は各々コンパレータ
で、基準電源8及び9により、その極性と動作電
圧が定まつている。本従来例ではa点での電圧に
より、コンパレータ6は負側で、コンパレータ7
は正側で動作する。10は発振器で、この出力と
コンパレータ6の出力がゲート11へ入り、又、
同じく発振器10の出力とコンパレータ7の出力
がゲート12へ入る。ゲート11,12共、アン
ドゲートで、ゲート11は可逆カウンタ13のダ
ウンカウント入力へ接続され、又12は可逆カウ
ンタ13のアツプカウント入力へ接続されてい
る。
可逆カウンタ13から各ビツトに対応して、
D/Aコンバータ14へ接続されており、D/A
コンバータ14の出力に接続されたオペアンプ1
5により電圧に変換される。
次に第1図及び第2図における動作について説
明を行なう。a点における電圧が負側にずれてい
る場合、この電圧が更に基準電源8の電圧を超え
てずれていればコンパレータ6より出力が生じ
る。
このためゲート11はオープンとなり発振器1
0のパルスがカウンタ13のダウンカウント入力
へ加えられる。そのため、カウンタ13はカウン
トダウンし、D/Aコンバータ14及びオペアン
プ15により出力される電圧b点も負側へずれ
る。この電圧が第1図の入力抵抗5を通して増幅
器1へ加えられるため、増幅器1の出力は正方向
に向かつて補正が行なわれる。増幅器1の出力が
第2図における基準電源8の電圧より下回るとゲ
ート11はクローズとなり、カウンタ13へはパ
ルスが加わらなくなるため、b点の電位はこれ以
上変化せず、その値を保持し、第1図における増
幅器1へ電圧を供給し続ける。
以上の動作によりドリフトの補正が完了したこ
とになる。また、a点における電圧が正側にずれ
た場合も同様であるので説明は割愛する。
しかしながら、上記の構成では増幅器の動作中
においては出力の変化がドリフトによるものか入
力信号によるものか、わからないため、増幅器を
連続動作して使用するときなどは、動作中に生じ
たドリフトは防ぐことができない。そのため連続
して使用するときには、動作を中断してドリフト
補正を行なうとか、増幅器にドリフトの少ない高
価なものを用いる必要がある等の重大な欠点を有
していた。
発明の目的 本発明はかかる従来の問題点を解消するもの
で、いつでもドリフト量の小さい良好なドリフト
補正増幅装置を提供することを目的としている。
発明の構成 本発明は増幅器とドリフト補正回路と増幅器の
入力を基準電源に、また出力を前記ドリフト補正
回路へ接続するスイツチ装置及びこのスイツチ装
置を切換駆動する切換器を有するドリフト補正増
幅装置であり、増幅器を通常動作時の入出力とド
リフト補正回路を切換駆動することにより、ドリ
フト量を常時小さくおさえることができるもので
ある。
実施例の説明 第3図は本発明の一実施例における構成図であ
る。第3図において、21と22は各々増幅器で
23はドリフト補正回路である。又、24はドリ
フト補正時の基準バイアスで、通常のドリフト補
正の場合は0ボルトである。25及び26は各々
スイツチで、前記増幅器21及び22の入力、出
力を各々いずれかが増幅装置入力端子及び増幅装
置出力端子へ接続され、一方がドリフト補正回路
へ接続されている。27はスイツチ25及び26
を同時に切換える切換器である。
次に本実施例の動作について説明を行なう。
初期状態として、スイツチ25及び26は
各々、次の状態にあるものとする。すなわち、増
幅器21の入力及び出力は各々、増幅装置入力端
子及び増幅装置出力端子へ接続され、増幅器22
の入力は基準バイアス24へ接続され、又出力は
ドリフト補正回路23の入力に接続されているも
のとする。なお、ドリフト補正回路23の出力は
各々独立に増幅器21及び22の入力に接続され
ている。
増幅装置入力端子に信号が入力されると、この
信号は増幅器21にて増幅され、増幅装置出力端
子へ出力される。一方、増幅器22の入力は基準
バイアス24が入力されているため、増幅器22
の出力は基準バイアス24と増幅器22の利得に
よつて定まる値となり、ドリフト補正回路23は
この値に対するドリフトを検出して補正値を出力
することになる。ここでは説明の都合上、基準バ
イアス24を0ボルトとすると、増幅器22の出
力は同じく0ボルトとならなければならない。し
かし、実際は温度、湿度等の環境条件によりドリ
フトを生じやすく、その場合、ドリフト補正回路
が動作して、C点に補正電圧が生じることになる
が、この動作は従来例の場合と同様なので説明は
省略する。
次に、切換器の出力が反転して、スイツチ25
及び26が切換わると増幅器21及び22の接続
が各々入れ替わり、上記の説明と同一の動作とな
り、b点に補正電圧が生じて、補正動作を行な
う。
以後、切換器の出力に応じて、この動作を増幅
器21及び22について、各々交互に行ない、増
幅装置入力端子及び出力端子だけを見た場合、常
時、動作状態の、しかもドリフト補正された増幅
器が接続されただけのように観測される。切換器
27は、簡易的には単なるパルス発振器でもよく
その切換時間は補正速度や用途により、数秒から
十分の一秒程度でよいが、もちろん、この他の値
をとつても構わない。
第4図はドリフト補正回路23の具体的な回路
構成図である。第4図において、31及び32は
各々コンパレータ、33及び34は基準電源、又
35は発振器で、36はダウンカウント用のアン
ドゲート、37はアツプカウント用のアンドゲー
トで、これらは従来例のものと同様である。38
はスイツチで切換器27(第3図における切換器
27と同一)により切換動作を行なう。39は可
逆カウンタ、40はD/Aコンバータ、41はオ
ペアンプで、これらは従来例のものと同様であ
る。
同じく、42は可逆カウンタ、43はD/Aコ
ンバータ、44はオペアンプである。オペアンプ
41及び44の出力は各々、第3図における増幅
器21及び22の入力へ、入力抵抗を介して接続
される。
動作については、第3図において、切換器27
によりスイツチ25及び26が増幅器21をドリ
フト補正回路23に接続したときは、第4図にお
けるスイツチ38はゲート36及び37を各々カ
ウンタ39へ接続する。逆に、増幅器22をドリ
フト補正回路23に接続したときは(第3図)ス
イツチ38はカウンタ42へ接続される。他の部
分の動作については従来例と同様なので説明は省
略する。
以上のように本実施例によれば、増幅器を2つ
用意し、片方を通常動作に、もう一方をドリフト
補正動作にすることにより、増幅装置の入出力状
態は常にドリフト補正された増幅器が通常動作し
ているものとみなすことができるという優れた効
果を有している。
なお、実施例の説明において、増幅器を2つと
したが、3つ以上でもよく、ドリフト補正回路に
おいてもその実施形態は限定しない。
発明の効果 本発明は増幅器とドリフト補正回路と増幅器の
入力を基準電源に、また出力を前記ドリフト補正
回路へ接続するスイツチ装置及びこのスイツチ装
置を切換駆動する切換器を備えたことにより、常
時ドリフト量の小さい良好な増幅装置を得ること
ができる優れたものである。
【図面の簡単な説明】
第1図は従来のドリフト補正増幅装置のブロツ
ク図、第2図は従来例におけるドリフト補正回路
部分のブロツク図、第3図は本発明の一実施例に
おけるドリフト補正増幅装置のブロツク図、第4
図は同実施例におけるドリフト補正回路部分のブ
ロツク図である。 21,22……増幅器、23……ドリフト補正
回路、25,26……スイツチ、27……切換
器。

Claims (1)

  1. 【特許請求の範囲】 1 入力電圧を入力する入力端子と、 基準電圧を発生する基準電圧発生手段と、 増幅器からの出力電圧を出力する出力端子と、 第1及び第2の増幅器と、 増幅器への入力電圧と増幅器からの出力電圧と
    を比較し、ドリフトの補正を行なう電圧を増幅器
    の入力電圧に加算するドリフト補正回路と、 前記入力端子からの電圧を前記第1の増幅器に
    よつて増幅して前記出力端子から出力し、前記第
    2の増幅器に前記基準電圧発生手段の電圧を印加
    して前記ドリフト補正回路によつてドリフトの補
    正を行なう第1の接続状態と、前記入力端子から
    の電圧を前記第2の増幅器によつて増幅して前記
    出力端子から出力し、前記第1の増幅器に前記基
    準電圧発生手段の電圧を印加して前記ドリフト補
    正回路によつてドリフトの補正を行なう第2の接
    続状態とを切り換えるスイツチ手段と、 前記スイツチ手段のスイツチ動作を行なわせる
    切り換え手段と、 を有することを特徴とするドリフト補正増幅装
    置。
JP59002247A 1984-01-10 1984-01-10 ドリフト補正増幅装置 Granted JPS60145710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59002247A JPS60145710A (ja) 1984-01-10 1984-01-10 ドリフト補正増幅装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59002247A JPS60145710A (ja) 1984-01-10 1984-01-10 ドリフト補正増幅装置

Publications (2)

Publication Number Publication Date
JPS60145710A JPS60145710A (ja) 1985-08-01
JPH0337764B2 true JPH0337764B2 (ja) 1991-06-06

Family

ID=11524021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59002247A Granted JPS60145710A (ja) 1984-01-10 1984-01-10 ドリフト補正増幅装置

Country Status (1)

Country Link
JP (1) JPS60145710A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036938A (ja) * 2017-08-21 2019-03-07 茂達電子股▲ふん▼有限公司 誤差除去アンプ回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63209208A (ja) * 1987-02-25 1988-08-30 Yokogawa Electric Corp 増幅装置
JPS63209311A (ja) * 1987-02-26 1988-08-30 Yokogawa Electric Corp 増幅装置
JP4600167B2 (ja) * 2005-06-14 2010-12-15 トヨタ自動車株式会社 差動増幅回路
US10097140B1 (en) * 2017-06-02 2018-10-09 Nxp B.V. Method and system for amplifier calibration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036938A (ja) * 2017-08-21 2019-03-07 茂達電子股▲ふん▼有限公司 誤差除去アンプ回路

Also Published As

Publication number Publication date
JPS60145710A (ja) 1985-08-01

Similar Documents

Publication Publication Date Title
US4282515A (en) Analog to digital encoding system with an encoder structure incorporating instrumentation amplifier, sample and hold, offset correction and gain correction functions
JPH04351969A (ja) 電流測定回路
US4933643A (en) Operational amplifier having improved digitally adjusted null offset
JPH04286408A (ja) 増幅回路
JPH0337764B2 (ja)
US6957278B1 (en) Reference -switch hysteresis for comparator applications
US5703477A (en) Current driver circuit with transverse current regulation
US6124705A (en) Cascode current mirror with amplifier
US6778113B2 (en) Canceling feedback resister loading effect in a shunt-shunt feedback circuit
JP3108941B2 (ja) 演算増幅回路
JPH04227119A (ja) 電圧電流変換器
JPH051646B2 (ja)
JPH04330812A (ja) Vca回路
CA2002097C (en) Current split circuit having a digital to analog converter
KR100438979B1 (ko) 아날로그 전류 출력 회로
JPH067367Y2 (ja) 電圧・電流発生装置
JPH06169225A (ja) 電圧電流変換回路
JP2944337B2 (ja) レベル変換回路
SU1282076A2 (ru) Нелинейное корректирующее устройство
JPS60145709A (ja) ドリフト補正増幅装置
JPS63263910A (ja) 電圧比較器
JPH0546090Y2 (ja)
JPH10294621A (ja) 電圧増幅器用入力保護回路
JPH07128085A (ja) 制御回路
JPS59122001A (ja) ピ−ク検波回路