JP2655606B2 - 電源制御装置監視制御方法 - Google Patents
電源制御装置監視制御方法Info
- Publication number
- JP2655606B2 JP2655606B2 JP63122108A JP12210888A JP2655606B2 JP 2655606 B2 JP2655606 B2 JP 2655606B2 JP 63122108 A JP63122108 A JP 63122108A JP 12210888 A JP12210888 A JP 12210888A JP 2655606 B2 JP2655606 B2 JP 2655606B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- microprocessor
- signal
- control device
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電源制御装置監視制御方法に係わり、特に情
報処理装置を含む各種の電子装置に対する電源部を制御
する電源制御装置監視制御方法に関する。
報処理装置を含む各種の電子装置に対する電源部を制御
する電源制御装置監視制御方法に関する。
従来のこの種の電源部監視制御装置は、上位制御装置
と、前記上位制御装置に所定の通信ラインで接続され、
前記上位制御装置からの指令を基に各種電子装置の電源
部の動作を監視、駆動制御する電源制御装置とからなる
ものとして知られている。
と、前記上位制御装置に所定の通信ラインで接続され、
前記上位制御装置からの指令を基に各種電子装置の電源
部の動作を監視、駆動制御する電源制御装置とからなる
ものとして知られている。
第２図は上記従来の電源部監視制御装置を示すブロッ
ク図である。
ク図である。
この電源部監視制御装置は、第２図に示すように、上
位制御装置11と、前記上位制御装置11に所定の通信ライ
ンであるシリアルバスで接続され、上位制御装置11から
の指令を基に各種電子装置の電源部121,122,…,12nの動
作を監視・駆動制御する電源制御装置13とから構成され
ている。
位制御装置11と、前記上位制御装置11に所定の通信ライ
ンであるシリアルバスで接続され、上位制御装置11から
の指令を基に各種電子装置の電源部121,122,…,12nの動
作を監視・駆動制御する電源制御装置13とから構成され
ている。
電源制御装置13は、上位制御装置11との情報の交換を
行うマイクロプロセッサ14により制御されるシリアルパ
ラレル信号変換回路15と、信号変換回路15に接続されマ
イクロプロセッサ16により制御されるところの電源部12
1,122,…,12nを監視制御する制御回路17と、電源スイッ
チを投入したときに初期状態にセットするパワーオンリ
セット信号発生装置18とを含んで構成されている。
行うマイクロプロセッサ14により制御されるシリアルパ
ラレル信号変換回路15と、信号変換回路15に接続されマ
イクロプロセッサ16により制御されるところの電源部12
1,122,…,12nを監視制御する制御回路17と、電源スイッ
チを投入したときに初期状態にセットするパワーオンリ
セット信号発生装置18とを含んで構成されている。
かかる電源部監視制御装置によれば、上位制御装置11
（通常、Service Processor（SVP）という。）から出力
される電源オン・オフおよび動作状態データ要求等を含
む電源制御信号は、バスラインを介してシリアルパラレ
ル信号変換回路15に入力される。シリアルパラレル信号
変換回路15では、取り込んだ電源制御信号をマイクロプ
ロセッサ14によりパラレル信号として制御回路17に与え
る。制御回路17は、パラレル信号とされた前記電源制御
信号を基にマイクロプロセッサ16により所定の処理作用
を介して所定の制御信号が形成され、それぞれ対応する
電源部121,122,…,12nに送出される。
（通常、Service Processor（SVP）という。）から出力
される電源オン・オフおよび動作状態データ要求等を含
む電源制御信号は、バスラインを介してシリアルパラレ
ル信号変換回路15に入力される。シリアルパラレル信号
変換回路15では、取り込んだ電源制御信号をマイクロプ
ロセッサ14によりパラレル信号として制御回路17に与え
る。制御回路17は、パラレル信号とされた前記電源制御
信号を基にマイクロプロセッサ16により所定の処理作用
を介して所定の制御信号が形成され、それぞれ対応する
電源部121,122,…,12nに送出される。
電源部121,122,…,12nにおいては、制御回路17から送
られてくる制御信号の内容に応じて所定の応答信号また
は状態信号を制御回路17に返送する。この制御回路17
は、当該返送信号をシリアルパラレル信号変換回路15に
与えると、シリアルパラレル信号変換回路15は、当該返
送信号をシリアル信号に変換してバスラインを介して上
位制御装置11に返送する。
られてくる制御信号の内容に応じて所定の応答信号また
は状態信号を制御回路17に返送する。この制御回路17
は、当該返送信号をシリアルパラレル信号変換回路15に
与えると、シリアルパラレル信号変換回路15は、当該返
送信号をシリアル信号に変換してバスラインを介して上
位制御装置11に返送する。
この場合、電源制御装置13の始動時においては、パワ
ーオンリセット信号発生装置18から出力されるリセット
信号200がマイクロプロセッサ14およびマイクロプロセ
ッサ16に供給されて、マイクロプロセッサ14およびシリ
アルパラレル信号変換回路15を初期状態に設定し、電源
制御装置13による電源制御作用が開始されることにな
る。
ーオンリセット信号発生装置18から出力されるリセット
信号200がマイクロプロセッサ14およびマイクロプロセ
ッサ16に供給されて、マイクロプロセッサ14およびシリ
アルパラレル信号変換回路15を初期状態に設定し、電源
制御装置13による電源制御作用が開始されることにな
る。
上述した従来の電源部監視制御装置は、電源制御機能
が上位制御装置11から送られてくる電源制御信号および
電源部121,122,…,12nから返送されてくる返送信号の入
力に対応するマイクロプロセッサ16のデータ処理作用を
介して正常に維持されている。
が上位制御装置11から送られてくる電源制御信号および
電源部121,122,…,12nから返送されてくる返送信号の入
力に対応するマイクロプロセッサ16のデータ処理作用を
介して正常に維持されている。
しかしながら、何らかの外部雑音等の侵入により、マ
イクロプロセッサ14またはマイクロプロセッサ16がスト
ール状態に落ち込むと、マイクロプロセッサ14またはマ
イクロプロセッサ16は暴走状態となる。これにより、電
源制御装置13は、上記電源制御信号、返送信号に対応す
る正常なデータ処理機能を損ない、かつ電源制御装置13
自体の電源制御機能が阻害され、回復不可能な事態に達
してしまうという欠点がある。
イクロプロセッサ14またはマイクロプロセッサ16がスト
ール状態に落ち込むと、マイクロプロセッサ14またはマ
イクロプロセッサ16は暴走状態となる。これにより、電
源制御装置13は、上記電源制御信号、返送信号に対応す
る正常なデータ処理機能を損ない、かつ電源制御装置13
自体の電源制御機能が阻害され、回復不可能な事態に達
してしまうという欠点がある。
本発明は上述した課題を解決するためになされたもの
で、電源制御装置の異常動作を即応的に停止せしめるこ
とができる電源制御装置監視制御方法を提供することを
目的とする。
で、電源制御装置の異常動作を即応的に停止せしめるこ
とができる電源制御装置監視制御方法を提供することを
目的とする。
本発明の電源制御装置監視制御方法では、上位制御装
置と、この上位制御装置と電源部の間に電源の制御を行
なう電源制御装置を配置すると共に、この電源制御装置
内に上位制御装置との通信を行なう信号変換回路と電源
部の制御を行なう電源制御回路との２つの回路を配置し
て、電源スイッチを投入したときにパワーオンリセット
信号によって電源制御装置の初期化を行なって電源の制
御作用を開始する電源制御方法において、（イ）電源制
御装置の始動時にパワーオンリセット信号が電源制御装
置内で発生すると、信号変換回路はこのパワーオンリセ
ット信号によって初期状態に設定され、この間、電源制
御回路は上位制御装置から送られてくる電源制御信号お
よび電源部から返送されてくる返送信号についてのデー
タ信号を行ない、（ロ）これ以降の電源制御運用時に
は、信号変換回路内に配置された信号変換回路内マイク
ロプロセッサから電源制御回路内に配置された電源制御
回路内マイクロプロセッサに入力される動作状態信号を
電源制御回路内マイクロプロセッサに内蔵された状態監
視手順によって信号変換回路内マイクロプロセッサの動
作状態を監視すると共に、電源制御回路内マイクロプロ
セッサから信号変換回路内マイクロプロセッサに入力さ
れる動作状態信号を信号変換回路内マイクロプロセッサ
に内蔵された状態監視手順によって電源制御回路内マイ
クロプロセッサの動作状態を監視し、（ハ）いずれか一
方のマイクロプロセッサが異常状態に陥ると、これを検
出した他方のマイクロプロセッサが異常状態に陥ったマ
イクロプロセッサの動作を強制的にリセットするリセッ
ト信号を出力することで、電源制御装置の異常動作を停
止させることを特徴としている。
置と、この上位制御装置と電源部の間に電源の制御を行
なう電源制御装置を配置すると共に、この電源制御装置
内に上位制御装置との通信を行なう信号変換回路と電源
部の制御を行なう電源制御回路との２つの回路を配置し
て、電源スイッチを投入したときにパワーオンリセット
信号によって電源制御装置の初期化を行なって電源の制
御作用を開始する電源制御方法において、（イ）電源制
御装置の始動時にパワーオンリセット信号が電源制御装
置内で発生すると、信号変換回路はこのパワーオンリセ
ット信号によって初期状態に設定され、この間、電源制
御回路は上位制御装置から送られてくる電源制御信号お
よび電源部から返送されてくる返送信号についてのデー
タ信号を行ない、（ロ）これ以降の電源制御運用時に
は、信号変換回路内に配置された信号変換回路内マイク
ロプロセッサから電源制御回路内に配置された電源制御
回路内マイクロプロセッサに入力される動作状態信号を
電源制御回路内マイクロプロセッサに内蔵された状態監
視手順によって信号変換回路内マイクロプロセッサの動
作状態を監視すると共に、電源制御回路内マイクロプロ
セッサから信号変換回路内マイクロプロセッサに入力さ
れる動作状態信号を信号変換回路内マイクロプロセッサ
に内蔵された状態監視手順によって電源制御回路内マイ
クロプロセッサの動作状態を監視し、（ハ）いずれか一
方のマイクロプロセッサが異常状態に陥ると、これを検
出した他方のマイクロプロセッサが異常状態に陥ったマ
イクロプロセッサの動作を強制的にリセットするリセッ
ト信号を出力することで、電源制御装置の異常動作を停
止させることを特徴としている。
すなわち、本発明では電源制御装置の電源投入時には
この装置内の上位制御装置との通信を行なう信号変換回
路と電源部の制御を行なう電源制御回路との２つの回路
のうちの一方をリセットすることで、上位制御装置から
送られてくる電源制御信号および電源部から返送されて
くる返送信号についてのデータ処理を確保する一方、こ
の初期化後の電源制御運用時には、信号変換回路内に配
置された信号変換回路内マイクロプロセッサと電源制御
回路内に配置された電源制御回路内マイクロプロセッサ
とが相互に自身の制御手順によって相手の動作状態を監
視し、相手のマイクロプロセッサに障害が発生して異常
状態に陥ったときには、これを検出した側が異常状態に
陥ったマイクロプロセッサの動作を強制的にリセットす
るリセット信号を出力することで、電源制御装置の異常
動作を停止させることにしている。これによって、電源
制御装置の異常動作を即応的に停止させることが可能に
なる。
この装置内の上位制御装置との通信を行なう信号変換回
路と電源部の制御を行なう電源制御回路との２つの回路
のうちの一方をリセットすることで、上位制御装置から
送られてくる電源制御信号および電源部から返送されて
くる返送信号についてのデータ処理を確保する一方、こ
の初期化後の電源制御運用時には、信号変換回路内に配
置された信号変換回路内マイクロプロセッサと電源制御
回路内に配置された電源制御回路内マイクロプロセッサ
とが相互に自身の制御手順によって相手の動作状態を監
視し、相手のマイクロプロセッサに障害が発生して異常
状態に陥ったときには、これを検出した側が異常状態に
陥ったマイクロプロセッサの動作を強制的にリセットす
るリセット信号を出力することで、電源制御装置の異常
動作を停止させることにしている。これによって、電源
制御装置の異常動作を即応的に停止させることが可能に
なる。
次に、本発明について図面を参照して説明する。
第１図は本発明の電源制御装置監視制御方法の実施例
を示すブロック図である。
を示すブロック図である。
第１図において、電源部監視制御装置は、上位制御装
置１と、上位制御装置１に所定の通信ラインであるシリ
アルバスで接続され、上位制御装置１からの指令を基に
各種電子装置の電源部21,22,…,2nの動作を監視・駆動
制御する電源制御装置３とから構成されている。
置１と、上位制御装置１に所定の通信ラインであるシリ
アルバスで接続され、上位制御装置１からの指令を基に
各種電子装置の電源部21,22,…,2nの動作を監視・駆動
制御する電源制御装置３とから構成されている。
電源制御装置３は、上位制御装置１との情報の交換を
行うとともに、後述する制御回路７の動作を動作状態信
号102を基に監視させストールを検出したときにリセッ
ト信号104を送出できる機能を持たせたマイクロプロセ
ッサ４により制御されるシリアルパラレル信号変換回路
５と、信号変換回路５に接続され、シリアルパラレル信
号変換回路５の動作を動作状態信号101を基に監視させ
ストールを検出したときにリセット信号103を送出でき
る機能を持たせたマイクロプロセッサ６により制御され
るところの電源部21,22,…,2nを監視制御する制御回路
７と、電源スイッチを投入したときに初期状態にセット
するパワーオンリセット信号発生装置８と、シリアルパ
ラレル信号変換回路５と制御回路７とを互いに監視する
ための動作状態信号101,102を相手方に供給するように
回路構成し、かつパワーオンリセット信号発生装置８か
らのパワーオンリセット信号、シリアルパラレル信号変
換回路５、制御回路７のリセット信号103、104を制御回
路７、シリアルパラレル信号変換回路５にそれぞれ与え
るように回路構成してなる回路手段９とから構成されて
いる。
行うとともに、後述する制御回路７の動作を動作状態信
号102を基に監視させストールを検出したときにリセッ
ト信号104を送出できる機能を持たせたマイクロプロセ
ッサ４により制御されるシリアルパラレル信号変換回路
５と、信号変換回路５に接続され、シリアルパラレル信
号変換回路５の動作を動作状態信号101を基に監視させ
ストールを検出したときにリセット信号103を送出でき
る機能を持たせたマイクロプロセッサ６により制御され
るところの電源部21,22,…,2nを監視制御する制御回路
７と、電源スイッチを投入したときに初期状態にセット
するパワーオンリセット信号発生装置８と、シリアルパ
ラレル信号変換回路５と制御回路７とを互いに監視する
ための動作状態信号101,102を相手方に供給するように
回路構成し、かつパワーオンリセット信号発生装置８か
らのパワーオンリセット信号、シリアルパラレル信号変
換回路５、制御回路７のリセット信号103、104を制御回
路７、シリアルパラレル信号変換回路５にそれぞれ与え
るように回路構成してなる回路手段９とから構成されて
いる。
また、回路手段９は、マイクロプロセッサ４からの動
作状態信号101をマイクロプロセッサ６に、マイクロプ
ロセッサ６の動作状態信号102をマイクロプロセッサ４
にそれぞれ与えられるように回路が接続され、かつマイ
クロプロセッサ４からのリセット信号104を論理和回路9
Aを介してマイクロプロセッサ６に、マイクロプロセッ
サ６からのリセット信号103を論理和回路9Bを介してマ
イクロプロセッサ４にそれぞれ供給できるように回路が
接続され、さらにパワーオンリセット信号発生装置８か
らのリセット信号200を論理和回路9A、9Bに供給できる
ように回路接続されて構成されている。
作状態信号101をマイクロプロセッサ６に、マイクロプ
ロセッサ６の動作状態信号102をマイクロプロセッサ４
にそれぞれ与えられるように回路が接続され、かつマイ
クロプロセッサ４からのリセット信号104を論理和回路9
Aを介してマイクロプロセッサ６に、マイクロプロセッ
サ６からのリセット信号103を論理和回路9Bを介してマ
イクロプロセッサ４にそれぞれ供給できるように回路が
接続され、さらにパワーオンリセット信号発生装置８か
らのリセット信号200を論理和回路9A、9Bに供給できる
ように回路接続されて構成されている。
このように構成された実施例の動作を説明する。
かかる電源部監視制御装置を使用した電源制御装置監
視制御方法によれば、この上位制御装置１から出力され
る電源オン・オフおよび動作状態データ要求等を含むシ
リアル電源制御信号は、バスラインを介してシリアルパ
ラレル信号変換回路５に入力される。シリアルパラレル
信号変換回路５では、取り込んだシリアル電源制御信号
をマイクロプロセッサ４の制御下にパラレル信号に変換
して制御回路７に与える。制御回路７は、パラレル信号
とされた前記電源制御信号を基にマイクロプロセッサ６
により所定の処理作用を介して所定の制御信号が形成さ
れ、それぞれ対応する電源部21,22,…,2nに送出され
る。
視制御方法によれば、この上位制御装置１から出力され
る電源オン・オフおよび動作状態データ要求等を含むシ
リアル電源制御信号は、バスラインを介してシリアルパ
ラレル信号変換回路５に入力される。シリアルパラレル
信号変換回路５では、取り込んだシリアル電源制御信号
をマイクロプロセッサ４の制御下にパラレル信号に変換
して制御回路７に与える。制御回路７は、パラレル信号
とされた前記電源制御信号を基にマイクロプロセッサ６
により所定の処理作用を介して所定の制御信号が形成さ
れ、それぞれ対応する電源部21,22,…,2nに送出され
る。
電源部21,22,…,2nにおいては、制御回路７から送ら
れてくる制御信号のコマンド内容に応じて所定の応答信
号または状態信号を返送信号として制御回路７に返送す
る。この制御回路７は、当該返送信号をシリアルパラレ
ル信号変換回路５に与えると、シリアルパラレル信号変
換回路５は、当該返送信号をシリアル信号に変換してバ
スラインを介して上位制御装置１に返送する。この場
合、電源制御装置３の始動時においては、パワーオンリ
セット信号発生装置８から出力されるリセット信号200
が論理和回路9A,9Bを介してマイクロプロセッサ４およ
びマイクロプロセッサ６に供給されて、マイクロプロセ
ッサ４およびシリアルパラレル信号変換回路５を初期状
態に設定し、電源制御装置３による電源制御作用が開始
されることになる。かかる電源部監視制御装置は、電源
制御機能が上位制御装置１から送られてくる電源制御信
号および電源部121,122,…,12nから返送されてくる返送
信号の入力に対応するマイクロプロセッサ６のデータ処
理作用を介して正常に維持されている。
れてくる制御信号のコマンド内容に応じて所定の応答信
号または状態信号を返送信号として制御回路７に返送す
る。この制御回路７は、当該返送信号をシリアルパラレ
ル信号変換回路５に与えると、シリアルパラレル信号変
換回路５は、当該返送信号をシリアル信号に変換してバ
スラインを介して上位制御装置１に返送する。この場
合、電源制御装置３の始動時においては、パワーオンリ
セット信号発生装置８から出力されるリセット信号200
が論理和回路9A,9Bを介してマイクロプロセッサ４およ
びマイクロプロセッサ６に供給されて、マイクロプロセ
ッサ４およびシリアルパラレル信号変換回路５を初期状
態に設定し、電源制御装置３による電源制御作用が開始
されることになる。かかる電源部監視制御装置は、電源
制御機能が上位制御装置１から送られてくる電源制御信
号および電源部121,122,…,12nから返送されてくる返送
信号の入力に対応するマイクロプロセッサ６のデータ処
理作用を介して正常に維持されている。
また、電源部監視制御装置は、電源制御運用時を通じ
て、シリアルパラレル信号変換回路５のマイクロプロセ
ッサ４から制御回路７のマイクロプロセッサ６に入力さ
れる動作状態信号101を介して、マイクロプロセッサ６
に内蔵する状態監視プログラムにより、シリアルパラレ
ル信号変換回路５のマイクロプロセッサ４の動作状態を
常時監視する。同様に、制御回路７のマイクロプロセッ
サ６からシリアルパラレル信号変換回路５のマイクロプ
ロセッサ４に入力される動作状態信号102を介して、マ
イクロプロセッサ４に内蔵する状態監視プログラムによ
り、制御回路７のマイクロプロセッサ６の動作状態を常
時監視する。
て、シリアルパラレル信号変換回路５のマイクロプロセ
ッサ４から制御回路７のマイクロプロセッサ６に入力さ
れる動作状態信号101を介して、マイクロプロセッサ６
に内蔵する状態監視プログラムにより、シリアルパラレ
ル信号変換回路５のマイクロプロセッサ４の動作状態を
常時監視する。同様に、制御回路７のマイクロプロセッ
サ６からシリアルパラレル信号変換回路５のマイクロプ
ロセッサ４に入力される動作状態信号102を介して、マ
イクロプロセッサ４に内蔵する状態監視プログラムによ
り、制御回路７のマイクロプロセッサ６の動作状態を常
時監視する。
仮に、何らかの原因、例えば外来雑音によりマイクロ
プロセッサ４がストール状態になると、これはマイクロ
プロセッサ６における状態監視プログラムより動作状態
信号101が常時監視されているから、直ちに検出でき
る。すると、マイクロプロセッサ６から出力されたリセ
ット信号103は、論理和回路9Bを介してマイクロプロセ
ッサ４に供給される。これにより、マイクロプロセッサ
４は、強制的に動作状態がリセットされ、前記ストール
状態が停止されて正常な動作状態に復帰される。
プロセッサ４がストール状態になると、これはマイクロ
プロセッサ６における状態監視プログラムより動作状態
信号101が常時監視されているから、直ちに検出でき
る。すると、マイクロプロセッサ６から出力されたリセ
ット信号103は、論理和回路9Bを介してマイクロプロセ
ッサ４に供給される。これにより、マイクロプロセッサ
４は、強制的に動作状態がリセットされ、前記ストール
状態が停止されて正常な動作状態に復帰される。
一方、上記原因でマイクロプロセッサ６がストール状
態になると、これはマイクロプロセッサ４における状態
監視プログラムより動作状態信号102が常時監視されて
いるから、直ちに検出できる。すると、マイクロプロセ
ッサ４から出力されたリセット信号104は、論理和回路9
Aを介してマイクロプロセッサ６に供給される。これに
より、マイクロプロセッサ６は、強制的に動作状態がリ
セットされ、前記ストール状態が停止されて正常な動作
状態に復帰される。
態になると、これはマイクロプロセッサ４における状態
監視プログラムより動作状態信号102が常時監視されて
いるから、直ちに検出できる。すると、マイクロプロセ
ッサ４から出力されたリセット信号104は、論理和回路9
Aを介してマイクロプロセッサ６に供給される。これに
より、マイクロプロセッサ６は、強制的に動作状態がリ
セットされ、前記ストール状態が停止されて正常な動作
状態に復帰される。
このように本実施例は動作し、電源制御装置３内のシ
リアルパラレル信号変換回路５と制御回路７とで互いに
動作状態を監視し、一方の回路（５または７）が他方の
回路（７または５）のストール発生を検出した時に他方
の回路（７または５）にリセット信号（014または103）
を与えることができるようにしたことにより、電源制御
装置の異常動作を即応的に停止せしめることができるこ
とになる。
リアルパラレル信号変換回路５と制御回路７とで互いに
動作状態を監視し、一方の回路（５または７）が他方の
回路（７または５）のストール発生を検出した時に他方
の回路（７または５）にリセット信号（014または103）
を与えることができるようにしたことにより、電源制御
装置の異常動作を即応的に停止せしめることができるこ
とになる。
以上説明したように本発明によれば、電源制御装置の
電源投入時にはこの装置内の上位制御装置との通信を行
なう信号変換回路と電源部の制御を行なう電源制御回路
との２つの回路のうちの一方をリセットするようにした
ので、他方の回路が上位制御装置から送られてくる電源
制御信号および電源部から返送されてくる返送信号につ
いてのデータ処理を確保することができる。すなわち、
電源投入時と電源制御信号や返送信号のタイミングが時
間的に重複しても、これによる不都合が発生することが
ない。
電源投入時にはこの装置内の上位制御装置との通信を行
なう信号変換回路と電源部の制御を行なう電源制御回路
との２つの回路のうちの一方をリセットするようにした
ので、他方の回路が上位制御装置から送られてくる電源
制御信号および電源部から返送されてくる返送信号につ
いてのデータ処理を確保することができる。すなわち、
電源投入時と電源制御信号や返送信号のタイミングが時
間的に重複しても、これによる不都合が発生することが
ない。
また本発明によれば、初期化後の電源制御運用時に信
号変換回路内に配置された信号変換回路内マイクロプロ
セッサと電源制御回路内に配置された電源制御回路内マ
イクロプロセッサとが相互に自身の制御手順によって相
手の動作状態を監視し、相手のマイクロプロセッサに障
害が発生して異常状態に陥ったときには、これを検出し
た側が異常状態に陥ったマイクロプロセッサの動作を強
制的にリセットするリセット信号を出力することで、電
源制御装置の異常動作を停止させることにしている。こ
のように２重化を行なっているので、電源制御装置のマ
イクロプロセッサの異常動作を即応的に停止させること
が可能になるという効果がある。
号変換回路内に配置された信号変換回路内マイクロプロ
セッサと電源制御回路内に配置された電源制御回路内マ
イクロプロセッサとが相互に自身の制御手順によって相
手の動作状態を監視し、相手のマイクロプロセッサに障
害が発生して異常状態に陥ったときには、これを検出し
た側が異常状態に陥ったマイクロプロセッサの動作を強
制的にリセットするリセット信号を出力することで、電
源制御装置の異常動作を停止させることにしている。こ
のように２重化を行なっているので、電源制御装置のマ
イクロプロセッサの異常動作を即応的に停止させること
が可能になるという効果がある。
第１図は本発明の実施例を示すブロック図、第２図は従
来装置を示すブロック図である。 １……上位制御装置、 21,22,…,2n……電源部、 ３……電源制御装置、 ５……シリアルパラレル信号変換回路（信号変換回
路）、 ７……制御回路、 ９……回路手段。
来装置を示すブロック図である。 １……上位制御装置、 21,22,…,2n……電源部、 ３……電源制御装置、 ５……シリアルパラレル信号変換回路（信号変換回
路）、 ７……制御回路、 ９……回路手段。
Claims (1)
- 【請求項１】上位制御装置と、この上位制御装置と電源
部の間に電源の制御を行なう電源制御装置を配置すると
共に、この電源制御装置内に前記上位制御装置との通信
を行なう信号変換回路と前記電源部の制御を行なう電源
制御回路との２つの回路を配置して、電源スイッチを投
入したときにパワーオンリセット信号によって電源制御
装置の初期化を行なって電源の制御作用を開始する電源
制御方法において、 前記電源制御装置の始動時に前記パワーオンリセット信
号が電源制御装置内で発生すると、前記信号変換回路は
このパワーオンリセット信号によって初期状態に設定さ
れ、この間、前記電源制御回路は前記上位制御装置から
送られてくる電源制御信号および前記電源部から返送さ
れてくる返送信号についてのデータ処理を行ない、 これ以降の電源制御運用時には、前記信号変換回路内に
配置された信号変換回路内マイクロプロセッサから前記
電源制御回路内に配置された電源制御回路内マイクロプ
ロセッサに入力される動作状態信号を電源制御回路内マ
イクロプロセッサに内蔵された状態監視手順によって信
号変換回路内マイクロプロセッサの動作状態を監視する
と共に、前記電源制御回路内マイクロプロセッサから前
記信号変換回路内マイクロプロセッサに入力される動作
状態信号を信号変換回路内マイクロプロセッサに内蔵さ
れた状態監視手順によって電源制御回路内マイクロプロ
セッサの動作状態を監視し、 いずれか一方のマイクロプロセッサが異常状態に陥る
と、これを検出した他方のマイクロプロセッサが異常状
態に陥ったマイクロプロセッサの動作を強制的にリセッ
トするリセット信号を出力することで、電源制御装置の
異常動作を停止させることを特徴とする電源制御装置監
視制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122108A JP2655606B2 (ja) | 1988-05-20 | 1988-05-20 | 電源制御装置監視制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122108A JP2655606B2 (ja) | 1988-05-20 | 1988-05-20 | 電源制御装置監視制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01292512A JPH01292512A (ja) | 1989-11-24 |
| JP2655606B2 true JP2655606B2 (ja) | 1997-09-24 |
Family
ID=14827839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63122108A Expired - Lifetime JP2655606B2 (ja) | 1988-05-20 | 1988-05-20 | 電源制御装置監視制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655606B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5440613B2 (ja) * | 2009-12-28 | 2014-03-12 | 富士通株式会社 | 電源制御装置および電源制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5855535A (ja) * | 1981-09-29 | 1983-04-01 | Nippon Kokan Kk <Nkk> | 外観及び化成処理性の優れた冷延鋼板の製造方法 |
-
1988
- 1988-05-20 JP JP63122108A patent/JP2655606B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01292512A (ja) | 1989-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010062749A (ko) | 정보 처리 장치 등의 원격 전력 관리 시스템 | |
| US20200210201A1 (en) | Information processing system and relay device | |
| JPH02148206A (ja) | 電源装置 | |
| JP2655606B2 (ja) | 電源制御装置監視制御方法 | |
| JP2603805Y2 (ja) | 複数の機能要素を有するシステムのための監視回路 | |
| JP2793811B2 (ja) | 遠隔監視制御システム | |
| JPS605366A (ja) | 遠隔電源投入・監視装置 | |
| JP3465637B2 (ja) | サーバ及びその制御方法 | |
| JP2591862B2 (ja) | 電源制御信号変換装置 | |
| JPH1020904A (ja) | 制御状態監視装置 | |
| JPS59170952A (ja) | 情報処理装置 | |
| US20200209940A1 (en) | Information processing system and relay device | |
| KR100350480B1 (ko) | 초기 동작모듈을 결정하기 위한 이중화모듈 제어장치 및 방법 | |
| JP2000253569A (ja) | 電源制御方法とその装置 | |
| JPS636613A (ja) | 電源投入システム | |
| JPH10200602A (ja) | マスター／スレーブ通信システム | |
| JPS62118444A (ja) | 電源制御装置 | |
| JPH0445343A (ja) | 空気調和装置の運転制御装置 | |
| JP2571447B2 (ja) | 制御システム | |
| JPH01279331A (ja) | Ｃｐｕを搭載した２枚の基板からなるシステムのマスター動作の切換え方法 | |
| JPH02202611A (ja) | 遠隔電源制御装置 | |
| JPH01303998A (ja) | 遠隔電源制御装置 | |
| JPH10207745A (ja) | プロセッサ間生存確認方法 | |
| JPH05327735A (ja) | 集中制御システム | |
| JPS62162728U (ja) |