JPH01279331A - Cpuを搭載した2枚の基板からなるシステムのマスター動作の切換え方法 - Google Patents

Cpuを搭載した2枚の基板からなるシステムのマスター動作の切換え方法

Info

Publication number
JPH01279331A
JPH01279331A JP63108584A JP10858488A JPH01279331A JP H01279331 A JPH01279331 A JP H01279331A JP 63108584 A JP63108584 A JP 63108584A JP 10858488 A JP10858488 A JP 10858488A JP H01279331 A JPH01279331 A JP H01279331A
Authority
JP
Japan
Prior art keywords
board
diagnosis
self
master
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63108584A
Other languages
English (en)
Inventor
Yukiya Higuchi
行弥 樋口
Sotofumi Minamide
南出 外史
Atsushi Saito
淳 斎藤
Hiroto Uhara
裕人 宇原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63108584A priority Critical patent/JPH01279331A/ja
Publication of JPH01279331A publication Critical patent/JPH01279331A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、CPUを搭載した2枚の基板からなるシステ
ムのマスター動作の切り換え方法に関する。
〈従来の技術〉 複雑な制御の伴う装置ではCPUを搭載した基板の使用
が不可欠となっているが、装置の信頼性という観点から
すれば、CPUを搭載するということは、装置のハード
ウェアとしての信頼性を高めることに直接寄与するもの
ではない。つまり1枚の基板あみを使用した装置では、
その基板に動作不良が生じると、装置そのものの故障と
なるからである。そのため極めてよく似た動作を行う複
数の基板を用いた構成とし、これらの基板の出力を基と
する多数決等の論理に従った動作により、装置としての
信頼性を高める方法が一般に採用されている。
〈発明が解決しようとする課題〉 上記の複数枚の基板を用いる方法は、装置の信やn性を
高める上では極めて効果的であるが、ハードウェアの規
模の大きくなることを避けるごとができず、また多数決
のためのプログラムの実行に多くの時間が必要となり、
制御プログラムの実行速度が低下するという問題点が生
じていた。
本発明は上記の課題を解決するため創案されたものであ
り、その目的は、ハードウェアの規模の大きな拡大を招
くことなく信頼性を高めることのできるCPUを搭載し
た2枚の基板からなるシステムのマスター動作の切り換
え方法を提供することにある。
〈課題を解決するための手段〉 上記の課題を解決するため本発明のCPUを搭載した2
枚の基板からなるシステムのマスター動作の切り換え方
法は、 2枚の基板のうちのマスター動作を行っている基板を第
1の基板とし、他方の基板を第2の基板とするとき、 第1の基板は自己診断を行い、 この自己診断によって第1の基板に異常が検出されたと
き、第1の基板は第2の基板に自己診断の開始を指示す
る自己診断開始信号を送出し、自己診断開始信号を受け
取った第2の基板は自己診断を行い、 この自己診断により第2の基板に異常が検出されないと
き、第2の基板は動作が正常であることを示す正常動作
信号を第1の基板に送出し、この正常動作信号を受け取
った第1の基板は、マスター動作の開始を指示するマス
ター動作開始信号を第2の基板に送出すると共に、自ら
のマスター動作を停止し、 マスター動作開始信号を受け取った第2の基板はマスタ
ー動作を開始する構成とする。
〈作用〉 2枚の基板が同時に動作不良となる確率は極めて低いこ
とから、自己診断により第1の基板の動作が正常である
ことが確認されたときには、第1の基板によって装置の
制御を行う。また第1の基板が、自己診断により、異常
の検出を行ったときには、第2の基板に自己診断を開始
させ、第2の基板の動作に異常が検出されないとき、第
2の基板に、装置の制御を行うマスター動作を開始させ
る。
〈実施例〉 第4図は、本発明の一実施例に用いられるハードウェア
の構成を示すブロック線図である。
図において、CPUが搭載された同一構成の第1の基F
j、11、および第2の基板12のそれぞれには、デイ
ツブスイッチ等からなるマスタースイッチ15.16が
搭載されている。また各々の基板11.12に対応する
表示器13.14には、それぞれの基板からの出力が導
かれている。
そして第1の基板11から第2の基板12に対しては、
マスター動作の開始をF’&示するためのマスター動作
開始信号111、自己診断の開始を指示する自己診断開
始信号112、動作の開始を指示するレディー信号11
3、およびシリアルデータ−を送信するためのデーター
信号115が送出され、第2の基板12から第1の基板
11に対しては、動作が正常であることを示すための正
常動作信号122、レディー信号123、データーの送
信を指示するための送信要求信号124が送出されてい
る。
なお各基板11.12により制御される装置と基板11
.12との接続は図示が省略されている。
また第1の基板ll上のマスタースイッチ15は、第1
の基板11にマスター動作を行わせるため、オン状態に
設定される一方、第2の基板12上のマスタースイッチ
16は、第2の基板12にスレーブ動作を行わせる必要
から、オフ状態に設定されている。
第1図〜第3図は、本発明の一実施例を示すフローチャ
ートである。
以下に、゛第1図〜第4図を参照しつつ、本発明の一実
施例の動作について説明する。
第1の基板11における動作と第2の基板12における
動作とは同一のプログラムに従っており、これらの基板
11.12の動作の違いは、マスタースイッチ15.1
6の設定によって分岐した後の部分のみである。
電源が投入された後、リセット信号がh1″除されたと
きには、互いに相手の基板に(11は12に、12は1
1に)対して、レディー信号113.123を用いるこ
とにより、動作の開始の指示を行う(Sll)。
そして相手側からの動作の開始の指示を待つ(S12)
。このとき相手側からの動作開始の指示が30秒以内に
ない場合には、明らかに動作の不良個所があるとして動
作を停止する(513)。
レディー信号113.123に応答が有った場合には、
マスタースイッチ15.16の状態の読め取りを行う(
S14)。このステップS14の動作については、第5
図に示すように、各々の基板11.12が、レディー信
号113.123にLレベルト1、L2を送出すること
によ二て動作の開始の指示を行うと共に、互いに相手か
らの動作の開始の指示を待って行われるため、リセット
信号の解除のタイミングが、T2、T3のようにずれた
場合であっても、その動作の開始は、双方が時刻T1に
よって行う構成となっている。
第1の基板11においてはマスタースイッチ15がオン
状態に設定されていることから、ステップ315以下に
続くマスター動作が開始され、第2の基板12において
はマスタースイッチ16がオフ状態となっているため、
ステップS26に続くスレーブ動作の開始となる。
第1の基板11はメモリーチエツク等からなる自己診断
を行い(S15)、その自己診断に異常がないときには
、自己診断開始信号112により、第2の基板12に自
己診断の開始を指示する(S16.517)。
そして第2の基板12より送出される正常動作信号12
2が正常を示すときには(この信号については後に詳述
する)、装置を制御するための処理を行うと共に、その
処理に伴って生じるデーターを、デークー(i号115
を用いて第2の基板12に送出する(S19、S20.
521)。以後ステップS20の処理動作とステップS
21のデーターの送出動作の繰り返しを行う。
また第2の基板12からの正常動作信号122が正常の
動作を示さないときには、第2の基板I2の動作が不良
であるとして、データーの送出を行うことなく、制御の
ための処理のみを行う(518)。
ステップ516における自己診断の判定結果が不良であ
るときには、自己診断開始信号112を用いることによ
って、第2の基板12に自己診断の開始を指示しく52
2) 、その診断結果が正常を示すときには、マスター
動作開始信号111により、第2の基板12にマスター
動作の開始を指示する(S23.524)。そして後、
表示器13に動作不良を示す信号の送出を行い(S25
)動作を停止する。またステップS23において第2の
基板12の動作の不良が示されたときには、上記と同様
に、基板11の91作不良を示す信号を表示器13に送
出し、その後の動作を停止する。
一方第シの基板12のにおいてはマスタースイッチ16
がオフ状態となっているため、ステップ514からはス
テップS26に進み、第1の基板11からの自己診断の
開始の指示を待つ。そして第1の基板ll側のステップ
517による開始の指示が送出されたときには、自己診
断を行う(S27)。そしてその結果を、正常動作信号
122を用いることにより、第1の基板11に示す。第
2の基板12におけるこのステップ328は、第1の基
板11のステップS19、S23に対応している。
そしてステップS29により、自己診断の結果が不良で
あるときには、表示器14に不良である旨の表示を行っ
て後動作を停止する(S25)。
異常が無かったときにはマスター動作開始信号111の
チエツクを行い(S29)、マスターリ」作の開始の指
示があった場合、第1の基板11が動作不良であるため
、第1の基板11の動作にとって代わる動作である制御
の処理を行う(530)。またマスター動作開始信号1
11に動作の開始の指示が送出されないときには、第1
の基板11からのデーターの送信のチエツクを行い(S
31) 、デークーが送信されたときにはそのデーター
の受信とメモリーへの格納とを行う(S32)。
この動作以後、第1の基板11においては制御のための
処理(S20)とデーターの送信(520)との繰り返
し動作の期間中に、第2図のフローチャートに示す動作
が、割り込み動作として起動される。
また第2の基板12においてはそのデーターの受信(5
31,532)が繰り返される期間中に、第3図のフロ
ーチャートに示す動作が、割り込み動作として起動され
る。
第2の基板12の側では、タイマー等からの指示により
、一定周期でもって、メモリーに格納された第1の基板
11からのデーターのチエツクを行う(551)。この
チエツクは、データーをメモリーに格納する際に、サム
チエツク等のチエツクデーターをもメモリーに一緒に格
納しているので、チエツクデーターとメモリー内のデー
ターとが対応するかどうかを調べることにより、実行さ
れる。
そしてメモリー内のデーターに異常がないときには、そ
め他の動作を行うことなく割り込み動作は終了する。し
かしメモリー内のデーターに異常が発見されたときには
、送信要求信号124を用いることによって、第1の基
板11にデーターの再送出を要求し、送られたデーター
の受信とメモリーへの格納を行う(S54)。
また第1の基板11の側においては、送信要求信号12
4によるデーターの送信の要求のチエツクを行い、送信
要求がないときには直ちに割り込み動作を終了しく54
1) 、送信要求があるときには、データーの再送出を
行う(S42)。
これらの動作により、第1の基板ll内のデーターと第
2の基板12内のデーターとは常に一致したデーターと
なるため、第2の基板12にマスター動作が移ったとき
にも、装置に支障のない制(aaを直ちに続行すること
が可能となっている。
なお本発明は上記実施例に限定されることなく、第2の
基板12から第1の基板11にデーターの送出を行う信
号線を追加し、第1の基板11側のデーターに異常を検
出したとき、第2の基板12のメモリーに格納されてい
るデーターを第1の基板11に送出し、第10基板11
内のデーターと第2の基板12内のデーターとを一致さ
せる構成とすることが可能である。
また第1の基板]1の取り換えを行ったとき、上記と同
様に、第2の基板12から第1の基板11に、第2の基
板12内のデーターを送出する構成とすることが可能で
ある。
〈発明の効果〉 本発明に係るCPUを搭載した2枚の基板からなるシス
テムのマスター動作の切り換え方法は、第1の基板の自
己診断に異常が検出されたとき、第2の基板の自己診断
の結果に異常がない場合にはマスター動作の開始の指示
を与えることにより、第2の基板に、第1の基板に代わ
るマスター動作を行わせる構成となっているので、ハー
ドウェアの規模の拡大を招くことなく、装置の信頼性を
高めることが可能になる。
【図面の簡単な説明】
第1図、第2図、第3図は、本発明の一実施例を示すフ
凸−チヤード、第4図は、本発明の一実施例に用いられ
るハードウェアの構成を示すブロック線図、第5図は2
枚の基板の動作の開始のタイミングを示すタイミングチ
ャートである。 11・・・第1の基板 12・・・第2の基板 111・・・マスター動作開始信号 112・・・自己診断開始信号 122・・・正常動作信号

Claims (1)

    【特許請求の範囲】
  1. (1)CPUを搭載した2枚の基板からなるシステムの
    マスター動作を行う基板の決定方法において、 前記2枚の基板のうちのマスター動作を行っている基板
    を第1の基板とし、他方の基板を第2の基板とするとき
    、 第1の基板は自己診断を行い、 この自己診断によって第1の基板に異常が検出されたと
    き、第1の基板は第2の基板に自己診断の開始を指示す
    る自己診断開始信号を送出し、自己診断開始信号を受け
    取った第2の基板は自己診断を行い、 この自己診断により第2の基板に異常が検出されないと
    き、第2の基板は動作が正常であることを示す正常動作
    信号を第1の基板に送出し、この正常動作信号を受け取
    った第1の基板は、マスター動作の開始を指示するマス
    ター動作開始信号を第2の基板に送出すると共に、自ら
    のマスター動作を停止し、 マスター動作開始信号を受け取った第2の基板はマスタ
    ー動作を開始することを特徴とするCPUを搭載した2
    枚の基板からなるシステムのマスター動作の切り換え方
    法。
JP63108584A 1988-04-30 1988-04-30 Cpuを搭載した2枚の基板からなるシステムのマスター動作の切換え方法 Pending JPH01279331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63108584A JPH01279331A (ja) 1988-04-30 1988-04-30 Cpuを搭載した2枚の基板からなるシステムのマスター動作の切換え方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63108584A JPH01279331A (ja) 1988-04-30 1988-04-30 Cpuを搭載した2枚の基板からなるシステムのマスター動作の切換え方法

Publications (1)

Publication Number Publication Date
JPH01279331A true JPH01279331A (ja) 1989-11-09

Family

ID=14488515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63108584A Pending JPH01279331A (ja) 1988-04-30 1988-04-30 Cpuを搭載した2枚の基板からなるシステムのマスター動作の切換え方法

Country Status (1)

Country Link
JP (1) JPH01279331A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2421661A (en) * 2004-12-24 2006-06-28 Ote S P A Self-diagnosis of faults in radio system with redundancy units

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2421661A (en) * 2004-12-24 2006-06-28 Ote S P A Self-diagnosis of faults in radio system with redundancy units

Similar Documents

Publication Publication Date Title
JPH01279331A (ja) Cpuを搭載した2枚の基板からなるシステムのマスター動作の切換え方法
JPH0644093A (ja) 二重化装置切替方式
JP2793811B2 (ja) 遠隔監視制御システム
JPS5941027A (ja) 計算機システム
JPH0713791A (ja) 二重化制御システムの等値化方法
JPH03139094A (ja) 車両用通信装置
JP2655606B2 (ja) 電源制御装置監視制御方法
JP2770494B2 (ja) 二重化制御ユニット
JP2504241B2 (ja) 計算機システム
JPS597971B2 (ja) 入出力装置の制御方式
JP2002006996A (ja) 情報処理システムの電源投入方式
JPH04305758A (ja) 情報処理装置
JPH01161472A (ja) マルチプロセツサシステム
JPS60264146A (ja) 通信異常検出復帰装置
JPH02211551A (ja) 情報処理装置
JPH05224768A (ja) 計算機システムの自動立ち上げ監視機構
JPH0561705A (ja) 緊急動作制御方式
JPH04171539A (ja) 二重化計算機システム
JPH07253802A (ja) 制御装置の二重化システム
JPH0346980A (ja) エレベータの伝送装置
JPS60105356A (ja) 予備装置の診断方式
JPS6249426A (ja) 自動運転制御装置
JPH02228750A (ja) 入出力装置管理方式
JPH02131059A (ja) プロセツサ間通信方法
JPH0756874A (ja) マルチプロセッサシステム及びその障害発生時の再起動方法