JP2655575B2 - サージ防護素子 - Google Patents
サージ防護素子Info
- Publication number
- JP2655575B2 JP2655575B2 JP3189038A JP18903891A JP2655575B2 JP 2655575 B2 JP2655575 B2 JP 2655575B2 JP 3189038 A JP3189038 A JP 3189038A JP 18903891 A JP18903891 A JP 18903891A JP 2655575 B2 JP2655575 B2 JP 2655575B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- thyristor
- layer region
- surge protection
- protection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristors (AREA)
- Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
- Breakers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電話回線その他に誘導
された雷等の高圧サージから通信端末あるいは保守作業
者を保護するサージ防護素子に関する。
された雷等の高圧サージから通信端末あるいは保守作業
者を保護するサージ防護素子に関する。
【０００２】
【従来の技術】ｐｎｐｎ４層構造のサイリスタ（ＳＣ
Ｒ）を利用したサージ防護素子は、降伏電圧（ブレーク
オーバ電圧）以上の異常電圧が印加されたときに、素子
内に低インピーダンス電流通路を形成して順方向阻止状
態から導通状態に変えるＳＣＲ動作により、異常電圧に
伴う大電流を吸収して素子の両端電圧を一定電圧値以下
にクランプし、電気回路系を保護する素子である。
Ｒ）を利用したサージ防護素子は、降伏電圧（ブレーク
オーバ電圧）以上の異常電圧が印加されたときに、素子
内に低インピーダンス電流通路を形成して順方向阻止状
態から導通状態に変えるＳＣＲ動作により、異常電圧に
伴う大電流を吸収して素子の両端電圧を一定電圧値以下
にクランプし、電気回路系を保護する素子である。
【０００３】なお、サージ防護素子は、正負のサージに
対して同等の防護機能を果たすために、２つのサイリス
タを同一基板内で逆並列接続した構造をもつ。すなわ
ち、図５の等価回路に示すように、浮遊ベース層を共有
した２つのサイリスタ５１，５２を逆並列接続して構成
される。
対して同等の防護機能を果たすために、２つのサイリス
タを同一基板内で逆並列接続した構造をもつ。すなわ
ち、図５の等価回路に示すように、浮遊ベース層を共有
した２つのサイリスタ５１，５２を逆並列接続して構成
される。
【０００４】図６は、サージ防護素子の従来構造を示す
断面図である。なお、ここでは第１の導電性を示す領域
をｐ型とし、第２の導電性を示す領域をｎ型とする。図
において、ｐ型の半導体基板１の両面に、ｎ型の拡散層
領域２を形成する。このｎ型の拡散層領域２内に、ｐ型
の拡散層領域３と、必要があればオーミック接合形成の
ために拡散層領域２の拡散表面濃度より高い濃度のｎ型
の拡散層領域４を形成する。また、それらの表面にシリ
コン酸化膜などの保護膜６を酸化法あるいは堆積法その
他の手法により形成し、ｎ型の拡散層領域２，ｐ型の拡
散層領域３，ｎ型の拡散層領域４の位置に窓開けを施
し、その窓全面に電極７を形成する。
断面図である。なお、ここでは第１の導電性を示す領域
をｐ型とし、第２の導電性を示す領域をｎ型とする。図
において、ｐ型の半導体基板１の両面に、ｎ型の拡散層
領域２を形成する。このｎ型の拡散層領域２内に、ｐ型
の拡散層領域３と、必要があればオーミック接合形成の
ために拡散層領域２の拡散表面濃度より高い濃度のｎ型
の拡散層領域４を形成する。また、それらの表面にシリ
コン酸化膜などの保護膜６を酸化法あるいは堆積法その
他の手法により形成し、ｎ型の拡散層領域２，ｐ型の拡
散層領域３，ｎ型の拡散層領域４の位置に窓開けを施
し、その窓全面に電極７を形成する。
【０００５】なお、以上示した各部は半導体基板１の両
面に対称形に形成され、２つのサイリスタを逆並列接続
した状態が作られる。図６では、上面および下面にそれ
ぞれ形成される各部の符号にａ，ｂを付して区別する。
すなわち、ｐ型の拡散層領域３ａ−ｎ型の拡散層領域２
ａ−ｐ型の半導体基板１−ｎ型の拡散層領域２ｂ−ｎ型
の拡散層領域４ｂによりｐｎｐｎ構造の順方向サイリス
タ８が構成され、ｐ型の拡散層領域３ｂ−ｎ型の拡散層
領域２ｂ−ｐ型の半導体基板１−ｎ型の拡散層領域２ａ
−ｎ型の拡散層領域４ａによりｐｎｐｎ構造の逆方向サ
イリスタ９が構成される。
面に対称形に形成され、２つのサイリスタを逆並列接続
した状態が作られる。図６では、上面および下面にそれ
ぞれ形成される各部の符号にａ，ｂを付して区別する。
すなわち、ｐ型の拡散層領域３ａ−ｎ型の拡散層領域２
ａ−ｐ型の半導体基板１−ｎ型の拡散層領域２ｂ−ｎ型
の拡散層領域４ｂによりｐｎｐｎ構造の順方向サイリス
タ８が構成され、ｐ型の拡散層領域３ｂ−ｎ型の拡散層
領域２ｂ−ｐ型の半導体基板１−ｎ型の拡散層領域２ａ
−ｎ型の拡散層領域４ａによりｐｎｐｎ構造の逆方向サ
イリスタ９が構成される。
【０００６】ここで、サージ防護素子の機能について説
明する。上面の電極７ａに正電圧が印加されている場合
には、ｎ型の拡散層領域２ａとｐ型の半導体基板１とに
よるｐｎ接合は逆バイアスとなり、印加電圧が接合降伏
電圧を越えるまでは電流は流れず、通常は高インピーダ
ンス状態にある。しかし、接合降伏電圧を越えるサージ
が入ると、このｐｎ接合の降伏によってｐ型の半導体基
板１に電荷が注入される。さて、順方向サイリスタ８に
おいて、ｐ型の半導体基板１はサイリスタのベース層を
構成するので、ここへの電荷注入によりこのサイリスタ
がオンとなる。すなわち、サージ電圧の印加によってサ
イリスタがオンとなり、低インピーダンスとなってサー
ジ電流を通過させる。このサージによる異常電流通過後
の定常状態では、ベース層を構成するｐ型の半導体基板
１内の電荷再結合による電荷消滅のために、サイリスタ
はオン状態を維持できず、オフ状態に自動復帰する（例
えば、特願昭６３−１３７３１０号）。
明する。上面の電極７ａに正電圧が印加されている場合
には、ｎ型の拡散層領域２ａとｐ型の半導体基板１とに
よるｐｎ接合は逆バイアスとなり、印加電圧が接合降伏
電圧を越えるまでは電流は流れず、通常は高インピーダ
ンス状態にある。しかし、接合降伏電圧を越えるサージ
が入ると、このｐｎ接合の降伏によってｐ型の半導体基
板１に電荷が注入される。さて、順方向サイリスタ８に
おいて、ｐ型の半導体基板１はサイリスタのベース層を
構成するので、ここへの電荷注入によりこのサイリスタ
がオンとなる。すなわち、サージ電圧の印加によってサ
イリスタがオンとなり、低インピーダンスとなってサー
ジ電流を通過させる。このサージによる異常電流通過後
の定常状態では、ベース層を構成するｐ型の半導体基板
１内の電荷再結合による電荷消滅のために、サイリスタ
はオン状態を維持できず、オフ状態に自動復帰する（例
えば、特願昭６３−１３７３１０号）。
【０００７】一方、構造の対称性から下面の電極７ｂに
正電圧サージが印加された場合も同様に逆方向サイリス
タ９が動作する。図７は、サイリスタの電圧−電流特性
を示す図である。
正電圧サージが印加された場合も同様に逆方向サイリス
タ９が動作する。図７は、サイリスタの電圧−電流特性
を示す図である。
【０００８】図において、横軸は電圧であり、縦軸は電
流である。Ｖb0はブレークオーバ電圧、ＩH は保持電
流、ＶT は雷サージ電流ＩF におけるオン電圧である。
なお、Ｖb0′、ＩH′、ＶT′、ＩF′ はそれぞれ逆方向
における値である。
流である。Ｖb0はブレークオーバ電圧、ＩH は保持電
流、ＶT は雷サージ電流ＩF におけるオン電圧である。
なお、Ｖb0′、ＩH′、ＶT′、ＩF′ はそれぞれ逆方向
における値である。
【０００９】ここで、雷サージ印加時のサージ防護素子
におけるエネルギー損失Ｅは、
におけるエネルギー損失Ｅは、
【００１０】
【数１】
【００１１】と表すことができる。なお、これはサージ
防護素子における発熱量Ｑに等しい。
防護素子における発熱量Ｑに等しい。
【００１２】
【発明が解決しようとする課題】ところで、雷サージは
短時間のパルスであるために、雷サージ印加時における
素子内部の発熱が瞬時であるのに対して、その熱が外部
へ伝導する熱時定数は大きい。したがって、図６に示す
電極７ａに例えば正の雷サージが印加された場合には、
順方向サイリスタ８が発熱し、逆方向サイリスタ９がそ
のヒートシンクとして機能するが、素子全体が均一な温
度になるには熱時定数に応じた時間がかかり、一時的に
その内部における温度勾配が大きくなる。
短時間のパルスであるために、雷サージ印加時における
素子内部の発熱が瞬時であるのに対して、その熱が外部
へ伝導する熱時定数は大きい。したがって、図６に示す
電極７ａに例えば正の雷サージが印加された場合には、
順方向サイリスタ８が発熱し、逆方向サイリスタ９がそ
のヒートシンクとして機能するが、素子全体が均一な温
度になるには熱時定数に応じた時間がかかり、一時的に
その内部における温度勾配が大きくなる。
【００１３】図８は、順方向サイリスタ８が発熱した場
合におけるサージ防護素子内部の温度分布の時間変化を
示す図である。図において、横軸は図６に示すサージ防
護素子のｘ軸方向の位置を示し、縦軸は各位置における
温度を示す。時刻ｔ1 から時刻ｔ4 に時間がたつにつれ
て温度勾配が緩やかになるのがわかるが、一時的には順
方向サイリスタ８とその周りとはかなりの温度差がある
ことがわかる。
合におけるサージ防護素子内部の温度分布の時間変化を
示す図である。図において、横軸は図６に示すサージ防
護素子のｘ軸方向の位置を示し、縦軸は各位置における
温度を示す。時刻ｔ1 から時刻ｔ4 に時間がたつにつれ
て温度勾配が緩やかになるのがわかるが、一時的には順
方向サイリスタ８とその周りとはかなりの温度差がある
ことがわかる。
【００１４】したがって、サージ防護素子の熱膨張差に
よる機械的歪の発生は避けがたく、サージ電流の大きさ
によっては素子の破壊を招くことがあった。すなわち、
素子の破壊はその内部における発熱温度（ピーク温度）
に依存しているが、従来構造ではそれ自体を低減するこ
とができないためにサージ電流耐量が小さくなってい
た。
よる機械的歪の発生は避けがたく、サージ電流の大きさ
によっては素子の破壊を招くことがあった。すなわち、
素子の破壊はその内部における発熱温度（ピーク温度）
に依存しているが、従来構造ではそれ自体を低減するこ
とができないためにサージ電流耐量が小さくなってい
た。
【００１５】本発明は、サージ電流耐量を向上させ、高
い信頼性を得ることができるサージ防護素子を提供する
ことを目的とする。
い信頼性を得ることができるサージ防護素子を提供する
ことを目的とする。
【００１６】
【００１７】本発明は、第１の導電性を有する半導体基
板の両面に第２の導電性を有する拡散層領域を形成し、
両面の第２の導電性を有する各拡散層領域内にそれぞれ
第１の導電性を有する拡散層領域を面交互に複数個形成
し、さらに両面の第２の導電性を有する各拡散層領域内
にその表面濃度より高い表面濃度を有する第２の導電性
の各拡散層領域を前記第１の導電性を有する拡散層領域
の間に面交互に複数個形成し、両面の第２の導電性を有
する拡散層領域および第１の導電性を有する複数個の拡
散層領域に電極を接続して構成したことを特徴とする。
板の両面に第２の導電性を有する拡散層領域を形成し、
両面の第２の導電性を有する各拡散層領域内にそれぞれ
第１の導電性を有する拡散層領域を面交互に複数個形成
し、さらに両面の第２の導電性を有する各拡散層領域内
にその表面濃度より高い表面濃度を有する第２の導電性
の各拡散層領域を前記第１の導電性を有する拡散層領域
の間に面交互に複数個形成し、両面の第２の導電性を有
する拡散層領域および第１の導電性を有する複数個の拡
散層領域に電極を接続して構成したことを特徴とする。
【００１８】
【作用】従来は、順方向および逆方向の各１つのサイリ
スタの組み合わせによりサージ防護素子が構成されてい
たために、発熱部分がその一方のサイリスタに集中して
いた。
スタの組み合わせによりサージ防護素子が構成されてい
たために、発熱部分がその一方のサイリスタに集中して
いた。
【００１９】本発明は、順方向および逆方向の各サイリ
スタをそれぞれ並列に複数個形成することにより、素子
内部における発熱部分を分散させることができる。した
がって、雷サージ印加時における素子内部のピーク温度
を低減することができるとともに、温度分布を素早く均
一化させることが可能となる。
スタをそれぞれ並列に複数個形成することにより、素子
内部における発熱部分を分散させることができる。した
がって、雷サージ印加時における素子内部のピーク温度
を低減することができるとともに、温度分布を素早く均
一化させることが可能となる。
【００２０】
【実施例】図１は、本発明のサージ防護素子の第一実施
例構造を示す断面図である。図において、従来のサージ
防護素子（図６）の各部と同一機能を有するものは同一
符号を付して説明に代える。本実施例の特徴とするとこ
ろは、同一の電極７ａ，７ｂに接続される順方向サイリ
スタおよび逆方向サイリスタを交互に複数個並べた構成
にある。すなわち、ｐ型の拡散層領域３ａ−ｎ型の拡散
層領域２ａ−ｐ型の半導体基板１−ｎ型の拡散層領域２
ｂにより構成されるｐｎｐｎ構造の順方向サイリスタ１
１，１２，１３と、ｐ型の拡散層領域３ｂ−ｎ型の拡散
層領域２ｂ−ｐ型の半導体基板１−ｎ型の拡散層領域２
ａにより構成されるｐｎｐｎ構造の逆方向サイリスタ１
４，１５，１６とが交互に配置され、かつ各方向のサイ
リスタの領域に他方向のサイリスタのｐ型の拡散層領域
３ａ，３ｂが含まれない構成である。
例構造を示す断面図である。図において、従来のサージ
防護素子（図６）の各部と同一機能を有するものは同一
符号を付して説明に代える。本実施例の特徴とするとこ
ろは、同一の電極７ａ，７ｂに接続される順方向サイリ
スタおよび逆方向サイリスタを交互に複数個並べた構成
にある。すなわち、ｐ型の拡散層領域３ａ−ｎ型の拡散
層領域２ａ−ｐ型の半導体基板１−ｎ型の拡散層領域２
ｂにより構成されるｐｎｐｎ構造の順方向サイリスタ１
１，１２，１３と、ｐ型の拡散層領域３ｂ−ｎ型の拡散
層領域２ｂ−ｐ型の半導体基板１−ｎ型の拡散層領域２
ａにより構成されるｐｎｐｎ構造の逆方向サイリスタ１
４，１５，１６とが交互に配置され、かつ各方向のサイ
リスタの領域に他方向のサイリスタのｐ型の拡散層領域
３ａ，３ｂが含まれない構成である。
【００２１】このように細分化された順方向サイリスタ
１１，１２，１３および逆方向サイリスタ１４，１５，
１６は、それぞれが１つの順方向サイリスタおよび逆方
向サイリスタとして機能する。しかし、それらが交互に
分散されて配置されているために、例えば電極７ａに正
の雷サージが印加された場合には複数の順方向サイリス
タ１１，１２，１３が発熱し、発熱源を分散させること
ができる。
１１，１２，１３および逆方向サイリスタ１４，１５，
１６は、それぞれが１つの順方向サイリスタおよび逆方
向サイリスタとして機能する。しかし、それらが交互に
分散されて配置されているために、例えば電極７ａに正
の雷サージが印加された場合には複数の順方向サイリス
タ１１，１２，１３が発熱し、発熱源を分散させること
ができる。
【００２２】図２は、本実施例におけるサージ防護素子
内部の温度分布の時間変化を示す図である。図におい
て、横軸は図１に示すサージ防護素子のｘ軸方向の位置
を示し、縦軸は各位置における温度を示す。細分化され
た複数の順方向サイリスタ１１，１２，１３が分散して
発熱するために、１つの順方向サイリスタ当たりの発熱
量（ピーク温度）を小さくすることができる。また、隣
接する逆方向サイリスタ１４，１５，１６はヒートシン
クとして吸熱するが、それらも細分化されているために
熱伝導距離が短く、素早く素子全体の温度を均一にする
ことができる。
内部の温度分布の時間変化を示す図である。図におい
て、横軸は図１に示すサージ防護素子のｘ軸方向の位置
を示し、縦軸は各位置における温度を示す。細分化され
た複数の順方向サイリスタ１１，１２，１３が分散して
発熱するために、１つの順方向サイリスタ当たりの発熱
量（ピーク温度）を小さくすることができる。また、隣
接する逆方向サイリスタ１４，１５，１６はヒートシン
クとして吸熱するが、それらも細分化されているために
熱伝導距離が短く、素早く素子全体の温度を均一にする
ことができる。
【００２３】したがって、サージ印加時に素子内部に発
生する温度勾配が緩やかになり、熱膨張差により発生す
る機械的歪を小さくすることができる。また、ピーク温
度も低くなるので、サージ防護素子の信頼性およびサー
ジ電流耐量を向上させることができる。
生する温度勾配が緩やかになり、熱膨張差により発生す
る機械的歪を小さくすることができる。また、ピーク温
度も低くなるので、サージ防護素子の信頼性およびサー
ジ電流耐量を向上させることができる。
【００２４】図３は、本発明のサージ防護素子の第二実
施例構造を示す断面図である。図において、従来のサー
ジ防護素子（図６）の各部と同一機能を有するものは同
一符号を付して説明に代える。本実施例の特徴とすると
ころは、第一実施例の構成において、交互に配置される
順方向サイリスタ１１，１２，１３と逆方向サイリスタ
１４，１５，１６の各領域に他方向のサイリスタのｐ型
の拡散層領域３ａ，３ｂが含まれる構成にある。すなわ
ち、双方に斜線で示す重ね合わせ領域２１が形成され
る。
施例構造を示す断面図である。図において、従来のサー
ジ防護素子（図６）の各部と同一機能を有するものは同
一符号を付して説明に代える。本実施例の特徴とすると
ころは、第一実施例の構成において、交互に配置される
順方向サイリスタ１１，１２，１３と逆方向サイリスタ
１４，１５，１６の各領域に他方向のサイリスタのｐ型
の拡散層領域３ａ，３ｂが含まれる構成にある。すなわ
ち、双方に斜線で示す重ね合わせ領域２１が形成され
る。
【００２５】本サージ防護素子の製造では、両面に拡散
層領域を形成するために両面露光が必要となっている
が、順方向サイリスタおよび逆方向サイリスタの細分化
に応じて高い位置合わせ精度が要求される。しかし、そ
の位置合わせがずれ、図３に示すような重ね合わせ領域
２１が形成されても、電流集中がやや生じやすくなる
が、電流経路２２で示すように重ね合わせ領域２１（ｐ
型の拡散層領域３ｂ）を避けて電流が流れるので第一実
施例と同様の効果を得ることができる。
層領域を形成するために両面露光が必要となっている
が、順方向サイリスタおよび逆方向サイリスタの細分化
に応じて高い位置合わせ精度が要求される。しかし、そ
の位置合わせがずれ、図３に示すような重ね合わせ領域
２１が形成されても、電流集中がやや生じやすくなる
が、電流経路２２で示すように重ね合わせ領域２１（ｐ
型の拡散層領域３ｂ）を避けて電流が流れるので第一実
施例と同様の効果を得ることができる。
【００２６】図４は、本発明のサージ防護素子の第三実
施例構造を示す断面図である。図において、従来のサー
ジ防護素子（図６）の各部と同一機能を有するものは同
一符号を付して説明に代える。本実施例の特徴とすると
ころは、同一の電極７ａ，７ｂに接続される順方向サイ
リスタおよび逆方向サイリスタを交互に複数個並べた構
成にある。ただし、順方向サイリスタ３１，３２，３３
は、ｐ型の拡散層領域３ａ−ｎ型の拡散層領域２ａ−ｐ
型の半導体基板１−ｎ型の拡散層領域２ｂ−ｎ型の拡散
層領域４ｂにより構成され、逆方向サイリスタ３４，３
５，３６は、ｐ型の拡散層領域３ｂ−ｎ型の拡散層領域
２ｂ−ｐ型の半導体基板１−ｎ型の拡散層領域２ａ−ｎ
型の拡散層領域４ａにより構成される。
施例構造を示す断面図である。図において、従来のサー
ジ防護素子（図６）の各部と同一機能を有するものは同
一符号を付して説明に代える。本実施例の特徴とすると
ころは、同一の電極７ａ，７ｂに接続される順方向サイ
リスタおよび逆方向サイリスタを交互に複数個並べた構
成にある。ただし、順方向サイリスタ３１，３２，３３
は、ｐ型の拡散層領域３ａ−ｎ型の拡散層領域２ａ−ｐ
型の半導体基板１−ｎ型の拡散層領域２ｂ−ｎ型の拡散
層領域４ｂにより構成され、逆方向サイリスタ３４，３
５，３６は、ｐ型の拡散層領域３ｂ−ｎ型の拡散層領域
２ｂ−ｐ型の半導体基板１−ｎ型の拡散層領域２ａ−ｎ
型の拡散層領域４ａにより構成される。
【００２７】本実施例構造では、各方向のサイリスタの
領域にオーミック接合形成のためにｎ型の拡散層領域４
ａ，４ｂが配置されるので、半導体部分と電極との接触
電位差を小さくすることができる。その他の動作は第一
実施例と同様であり、発熱源の分散による素子内部のピ
ーク温度を低減することができるとともに、温度分布を
素早く均一化させることが可能となる。
領域にオーミック接合形成のためにｎ型の拡散層領域４
ａ，４ｂが配置されるので、半導体部分と電極との接触
電位差を小さくすることができる。その他の動作は第一
実施例と同様であり、発熱源の分散による素子内部のピ
ーク温度を低減することができるとともに、温度分布を
素早く均一化させることが可能となる。
【００２８】なお、ｐ型の拡散層領域３ａ，３ｂとｎ型
の拡散層領域４ａ，４ｂがそれぞれ電極７ａ，７ｂを介
して短絡しているために、各拡散層領域が接してもある
いは接しなくても同様に機能する。また、第二実施例と
同様に多少の位置ずれはサージ防護素子としての機能に
は影響がない。
の拡散層領域４ａ，４ｂがそれぞれ電極７ａ，７ｂを介
して短絡しているために、各拡散層領域が接してもある
いは接しなくても同様に機能する。また、第二実施例と
同様に多少の位置ずれはサージ防護素子としての機能に
は影響がない。
【００２９】
【発明の効果】以上説明したように、本発明のサージ防
護素子は、素子内部のピーク温度を低減し、かつ短時間
で素子内部の温度を均一にすることができるので、熱膨
張差によって生じる機械的歪を最小限に抑え、素子の破
壊を防ぐことができる。また、オーミック接合形成のた
めの拡散層領域が配置されるので、半導体部分と電極と
の接触電位差を小さくすることができる。したがって、
時間幅が短くかつ高電圧のパルスが印加される雷サージ
や静電気の防護素子として、またスイッチングノイズそ
の他の吸収素子としての信頼性を高めることができる。
護素子は、素子内部のピーク温度を低減し、かつ短時間
で素子内部の温度を均一にすることができるので、熱膨
張差によって生じる機械的歪を最小限に抑え、素子の破
壊を防ぐことができる。また、オーミック接合形成のた
めの拡散層領域が配置されるので、半導体部分と電極と
の接触電位差を小さくすることができる。したがって、
時間幅が短くかつ高電圧のパルスが印加される雷サージ
や静電気の防護素子として、またスイッチングノイズそ
の他の吸収素子としての信頼性を高めることができる。
【図１】本発明のサージ防護素子の第一実施例構造を示
す断面図である。
す断面図である。
【図２】本実施例におけるサージ防護素子内部の温度分
布の時間変化を示す図である。
布の時間変化を示す図である。
【図３】本発明のサージ防護素子の第二実施例構造を示
す断面図である。
す断面図である。
【図４】本発明のサージ防護素子の第三実施例構造を示
す断面図である。
す断面図である。
【図５】サージ防護デバイスの等価回路を示す図であ
る。
る。
【図６】サージ防護素子の従来構造を示す断面図であ
る。
る。
【図７】サイリスタの電圧−電流特性を示す図である。
【図８】順方向サイリスタ８が発熱した場合におけるサ
ージ防護素子内部の温度分布の時間変化を示す図であ
る。
ージ防護素子内部の温度分布の時間変化を示す図であ
る。
１ ｐ型の半導体基板 ２ ｎ型の拡散層領域 ３ ｐ型の拡散層領域 ４ ｎ型の拡散層領域 ６ 保護膜 ７ 電極 ８ 順方向サイリスタ ９ 逆方向サイリスタ １１，１２，１３ 順方向サイリスタ １４，１５，１６ 逆方向サイリスタ ２１ 重ね合わせ領域 ２２ 電流経路 ３１，３２，３３ 順方向サイリスタ ３４，３５，３６ 逆方向サイリスタ ５１，５２ サイリスタ
Claims (1)
- 【請求項１】 第１の導電性を有する半導体基板の両面
に第２の導電性を有する拡散層領域を形成し、両面の第
２の導電性を有する各拡散層領域内にそれぞれ第１の導
電性を有する拡散層領域を面交互に複数個形成し、さら
に両面の第２の導電性を有する各拡散層領域内にその表
面濃度より高い表面濃度を有する第２の導電性の各拡散
層領域を前記第１の導電性を有する拡散層領域の間に面
交互に複数個形成し、両面の第２の導電性を有する拡散
層領域および第１の導電性を有する複数個の拡散層領域
に電極を接続して構成したことを特徴とするサージ防護
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189038A JP2655575B2 (ja) | 1991-07-29 | 1991-07-29 | サージ防護素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189038A JP2655575B2 (ja) | 1991-07-29 | 1991-07-29 | サージ防護素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574321A JPH0574321A (ja) | 1993-03-26 |
| JP2655575B2 true JP2655575B2 (ja) | 1997-09-24 |
Family
ID=16234257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189038A Expired - Lifetime JP2655575B2 (ja) | 1991-07-29 | 1991-07-29 | サージ防護素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655575B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368209A (ja) * | 2001-06-04 | 2002-12-20 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003017681A (ja) * | 2001-06-29 | 2003-01-17 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003077932A (ja) * | 2001-09-03 | 2003-03-14 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5084084B2 (ja) * | 2001-09-28 | 2012-11-28 | 新電元工業株式会社 | 双方向型二端子サイリスタ |
| CN104900645B (zh) * | 2015-05-28 | 2019-01-11 | 北京燕东微电子有限公司 | 电压浪涌保护器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5562768A (en) * | 1978-11-06 | 1980-05-12 | Hitachi Ltd | Semiconductor device |
| JPH0666464B2 (ja) * | 1987-12-25 | 1994-08-24 | 富士電機株式会社 | 双方向性半導体スイッチング素子 |
-
1991
- 1991-07-29 JP JP3189038A patent/JP2655575B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368209A (ja) * | 2001-06-04 | 2002-12-20 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003017681A (ja) * | 2001-06-29 | 2003-01-17 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
| JP2003077932A (ja) * | 2001-09-03 | 2003-03-14 | Shindengen Electric Mfg Co Ltd | 双方向型二端子サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574321A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
| US3728591A (en) | Gate protective device for insulated gate field-effect transistors | |
| JP2006032923A5 (ja) | ||
| EP0315213B1 (en) | Vertical mosfet device having protector | |
| JP2655575B2 (ja) | サージ防護素子 | |
| JPS58219763A (ja) | 二端子過電流保護装置 | |
| NL8303776A (nl) | Stuurbaar halfgeleider-schakelelement. | |
| JP2002208677A (ja) | 温度検出機能を備える半導体装置 | |
| JPH03225960A (ja) | 半導体デバイス | |
| JP2784458B2 (ja) | サージ防護素子 | |
| JP2690050B2 (ja) | サージ防護素子 | |
| US3260901A (en) | Semi-conductor device having selfprotection against overvoltage | |
| JPH0677472A (ja) | サージ防護素子 | |
| GB2208257A (en) | Overvoltage protector | |
| JP2003282865A (ja) | サイリスタ | |
| JPH0945892A (ja) | サージ防護素子 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JP3577808B2 (ja) | 半導体集積装置 | |
| JPH1098202A (ja) | 半導体サージ防護素子 | |
| JP3785375B2 (ja) | 双方向型二端子サイリスタ | |
| JP2596312B2 (ja) | 半導体装置 | |
| JPH0677505A (ja) | ２端子サージ防護素子及び多線防護方法 | |
| JP5371164B2 (ja) | 双方向型二端子サイリスタ | |
| JP5371165B2 (ja) | 双方向型二端子サイリスタ | |
| JPS6142872B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |