JPH0666464B2 - 双方向性半導体スイッチング素子 - Google Patents
双方向性半導体スイッチング素子Info
- Publication number
- JPH0666464B2 JPH0666464B2 JP62329143A JP32914387A JPH0666464B2 JP H0666464 B2 JPH0666464 B2 JP H0666464B2 JP 62329143 A JP62329143 A JP 62329143A JP 32914387 A JP32914387 A JP 32914387A JP H0666464 B2 JPH0666464 B2 JP H0666464B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base layer
- emitter layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、PNPN構造を有する逆阻止二端子サイリスタの
二つが逆並列に接続されて一つの半導体素体内に配置さ
れている双方向性半導体スイッチング素子に関する。
二つが逆並列に接続されて一つの半導体素体内に配置さ
れている双方向性半導体スイッチング素子に関する。
従来の双方向性半導体スイッチング素子の基本構造は第
２図に示す通りで、高抵抗のＰ層１を二つのＮベース層
2,3がはさむ３層構造の第一ベース層２の一部に第一Ｐ
エミッタ層４が、また第二Ｎベース層３のＰエミッタ層
４に対向しない領域に第二Ｐエミッタ層５が存在するこ
とにより二つのPNPN構造が一つの素体内に逆並列に接続
されたことになる。その動作は、Ｎ層２およびＰ層４を
短絡する電極61に或る一定以上の正バイアスが印加され
たときＮ層２とＰ層１の間の接合72がアバランシェ降伏
を起こし、この時発生したキャリア対によってＮ層2,P
層1,N層３からなるNPNトランジスタに電流が流れる。実
線81は電子の流れを示し、点線82が正孔の流れを示す。
この電流が一定値（ラッチング電流IL）以上に達したと
きＰ層４とＮ層２の間の接合71が順バイアスされてＰ層
4,N層2,P層1,N層３で構成されるサイリスタは負性抵抗
領域を経て導通状態となる。逆に導通状態にあるサイリ
スタの電流を次第に下げていったときにオフする電流が
保持電流IMであり、ILよりやや低い。
２図に示す通りで、高抵抗のＰ層１を二つのＮベース層
2,3がはさむ３層構造の第一ベース層２の一部に第一Ｐ
エミッタ層４が、また第二Ｎベース層３のＰエミッタ層
４に対向しない領域に第二Ｐエミッタ層５が存在するこ
とにより二つのPNPN構造が一つの素体内に逆並列に接続
されたことになる。その動作は、Ｎ層２およびＰ層４を
短絡する電極61に或る一定以上の正バイアスが印加され
たときＮ層２とＰ層１の間の接合72がアバランシェ降伏
を起こし、この時発生したキャリア対によってＮ層2,P
層1,N層３からなるNPNトランジスタに電流が流れる。実
線81は電子の流れを示し、点線82が正孔の流れを示す。
この電流が一定値（ラッチング電流IL）以上に達したと
きＰ層４とＮ層２の間の接合71が順バイアスされてＰ層
4,N層2,P層1,N層３で構成されるサイリスタは負性抵抗
領域を経て導通状態となる。逆に導通状態にあるサイリ
スタの電流を次第に下げていったときにオフする電流が
保持電流IMであり、ILよりやや低い。
IM,ILは第一Ｎベース層２のシート抵抗と第一Ｐエミッ
タ層４の横方向の長さによって決まる。すなわち、Ｐ層
４の直下を流れる電子電流81が短絡電極61との間に電位
降下を生じさせ、この電位降下が接合71の拡散電位以上
に達したときラッチングが起こる。従って第一Ｎベース
層２のシート抵抗ρが低い程、また第一Ｐエミッタ層４
の横方向の長さｌすなわちエミッタ面積が小さい程IM,I
Lは大きくなる。このことは第二Ｐエミッタ層5,第二Ｎ
ベース層3,P層1,第一Ｎベース層２からなるPNPN構造に
ついても同じである。この双方向性スイッチング素子を
サージアブソーバとして用いる時、IMを一定値以上に設
定する必要が生じるが、従来型素子ではρ,lの関係から
IMの要求を満たし得ない場合がある。すなわち、素子の
静電容量を小さくするにはρは高くする必要があり、ま
たオン時の順方向電圧降下を小さくするにはエミッタ面
積はチップ面積の二分の一程度が望ましい。
タ層４の横方向の長さによって決まる。すなわち、Ｐ層
４の直下を流れる電子電流81が短絡電極61との間に電位
降下を生じさせ、この電位降下が接合71の拡散電位以上
に達したときラッチングが起こる。従って第一Ｎベース
層２のシート抵抗ρが低い程、また第一Ｐエミッタ層４
の横方向の長さｌすなわちエミッタ面積が小さい程IM,I
Lは大きくなる。このことは第二Ｐエミッタ層5,第二Ｎ
ベース層3,P層1,第一Ｎベース層２からなるPNPN構造に
ついても同じである。この双方向性スイッチング素子を
サージアブソーバとして用いる時、IMを一定値以上に設
定する必要が生じるが、従来型素子ではρ,lの関係から
IMの要求を満たし得ない場合がある。すなわち、素子の
静電容量を小さくするにはρは高くする必要があり、ま
たオン時の順方向電圧降下を小さくするにはエミッタ面
積はチップ面積の二分の一程度が望ましい。
本発明の目的は、上記の欠点を除去して、他の特性を損
なわずに高い保持電流を有する双方向性半導体スイッチ
ング素子を提供することにある。
なわずに高い保持電流を有する双方向性半導体スイッチ
ング素子を提供することにある。
上記の目的を達成するために、本発明は、第一導電形の
第一層を第二導電形の第一ベース層と第二ベース層とで
はさみ、該第一ベース層の上に第一導電形の第一エミッ
タ層が、第二ベース層の上に第一導電形の第二エミッタ
層がそれぞれ設けられ、第一エミッタ層と第一ベース
層、同じく第二エミッタ層と第二ベース層のそれぞれが
各共通電極によって短絡されるものにおいて、共通電極
に接触する第一ベース層，第二ベース層の部分が、それ
ぞれ単一の領域である第一エミッタ層および第二エミッ
タ層を貫通する複数の領域に分割され、かつ第一エミッ
タ層と第二エミッタ層とが前記第一導電形の第一層を中
心として同一の形状であるものとする。
第一層を第二導電形の第一ベース層と第二ベース層とで
はさみ、該第一ベース層の上に第一導電形の第一エミッ
タ層が、第二ベース層の上に第一導電形の第二エミッタ
層がそれぞれ設けられ、第一エミッタ層と第一ベース
層、同じく第二エミッタ層と第二ベース層のそれぞれが
各共通電極によって短絡されるものにおいて、共通電極
に接触する第一ベース層，第二ベース層の部分が、それ
ぞれ単一の領域である第一エミッタ層および第二エミッ
タ層を貫通する複数の領域に分割され、かつ第一エミッ
タ層と第二エミッタ層とが前記第一導電形の第一層を中
心として同一の形状であるものとする。
逆並列接続される二つの逆阻止二端子サイリスタの端部
にある単一の領域であるエミッタ層と短絡する共通電極
に他導電形のベース層がエミッタ層を貫通する複数の領
域に分割されて接触することにより、電流はエミッタ層
の直下で二つに分かれて両側の領域から短絡電極に達す
るため、同一面積のエミッタ層の直下での横方向抵抗に
よる電位降下は半減するので、IMの値を任意に設定する
ことができる。
にある単一の領域であるエミッタ層と短絡する共通電極
に他導電形のベース層がエミッタ層を貫通する複数の領
域に分割されて接触することにより、電流はエミッタ層
の直下で二つに分かれて両側の領域から短絡電極に達す
るため、同一面積のエミッタ層の直下での横方向抵抗に
よる電位降下は半減するので、IMの値を任意に設定する
ことができる。
第１図は本発明の一実施例を斜視図で示し、第２図と共
通の部分には同一の符号が付されている。図から明らか
なように第一，第二ベース層2,3の複数の領域が第一，
第二エミッタ層4,5を貫通するショート孔において、そ
れぞれ電極61,62に接触している。図では第一ベース層
２の電極61との接触領域９を点線で示している。この結
果、電子電流81はＰエミッタ層４の直下で両側に分かれ
て接触領域９に達するため、Ｐエミッタ層４の直下の全
シート抵抗ρの半分の抵抗ρ／２による電位降下が生ず
るにすぎない。従って電極61あるいは62の総面積を小さ
くすることなく、すなわち、静電容量を小さくすること
なくIMを一定以上に設定することができる。また、接触
領域９は単一の領域であるＰエミッタ層４を貫通して複
数設けられているため、接触領域９を中心としてそれを
取り囲むＰエミッタ層４の直下より接触領域９に向かっ
て集中するように電子電流が流れるので、ラッチアップ
がしやすくなり、素子設計の自由度が増す。
通の部分には同一の符号が付されている。図から明らか
なように第一，第二ベース層2,3の複数の領域が第一，
第二エミッタ層4,5を貫通するショート孔において、そ
れぞれ電極61,62に接触している。図では第一ベース層
２の電極61との接触領域９を点線で示している。この結
果、電子電流81はＰエミッタ層４の直下で両側に分かれ
て接触領域９に達するため、Ｐエミッタ層４の直下の全
シート抵抗ρの半分の抵抗ρ／２による電位降下が生ず
るにすぎない。従って電極61あるいは62の総面積を小さ
くすることなく、すなわち、静電容量を小さくすること
なくIMを一定以上に設定することができる。また、接触
領域９は単一の領域であるＰエミッタ層４を貫通して複
数設けられているため、接触領域９を中心としてそれを
取り囲むＰエミッタ層４の直下より接触領域９に向かっ
て集中するように電子電流が流れるので、ラッチアップ
がしやすくなり、素子設計の自由度が増す。
本発明によれば、エミッタ層と隣接ベース層を短絡する
ためにベース層を単一の領域であるエミッタ層を貫通す
る複数のショート孔で共通電極に接触させることによ
り、エミッタ層直下の横方向抵抗による電位降下が半減
し、静電容量を小さくすることなく順方向電位降下を小
さくでき、保持電流IMを任意の値に設定した双方向性半
導体スイッチング素子を得ることができる。また、接触
領域を中心としてそれを取り囲むエミッタ層の直下より
接触領域に向かって集中するように電子電流が流れるの
で、ラッチアップがしやすくなり、素子設計の自由度が
増す。
ためにベース層を単一の領域であるエミッタ層を貫通す
る複数のショート孔で共通電極に接触させることによ
り、エミッタ層直下の横方向抵抗による電位降下が半減
し、静電容量を小さくすることなく順方向電位降下を小
さくでき、保持電流IMを任意の値に設定した双方向性半
導体スイッチング素子を得ることができる。また、接触
領域を中心としてそれを取り囲むエミッタ層の直下より
接触領域に向かって集中するように電子電流が流れるの
で、ラッチアップがしやすくなり、素子設計の自由度が
増す。
第１図は本発明の一実施例の双方向性スイッチング素子
の斜視図、第２図は従来の素子の断面図である。 1:P層、2:第一Ｎベース層、3:第二Ｎベース層、4:第一
Ｐエミッタ層、5:第二Ｐエミッタ層、61,62:電極、9:接
触領域。
の斜視図、第２図は従来の素子の断面図である。 1:P層、2:第一Ｎベース層、3:第二Ｎベース層、4:第一
Ｐエミッタ層、5:第二Ｐエミッタ層、61,62:電極、9:接
触領域。
Claims (1)
- 【請求項１】第一導電形の第一層を第二導電形の第一ベ
ース層と第二ベース層とではさみ、該第一ベース層の上
に第一導電形の第一エミッタ層が、第二ベース層の上に
第一導電形の第二エミッタ層がそれぞれ設けられ、第一
エミッタ層と第一ベース層、同じく第二エミッタ層と第
二ベース層のそれぞれが各共通電極によって短絡される
ものにおいて、共通電極に接触する第一ベース層，第二
ベース層の部分が、それぞれ単一の領域である第一エミ
ッタ層および第二エミッタ層を貫通する複数の領域に分
割され、かつ第一エミッタ層と第二エミッタ層とが前記
第一導電形の第一層を中心として同一の形状であること
を特徴とする双方向性半導体スイッチング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329143A JPH0666464B2 (ja) | 1987-12-25 | 1987-12-25 | 双方向性半導体スイッチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329143A JPH0666464B2 (ja) | 1987-12-25 | 1987-12-25 | 双方向性半導体スイッチング素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01171273A JPH01171273A (ja) | 1989-07-06 |
| JPH0666464B2 true JPH0666464B2 (ja) | 1994-08-24 |
Family
ID=18218116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62329143A Expired - Fee Related JPH0666464B2 (ja) | 1987-12-25 | 1987-12-25 | 双方向性半導体スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666464B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2724898B2 (ja) * | 1990-01-22 | 1998-03-09 | 新電元工業株式会社 | 両方向性２端子サイリスタ |
| JPH0685437B2 (ja) * | 1990-02-16 | 1994-10-26 | 新電元工業株式会社 | 両方向性２端子サイリスタ |
| JP2655575B2 (ja) * | 1991-07-29 | 1997-09-24 | 日本電信電話株式会社 | サージ防護素子 |
| CA2155910C (en) | 1995-08-11 | 1999-12-14 | George Wu | Biocompatible aqueous solution for use in continuous ambulatory peritoneal dialysis |
| JP5415491B2 (ja) | 2011-07-29 | 2014-02-12 | スガツネ工業株式会社 | 扉開閉装置ユニット及び扉開閉装置ユニットの取付け方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553830A (en) * | 1978-06-26 | 1980-01-11 | Hitachi Ltd | Cleaning method of catalyst |
| JPS5562768A (en) * | 1978-11-06 | 1980-05-12 | Hitachi Ltd | Semiconductor device |
| JPS59132167A (ja) * | 1983-01-18 | 1984-07-30 | Toshiba Corp | 半導体装置 |
-
1987
- 1987-12-25 JP JP62329143A patent/JPH0666464B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01171273A (ja) | 1989-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
| US4969028A (en) | Gate enhanced rectifier | |
| US4646117A (en) | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions | |
| JPH05507586A (ja) | ゲートベース制御型サイリスタ | |
| US3978514A (en) | Diode-integrated high speed thyristor | |
| JPH0666464B2 (ja) | 双方向性半導体スイッチング素子 | |
| US4868625A (en) | Gate turn-off thyristor of multi-emitter type | |
| JP3083881B2 (ja) | サージ防護素子 | |
| JPS6257250A (ja) | 半導体装置 | |
| US3990090A (en) | Semiconductor controlled rectifier | |
| US3504241A (en) | Semiconductor bidirectional switch | |
| JPH0345536B2 (ja) | ||
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| RU2106720C1 (ru) | Симметричный тиристор | |
| JPS63265465A (ja) | 半導体装置 | |
| JP2856257B2 (ja) | ｐチャネル絶縁ゲートバイポーラトランジスタ | |
| JPS6123666B2 (ja) | ||
| JP2797890B2 (ja) | 複合半導体装置 | |
| JPS599968A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP3253493B2 (ja) | 両面型半導体装置 | |
| JPS6050067B2 (ja) | 静電誘導形逆導通サイリスタ | |
| JPH0312970A (ja) | 半導体装置 | |
| JP2502696B2 (ja) | 半導体集積回路装置 | |
| JPS61232671A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPS6048911B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |