JP2638233B2 - 被測定ｉｃの試験方法 - Google Patents
被測定ｉｃの試験方法Info
- Publication number
- JP2638233B2 JP2638233B2 JP1313856A JP31385689A JP2638233B2 JP 2638233 B2 JP2638233 B2 JP 2638233B2 JP 1313856 A JP1313856 A JP 1313856A JP 31385689 A JP31385689 A JP 31385689A JP 2638233 B2 JP2638233 B2 JP 2638233B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- setting
- value
- set value
- constraint condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は被測定IC（以下DUTと呼ぶ）をテストする
ロジツクICテスタ（以下ICと呼ぶ）の試験方法に関する
ものである。
ロジツクICテスタ（以下ICと呼ぶ）の試験方法に関する
ものである。
〔従来の技術〕 第２図は例えば米国テラダイン社製テスタJ325におい
て、テストプログラムに記述された内容を表わすフロー
チヤートである。
て、テストプログラムに記述された内容を表わすフロー
チヤートである。
このフローチヤート中、DPS1及びDPS2はテスタが内蔵
している直流電源で、通常はDUTの電源端子に電圧を印
加する為に用いられる。ドライバはテスタが内蔵してい
る別の直流電源で、通常はDUTの入力端子に電圧を印加
する為に用いる。
している直流電源で、通常はDUTの電源端子に電圧を印
加する為に用いられる。ドライバはテスタが内蔵してい
る別の直流電源で、通常はDUTの入力端子に電圧を印加
する為に用いる。
次に、第２図のフローチヤートについて説明する。通
常、ICのテストプログラムは測定を行なうに当つてのい
くつかの必要な条件を設定し実際のテストを実行する。
以下これを必要に応じてくり返す。
常、ICのテストプログラムは測定を行なうに当つてのい
くつかの必要な条件を設定し実際のテストを実行する。
以下これを必要に応じてくり返す。
このフローチヤートの場合、DPS1,ドライバ,DPS2の各
電圧値がこの順番に設定され次いで、その他の必要な条
件が設定された後、DPS1とDPS2の電源（レフアレンス）
がオンされて最初のテストが実行される。この時、この
例では、ドライバのレフアレンスは常時オンしているの
で、値を設定されると同時に電圧がDUTに印加されう
る。
電圧値がこの順番に設定され次いで、その他の必要な条
件が設定された後、DPS1とDPS2の電源（レフアレンス）
がオンされて最初のテストが実行される。この時、この
例では、ドライバのレフアレンスは常時オンしているの
で、値を設定されると同時に電圧がDUTに印加されう
る。
最初のテスト実行後、DPS1の電圧値を変更し、次いで
さらに必要な条件設定及び再設定した後２つ目のテスト
が実行される。これらを必要なだけくり返してテストプ
ログラムが終了（エンド）する。
さらに必要な条件設定及び再設定した後２つ目のテスト
が実行される。これらを必要なだけくり返してテストプ
ログラムが終了（エンド）する。
従来の一般的なテストプログラムは以上のような記述
に従つてテストが実行されていくが、各電圧の設定値及
びその電源のオン及びオフについては、個々に独立な
為、電圧値相互の大小関係や、オン・オフのタイミング
順序をいつも考慮して、DUTに無理なストレスが掛から
ない様にする事が必要で、また、これを間違えるとDUT
を劣化させたり或いは破壊させたりする事があるなどの
問題点があつた。
に従つてテストが実行されていくが、各電圧の設定値及
びその電源のオン及びオフについては、個々に独立な
為、電圧値相互の大小関係や、オン・オフのタイミング
順序をいつも考慮して、DUTに無理なストレスが掛から
ない様にする事が必要で、また、これを間違えるとDUT
を劣化させたり或いは破壊させたりする事があるなどの
問題点があつた。
この発明は上記のような問題点を解消するためになさ
れたもので、DUTの特性及びテスト条件に応じて各電圧
の設定値やオン・オフのタイミングを制御することがで
きる様にして、DUTを劣化或いは破壊させる様なテスト
プログラムのバグを未然に防いで安定したテストがテス
ト時間の大幅な増加を伴うことなく容易にできる被測定
ICの試験方法を得ることを目的とする。
れたもので、DUTの特性及びテスト条件に応じて各電圧
の設定値やオン・オフのタイミングを制御することがで
きる様にして、DUTを劣化或いは破壊させる様なテスト
プログラムのバグを未然に防いで安定したテストがテス
ト時間の大幅な増加を伴うことなく容易にできる被測定
ICの試験方法を得ることを目的とする。
この発明に係るICの試験方法は、複数のDUTを試験す
る方法において、最初のDUTを試験する際に、試験のた
めの制約条件を設定し、試験のための設定値と設定され
た制約条件とに基づいて設定値の妥当性をチェックさせ
た後、試験を実行させ、２番目以降のDUTを試験する際
に、制約条件の設定及び設定値の妥当性のチェックをス
キップして試験を実行させたものである。
る方法において、最初のDUTを試験する際に、試験のた
めの制約条件を設定し、試験のための設定値と設定され
た制約条件とに基づいて設定値の妥当性をチェックさせ
た後、試験を実行させ、２番目以降のDUTを試験する際
に、制約条件の設定及び設定値の妥当性のチェックをス
キップして試験を実行させたものである。
この発明におけるプログラムは、DUTにとつて好まし
くない電圧印加がされる事を未然に防ぐ為に、予め設定
した条件に照合する事により、バグの有無がチエツクさ
れ、安定したテストが実行される。
くない電圧印加がされる事を未然に防ぐ為に、予め設定
した条件に照合する事により、バグの有無がチエツクさ
れ、安定したテストが実行される。
以下、この発明の一実施例を図について説明する。第
１図において、このフローチヤートはDUTに対する試験
のための信号の値及び信号を与えるタイミングを示すタ
イミング値を制約条件として設定する制約条件設定ステ
ップと、DUTに対する試験のための設定値を設定する記
述ステップ、及びこの記述ステップにて設定された設定
値と制約条件設定ステップにて設定された制約条件とに
基づいて設定値の妥当性をチェックし、妥当性がない場
合試験を停止させるチェックステップとを交互に複数有
する設定値設定ステップと、設定値設定ステップにて設
定された設定値に基づいてDUTの試験を実行するテスト
実行ステップとを備えている。
１図において、このフローチヤートはDUTに対する試験
のための信号の値及び信号を与えるタイミングを示すタ
イミング値を制約条件として設定する制約条件設定ステ
ップと、DUTに対する試験のための設定値を設定する記
述ステップ、及びこの記述ステップにて設定された設定
値と制約条件設定ステップにて設定された制約条件とに
基づいて設定値の妥当性をチェックし、妥当性がない場
合試験を停止させるチェックステップとを交互に複数有
する設定値設定ステップと、設定値設定ステップにて設
定された設定値に基づいてDUTの試験を実行するテスト
実行ステップとを備えている。
以下、第１図のフローチヤートに従つて説明する。プ
ログラムがスタート後において、これからテストしよう
とするDUTの特性等に応じて各種印加電圧についての制
約条件を設定しておく。これらがフローチヤートのステ
ツプ３からステツプ９の部分に相当し、上記した制約条
件設定ステップになる。これらの必要な設定が終えた
後、通常のプログラム記述が始まる（ステツプ10）。こ
の時、最初に設定した制約条件に当てはまる様な記述が
出てきた時は、その記述が制約条件に反していないかど
うかをチエツクする処理を行なつていく。例えば記述
（以下ステートメントと呼ぶ）（ステツプ10）の後でス
テートメント（ステツプ12）の様なチエツクを行なう。
以下ステツプ13に対してステツプ15,ステツプ16に対し
てステツプ18の様に順々に行なつていく。つまり、ステ
ップ10、13、16…が上記した記述ステップに、ステップ
12、15、18…が上記したチェックステップになり、ステ
ップ10からステップ24が上記した設定値設定ステップに
なる。これらの必要なチエツクを総て完了し、異常が無
ければ、ステートメントステツプ25でテスト実行に到
る。つまり、ステップ25が上記したテスト実行ステップ
になる。以下、テスト実行前の条件設定の各ステートメ
ントに対して同様のチエツクを行なう訳である。このフ
ローチヤートの場合、例えばもし、ステートメント（ス
テツプ13）でドライバ電圧をφＶでなく、例えば1Vを設
定した場合はステートメント（ステツプ15）でアラーム
を出す。但し、この時、DPS1及びDPS2の電圧が0.5V以上
で且つオンしていればアラームは出ない。
ログラムがスタート後において、これからテストしよう
とするDUTの特性等に応じて各種印加電圧についての制
約条件を設定しておく。これらがフローチヤートのステ
ツプ３からステツプ９の部分に相当し、上記した制約条
件設定ステップになる。これらの必要な設定が終えた
後、通常のプログラム記述が始まる（ステツプ10）。こ
の時、最初に設定した制約条件に当てはまる様な記述が
出てきた時は、その記述が制約条件に反していないかど
うかをチエツクする処理を行なつていく。例えば記述
（以下ステートメントと呼ぶ）（ステツプ10）の後でス
テートメント（ステツプ12）の様なチエツクを行なう。
以下ステツプ13に対してステツプ15,ステツプ16に対し
てステツプ18の様に順々に行なつていく。つまり、ステ
ップ10、13、16…が上記した記述ステップに、ステップ
12、15、18…が上記したチェックステップになり、ステ
ップ10からステップ24が上記した設定値設定ステップに
なる。これらの必要なチエツクを総て完了し、異常が無
ければ、ステートメントステツプ25でテスト実行に到
る。つまり、ステップ25が上記したテスト実行ステップ
になる。以下、テスト実行前の条件設定の各ステートメ
ントに対して同様のチエツクを行なう訳である。このフ
ローチヤートの場合、例えばもし、ステートメント（ス
テツプ13）でドライバ電圧をφＶでなく、例えば1Vを設
定した場合はステートメント（ステツプ15）でアラーム
を出す。但し、この時、DPS1及びDPS2の電圧が0.5V以上
で且つオンしていればアラームは出ない。
当然ながら、これらのチエツクはテスト実行前に常に
行なう必要はない。従つて、このフローチヤートでは、
定数ｎを用いてｎ＝０またはｎ≠０で分岐を行なわせる
様にしている。つまり、もしｎ＝０であるならば、プロ
グラム最初の制約条件の設定の為のステートメント、つ
まり、制約条件設定ステップであるステップ３からステ
ップ９までは全てスキツプして、処理を行なわない。同
様に、ｎ＝０の時は制約条件に従つたチェック処理、つ
まり、設定値設定ステップのチェックステップであるス
テップ12、ステップ15、ステップ18、ステップ21及びス
テップ24の処理も行なわない。この為、このフローチヤ
ートではプログラムの最後で定数ｎを‐１に設定してい
る。こうすれば、次のプログラム実行時の最初に＋１さ
れる事でｎ＝０になり、最初に試験するDUT以外、つま
り、２番目以降に試験するDUTに対してはｎ＝０にな
る。
行なう必要はない。従つて、このフローチヤートでは、
定数ｎを用いてｎ＝０またはｎ≠０で分岐を行なわせる
様にしている。つまり、もしｎ＝０であるならば、プロ
グラム最初の制約条件の設定の為のステートメント、つ
まり、制約条件設定ステップであるステップ３からステ
ップ９までは全てスキツプして、処理を行なわない。同
様に、ｎ＝０の時は制約条件に従つたチェック処理、つ
まり、設定値設定ステップのチェックステップであるス
テップ12、ステップ15、ステップ18、ステップ21及びス
テップ24の処理も行なわない。この為、このフローチヤ
ートではプログラムの最後で定数ｎを‐１に設定してい
る。こうすれば、次のプログラム実行時の最初に＋１さ
れる事でｎ＝０になり、最初に試験するDUT以外、つま
り、２番目以降に試験するDUTに対してはｎ＝０にな
る。
したがって、最初に試験するDUT以外の試験に際して
は、ステップ３からステップ９までの制約条件設定ステ
ップとステップ12、ステップ15、ステップ18、ステップ
21及びステップ24の設定値設定ステップのチェックステ
ップはスキップされる。
は、ステップ３からステップ９までの制約条件設定ステ
ップとステップ12、ステップ15、ステップ18、ステップ
21及びステップ24の設定値設定ステップのチェックステ
ップはスキップされる。
以上の様に、この様なフローチヤートに基づくテスト
プログラミングを行なう事によつて、テスト実行時にDU
Tに好ましくないストレスが掛かる事を未然に防ぎう
る。
プログラミングを行なう事によつて、テスト実行時にDU
Tに好ましくないストレスが掛かる事を未然に防ぎう
る。
なお、上記実施例では制約条件として各種の値やそれ
らのオン・オフのタイミングについて説明したが、制約
条件として電流値やこれらのオン・オフのタイミングで
あつてもよく、上記実施例と同様の効果を奏する。
らのオン・オフのタイミングについて説明したが、制約
条件として電流値やこれらのオン・オフのタイミングで
あつてもよく、上記実施例と同様の効果を奏する。
以上のようにこの発明によれば、プログラム開発時ま
たはDUTのテスト実行前に、予め設定した制約条件に相
違しているかどうかを簡単にチエツク出来、テスト実行
によるDUTの破壊や劣化を未然に防止出来るので、製造
工程での不良発生や、市場への不良品の出荷を防ぐこと
ができる。
たはDUTのテスト実行前に、予め設定した制約条件に相
違しているかどうかを簡単にチエツク出来、テスト実行
によるDUTの破壊や劣化を未然に防止出来るので、製造
工程での不良発生や、市場への不良品の出荷を防ぐこと
ができる。
第１図はこの発明の一実施例によるICの試験方法のフロ
ーチヤート、第２図は従来のIC試験方法のフローチヤー
トである。 （１）〜（26）はフローチヤートの各ステートメントを
示す。 なお、図中同一符号は同一を示す。
ーチヤート、第２図は従来のIC試験方法のフローチヤー
トである。 （１）〜（26）はフローチヤートの各ステートメントを
示す。 なお、図中同一符号は同一を示す。
Claims (1)
- 【請求項１】複数の被測定ICを試験する方法において、 上記被測定ICに対する試験のための信号の値及び信号を
与えるタイミングを示すタイミング値を制約条件として
設定する制約条件設定ステップ、 上記被測定ICに対する試験のための設定値を設定する記
述ステップと、この記述ステップにて設定された設定値
と上記制約条件設定ステップにて設定された制約条件と
に基づいて設定値の妥当性をチェックし、妥当性がない
場合試験を停止させるチェックステップとを交互に複数
有する設定値設定ステップ、 設定値設定ステップにて設定された設定値に基づいて上
記被測定ICの試験を実行するテスト実行ステップを備
え、 上記複数の被測定ICのうちの最初の被測定ICに対して、
上記制約条件設定ステップと、上記設定値設定ステップ
の記述ステップ及びチェックステップと、上記テスト実
行ステップとを順次行い、 上記複数の被測定ICのうちの最初の被測定IC以外の被測
定ICに対して、上記制約条件設定ステップ及び上記設定
値設定ステップのチェックステップをスキップし、上記
設定値設定ステップの記述ステップと上記テスト実行ス
テップとを順次行うことを特徴とする被測定ICの試験方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313856A JP2638233B2 (ja) | 1989-11-30 | 1989-11-30 | 被測定ｉｃの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313856A JP2638233B2 (ja) | 1989-11-30 | 1989-11-30 | 被測定ｉｃの試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03172780A JPH03172780A (ja) | 1991-07-26 |
| JP2638233B2 true JP2638233B2 (ja) | 1997-08-06 |
Family
ID=18046331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313856A Expired - Lifetime JP2638233B2 (ja) | 1989-11-30 | 1989-11-30 | 被測定ｉｃの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638233B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5229568B2 (ja) * | 2009-01-21 | 2013-07-03 | 株式会社リコー | 情報処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177079A (ja) * | 1987-01-19 | 1988-07-21 | Hitachi Electronics Eng Co Ltd | Ｉｃ検査装置 |
-
1989
- 1989-11-30 JP JP1313856A patent/JP2638233B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03172780A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743413B2 (ja) | 半導体試験装置 | |
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| JPH0540147A (ja) | 半導体記憶装置の試験方法 | |
| JP2638233B2 (ja) | 被測定ｉｃの試験方法 | |
| JPS61229134A (ja) | マイクロコンピユ−タ | |
| US7027946B2 (en) | Broadside compare with retest on fail | |
| JP2002074986A (ja) | Ｄｃ試験装置及び半導体試験装置 | |
| US6101458A (en) | Automatic ranging apparatus and method for precise integrated circuit current measurements | |
| US5604750A (en) | Method for voltage setup of integrated circuit tester | |
| JP3114753B2 (ja) | Ｌｓｉテスト方法 | |
| JP4295894B2 (ja) | 半導体デバイスの試験装置および試験方法 | |
| JP2852156B2 (ja) | Ｉｃ検査装置の自己診断方法 | |
| JP4209561B2 (ja) | 半導体試験装置の半導体試験用プログラム実行方法 | |
| KR100200607B1 (ko) | 피씨비(pcb)에서의 핀접촉 검사방법 | |
| JPH0629301A (ja) | 半導体装置の試験方法 | |
| JPH05196700A (ja) | テスト機能を有する集積回路 | |
| JP2527623Y2 (ja) | Ｉｃ試験装置 | |
| JPS60262249A (ja) | マイクロプロセツサ応用装置 | |
| JP2002340994A (ja) | パタンデータチェック方法及びパタンデータチェック回路 | |
| JPH0330304B2 (ja) | ||
| JPH08114650A (ja) | 半導体集積回路試験装置 | |
| JPH08315597A (ja) | Ｉｃ試験装置 | |
| JPH04282478A (ja) | 論理集積回路用試験装置 | |
| JPS63302379A (ja) | 集積回路の電気的特性試験方法 | |
| JPS63127170A (ja) | 集積回路試験装置 |