JPS63302379A - 集積回路の電気的特性試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は、集積回路の電気的特性を評価するだの試験
方法に関するものである。

〔従来の技術〕

第３図は従来の試験方法によって、例えば集積回路化さ
れたフリップフロップ（Ｆ／Ｆ）回路の出力電圧を測定
する際のＦ／Ｆ回路と測定系との接続を示す図である。

第３図において、１はＦ／Ｆ回路、２は所望の端子の電
圧を測定するための測定系である。そして、この例では
Ｆ／Ｆ回路１のＱ出力端子４の端子電圧を測定する目的
で、この測定系２が、ＧＮＤ３とＱ出力端子４とに接続
されている。これに対して、Ｑ出力端子５（Ｑ出力端子
４の反転出力端子）は、電気的に浮遊状態とされている
。また、６ないし９は外部より入力電圧が印加される入
力端子である。

次に、Ｑ出力端子４の“Ｈ１１出力電圧＜　Ｖ　ｏ、、
　＞を測定するときの手順について説明する。

まず、各入力端子６〜９に所定の入力電圧を印加して、
Ｑ出力端子４の出力電圧を゛トビルーベルとする。そし
て、測定系２を介してＱ出力端子４とＧＮＤ３との間に
電流］。］１（“ＨＴ＋出力電流）を流しつつ、このと
きのＱ出力端子４とＧＮＤ３との間の電圧■。１１を測
定系２で測定する。

このようにして、Ｑ出力端子４の■。１１を測定し、そ
の測定値がＦ／Ｆ回路１の製品規格を満足しているかど
うかを評価する。

〔発明が解決しようとする問題点〕

ところで、上記の方法ではＱ出力端子４の出力電圧の測
定時にはＱ出力端子５が浮遊状態とされているのに対し
、Ｉ’／Ｆ回路１の実使用時にはＱ出力端子５に何らか
の負荷が接続されるのが通常である。そして、実使用時
には、この負荷とＱ出力端子５との間に電流が流れ、Ｑ
出力端子５の出力電圧が浮遊状態のときとは異なるもの
となるため、この影響を受けてＱ出力端子４の出力電圧
も変化してしまう。

以上のように従来の試験方法では、出力電圧の測定時に
おける集積回路の状態が実使用時とは異なるため、測定
された出力電圧は実使用時の出力電圧とは一致せず、実
使用時にのみ製品規格が満足されないような特性不良を
見つけることができないという問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、集積回路を実使用時と同様の状態として、
実使用時における出力電圧が測定可能な集積回路の電気
的特性試験方法を得ることを目的とする。

〔問題点を解決するための手段〕

この発明の集積回路の電気的特性試験方法では、集積回
路の出力端子のうち、被測定端子以外の出力端子に所定
の電流を流しつつ被測定端子の出力電圧を測定する。

〔作用〕

この発明では、集積回路の被測定端子の出力電圧を測定
する際に、被測定端子以外の出力端子に所定の電流を流
すことによって、すべての出力端子の状態を実使用時と
同等のものにして測定が行なわれる。

〔実施例〕

以下、この発明の一実施例を図面を参照して説明する。

第１図は、この発明の電気的特性試験方法によって、Ｆ
／Ｆ回路１の出力電圧を測定する際のＦ／Ｆ回路１と測
定系との接続を示す図である。

また、第２図は、この実施例によって第１図のＱ出力端
子４（被測定端子）のＶ。１１を測定するときの手順を
示すフローチャートである。以下、これらの図を参照し
て実施例の手順を説明する。なお、この実施例では、テ
ストプログラムを記憶したコンピュータ（図示せず）に
よって、Ｑ出力端子４の出力電圧の測定が自動的に行な
われる。

まず、第１図（ａ）に示すように、測定系２がＱ出力端
子５く被測定端子以外の出力端子）に接続され、従来と
同様の手順によりＱ出力端子５のｕ　Ｌ　Ｊ＋出力電圧
（Ｖｏ、）が測定される。ただし、このときにＱ出力端
子５とＧＮＤ３との間に流される電流は“Ｌ″出力電流
Ｉ。、である。なお、Ｑ出力端子５の出力電圧としてＶ
。、を測定するのは、後述のＱ出力端子４のＶ。Ｈ測定
時にはＱ出力端子５の出力電圧が“Ｌ　１１レベルとな
るからである。

そして、このＶｏ［をコンピュータ内のアキュムレータ
にロードし、アキュムレータの内容を］Ｃテスタ内のド
ライバ回路（第１図（ａＪ中には図示せず。）に与える
。

次に、第１図（ｂ）に示すように、測定系２をＱ出力端
子４に接続するとともに、Ｑ出力端子５に上記ＩＣテス
タ内のドライバ回路１０を接続する。

そして、各入力端子６〜９に所定の入力電圧を印加して
、Ｑ出力端子４の出力電圧を“Ｉ」′°レベルにする。

一方、ドライバ回路１０はアキュムレータから与えられ
たＶ。、の値に応じた電圧をＱ出力端子５に印加する。

これによって、Ｑ出力端子５とドライバ回路１０との間
に電流（定電流）■が流れ、Ｑ出力端子５の出力電圧が
実使用時と同程度のｖｏ、となる。

このような状態の下で、Ｑ出力端子４に電流’ｏ＋＋を
流し、このときのＱ出力端子４とＧＮＤ３との間の電圧
Ｖ。Ｈが測定される。

上記のようにすれば、Ｆ／Ｆ回路１を実使用時と同様の
状態として、Ｑ出力端子４の出力電圧Ｖ。１１を測定す
ることができる。従って、この出力電圧ｖｏＨをＦ／Ｆ
回路１の製品規格と比較することによって、実使用時に
製品規格が満足されないような特性不良を見つけること
ができる。

また、この実施例では、Ｑ出力端子５の出力電圧を実使
用時と同程度にするための手段として、ＩＣテスタのド
ライバ回路１０を使用するため、新たに定電流源などを
必要とすることもない。

ところで、実施例では、被測定端子の出力電圧の測定は
、テストプログラムによって自動的に行なわれたが、も
ちろん各手順をマニュアルで実行してもかまわない。ま
た、Ｆ／Ｆ回路を例にとって説明したが、複数の出力端
子を有する集積回路であれば、この発明は有効である。

もちろん、測定対象が被測定端子の“Ｈ″出力電圧に制
限されるわけではない。

〔発明の効果〕

以上説明したように、この発明によれば、被測定端子以
外の出力端子に所定を流すことによって、集積回路を実
使用時と同様の状態とすることができ、実使用時におけ
る出力電圧が測定可能な集積回路の電気的特性試験方法
を得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例である電気的特性試験方法
におけるＦ／Ｆ回路と測定系との接続を示す図、第２図
は実施例での出力電圧の測定手順を示すフローチャート
、第３図は従来の試験方法におけるＦ／Ｆ回路と測定系
との接続を示す図である。 図において、１はＦ／Ｆ回路、２は測定系、４はＱ出力
端子（被測定端子）、５はＱ出力端子（被測定端子以外
の出力端子）、６〜９は各入力端子、１０はドライバ回
路である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）複数の出力端子を有する集積回路の電気的特性を
   評価する方法であって、 前記出力端子のうち、被測定端子以外の出力端子に所定
   の電流を流しつつ、前記被測定端子の出力電圧を測定し
   て、該出力電圧を評価することを特徴とする集積回路の
   電気的特性試験方法。
2. （２）被測定端子以外の出力端子に流す電流は、ＩＣテ
   スタのドライバ回路より供給することを特徴とする特許
   請求の範囲第１項記載の集積回路の電気的特性試験方法
   。