JPS59147276A - 電気特性検査用試験装置 - Google Patents
電気特性検査用試験装置Info
- Publication number
- JPS59147276A JPS59147276A JP58021529A JP2152983A JPS59147276A JP S59147276 A JPS59147276 A JP S59147276A JP 58021529 A JP58021529 A JP 58021529A JP 2152983 A JP2152983 A JP 2152983A JP S59147276 A JPS59147276 A JP S59147276A
- Authority
- JP
- Japan
- Prior art keywords
- time
- sample
- voltage
- measurement
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ICなどの電気装置の電気特性検査用試験装
置に関する。
置に関する。
製造したICはその製造歩留シや性能確認のために各種
の電気特性試験全必要とする。ICの保守作業に際して
も、性能や機能のチェックのために各種の電気特性試験
を必要とする。
の電気特性試験全必要とする。ICの保守作業に際して
も、性能や機能のチェックのために各種の電気特性試験
を必要とする。
かかる電気特性試験は、短時間で終了することが好まし
い。特に多量のICを次々に検査してゆく場合には、短
時間での測定は、検査作業の短縮化に欠かせない。
い。特に多量のICを次々に検査してゆく場合には、短
時間での測定は、検査作業の短縮化に欠かせない。
ICの電気特性試験は先ず、試験用に電源電圧全印加す
る。電源印加後、即座に正式な検査を行うことは不可で
ある。これは電源印加後、過渡状態が存在するためであ
る。この過渡状態では、関連する端子電圧が零ボルトか
ら急激に立上シ、やがて飽和に至る経過をとる。
る。電源印加後、即座に正式な検査を行うことは不可で
ある。これは電源印加後、過渡状態が存在するためであ
る。この過渡状態では、関連する端子電圧が零ボルトか
ら急激に立上シ、やがて飽和に至る経過をとる。
第1図に電源印加後の経過時間と端子応答電圧との関係
を示す。ここで端子応答電圧とは、■C全ソケットに差
込み゛電源電圧全印加すると同時に測定した端子直流電
圧である。電源電圧印加から測定開始までには、測定待
ち時間全必要とする。
を示す。ここで端子応答電圧とは、■C全ソケットに差
込み゛電源電圧全印加すると同時に測定した端子直流電
圧である。電源電圧印加から測定開始までには、測定待
ち時間全必要とする。
この測定待ち時間内にあっては、斜線で示すようにIC
の種類によって電圧の立上り方に巾がある。
の種類によって電圧の立上り方に巾がある。
従来は、こうした巾をふ捷えて、あらゆるICの種類に
適合するように1測定待ち時間全充分に大きめにとって
固定しておき、該待ち時間経過後に測定開始を行ってい
た。ここで、測定待ち時間とは、ICの必要個所が飽和
して安定になる捷での時間である。
適合するように1測定待ち時間全充分に大きめにとって
固定しておき、該待ち時間経過後に測定開始を行ってい
た。ここで、測定待ち時間とは、ICの必要個所が飽和
して安定になる捷での時間である。
この従来の測定のやり方では、−率に長めの測定待ち時
間全採用しているため、短い待ち時間のみのICの検査
では、必要以上に測定時間の開始が遅れ、全体として検
査時間が大となる欠点がある。特に検査全完全自動化さ
せたシステムにあっては、電源印加から測定開始までの
時間の短縮は、作業効率化及び高速検査のために不可欠
である。
間全採用しているため、短い待ち時間のみのICの検査
では、必要以上に測定時間の開始が遅れ、全体として検
査時間が大となる欠点がある。特に検査全完全自動化さ
せたシステムにあっては、電源印加から測定開始までの
時間の短縮は、作業効率化及び高速検査のために不可欠
である。
本発明の目的は、−率な測定待ち時間を与えるのではな
く、ICの相手によって適正な測定待ち時間の測定全自
動的に検出可能にした検査装置を提供するものである1
、 〔発明の概要〕 本発明は、応答電圧を追跡し、応答電圧の変化の度合い
を計算し、その計算結果から測定待ち時間を求めた点に
ある。
く、ICの相手によって適正な測定待ち時間の測定全自
動的に検出可能にした検査装置を提供するものである1
、 〔発明の概要〕 本発明は、応答電圧を追跡し、応答電圧の変化の度合い
を計算し、その計算結果から測定待ち時間を求めた点に
ある。
第2図は、本発明のIC端子直流電圧検査装置の実施例
図である。1け検査対象のIC−??あり、1゜は直流
電圧検査装置である。直流電圧検査装置1゜は、増巾器
(Amp)2、サンプルホールド回路(S/H)ろ、A
Di換器(A/D )4、フo * ツサ(CPU)
5、電源6よシ成る。
図である。1け検査対象のIC−??あり、1゜は直流
電圧検査装置である。直流電圧検査装置1゜は、増巾器
(Amp)2、サンプルホールド回路(S/H)ろ、A
Di換器(A/D )4、フo * ツサ(CPU)
5、電源6よシ成る。
IC1への電源印加の開始時点は、CPU5の指示によ
る。電源印加後のIC1の端子電圧の応答1は、Amp
2で増巾を受ける。S/H3はAmp 2の出力を次
々にサンプルホールドし、A/D4はS/Hのホールド
出力’kAD変換する。S/H5でのサンプリング時間
及びA/D4でのA/D変換のタイミングは、CPU5
が行う。CPU5は、A/D4のディジタル出力を取込
み測定待ち時間の計算を行う。
る。電源印加後のIC1の端子電圧の応答1は、Amp
2で増巾を受ける。S/H3はAmp 2の出力を次
々にサンプルホールドし、A/D4はS/Hのホールド
出力’kAD変換する。S/H5でのサンプリング時間
及びA/D4でのA/D変換のタイミングは、CPU5
が行う。CPU5は、A/D4のディジタル出力を取込
み測定待ち時間の計算を行う。
第3図に、測定待ち時間の計測事例を示す。縦軸は、電
源印加後の端子直流電圧を示す。ICとして2つのサン
プル1.2を用いた。2つのサンプル1,2はそれぞれ
図の如き特性を示した。図に従えば、サンプル1はサン
プル2に比べて測定待ち時間は少ない結果となる。本実
施例では、これを自動測定する。第6図の直流電圧の応
答は、電源印加当初は、大きな立上り傾fi+’e持つ
。測定待ち時間に近づくと、その傾斜は小さい値となる
。
源印加後の端子直流電圧を示す。ICとして2つのサン
プル1.2を用いた。2つのサンプル1,2はそれぞれ
図の如き特性を示した。図に従えば、サンプル1はサン
プル2に比べて測定待ち時間は少ない結果となる。本実
施例では、これを自動測定する。第6図の直流電圧の応
答は、電源印加当初は、大きな立上り傾fi+’e持つ
。測定待ち時間に近づくと、その傾斜は小さい値となる
。
従って、本実施例では、端子直流電圧全サンプルΔV
毎にCPU5で監視し、その立上り傾斜(−v−但しΔ
Vは差分、■はその時の電圧値)が、基準値よりも小で
くなった時点’&CPU5が計測する。この結果、CP
U5は、サンプル1が検査対象である時にはサンプル1
の測定開始点を測一定し、サンプル2が検査対象である
時にはサンプル2の測定温始点を測定する。図“では、
傾斜の基準値io、oiとした。
Vは差分、■はその時の電圧値)が、基準値よりも小で
くなった時点’&CPU5が計測する。この結果、CP
U5は、サンプル1が検査対象である時にはサンプル1
の測定開始点を測一定し、サンプル2が検査対象である
時にはサンプル2の測定温始点を測定する。図“では、
傾斜の基準値io、oiとした。
第4図は、CPU5での処理フローを示す。先ず、動作
スタートとなる。次いで、タイマーセントし、計測スタ
ートとなる。これによってIC1への電源6の印加全指
示し、電源印加する。サンプル回数1=1とする。i=
1でのS/H5でのサンプルホールドを行い、’A/D
4でAD変換する。次いで、i=1か否かをチェックし
、lに1であれば、未だ傾斜の比較はできない第1個の
データであると判断し、i=2とする。但し、前記スタ
ート時にセットしたタイマーがタイムアツプしていない
ことを条件とする。タイマーが、タイムアツプしていれ
ば、何らかの異常がある故、処理は終了する。
スタートとなる。次いで、タイマーセントし、計測スタ
ートとなる。これによってIC1への電源6の印加全指
示し、電源印加する。サンプル回数1=1とする。i=
1でのS/H5でのサンプルホールドを行い、’A/D
4でAD変換する。次いで、i=1か否かをチェックし
、lに1であれば、未だ傾斜の比較はできない第1個の
データであると判断し、i=2とする。但し、前記スタ
ート時にセットしたタイマーがタイムアツプしていない
ことを条件とする。タイマーが、タイムアツプしていれ
ば、何らかの異常がある故、処理は終了する。
i = 2で、サンプルホールド及びAD変換を行う。
次に、i=1でない故に、傾斜対象のデータが取込オれ
たと判断し、i=1でのデータSlとi=2でのデータ
S2との偏差をとる。この偏差ΔS2は、Δ52=S2
81となる。次いで、偏差ΔS2とS2との比を求め
る。この比が0.01以内力λ否合力ヲチェックする。
たと判断し、i=1でのデータSlとi=2でのデータ
S2との偏差をとる。この偏差ΔS2は、Δ52=S2
81となる。次いで、偏差ΔS2とS2との比を求め
る。この比が0.01以内力λ否合力ヲチェックする。
式は、
2
となる。(12式全満足していなければ、タイマー75
=タイムアツプしていないか否かをチェックし、タイマ
アップしていないとの条件のもとに、i−2を1=6に
更新し、ろ回目のザンブルを行い、データ83を得、(
1)式と同様な演算を行う。
=タイムアツプしていないか否かをチェックし、タイマ
アップしていないとの条件のもとに、i−2を1=6に
更新し、ろ回目のザンブルを行い、データ83を得、(
1)式と同様な演算を行う。
(1)式全満足していれば、連続5回以上(1)式全満
足したか否かをチェックし、否であれば、i−2をi=
ろに更新し、6回目のサンプルヶ行う。
足したか否かをチェックし、否であれば、i−2をi=
ろに更新し、6回目のサンプルヶ行う。
以下、i=4.i=5、・・・・・・と更新してゆく。
各更新時点毎に(1)式と同様な演算を行い、連続3回
以上0.01以内であれば、測定待ち時間は終了したも
のと判断し、CPU5はIC端子直流電圧は確定したも
のと判断し、 IC電源電圧をオフとする。
以上0.01以内であれば、測定待ち時間は終了したも
のと判断し、CPU5はIC端子直流電圧は確定したも
のと判断し、 IC電源電圧をオフとする。
この確定した時の測定電圧が最終1jlll定値とみな
され判断処埠される。
され判断処埠される。
第5図は、アンプをICIAで構成した適用伊It示す
。ICIAは、コンデンサCI、C2,抵抗R+ −R
4SトランジスタTrより成る。コンデンサC1は直流
阻止用コンデンサ、抵抗R4とコンデンサC2とはロー
パスフィルタを形成する。該ICIAの外部には、スイ
ッチSW、 、該スイッチSWI k弁して直流電圧を
印加する直流電圧電源Ec 、交流入力源V。、及びス
イッチSWZを有する。
。ICIAは、コンデンサCI、C2,抵抗R+ −R
4SトランジスタTrより成る。コンデンサC1は直流
阻止用コンデンサ、抵抗R4とコンデンサC2とはロー
パスフィルタを形成する。該ICIAの外部には、スイ
ッチSW、 、該スイッチSWI k弁して直流電圧を
印加する直流電圧電源Ec 、交流入力源V。、及びス
イッチSWZを有する。
ICIA kセットした後、スイッチSWI k ON
(!:し、出力Vout’(r測定する。スイッチS
W1投入後、電流は、抵抗R2とR4fil”経てコ
ンデンサC2に流れ込み、除々にVout’に高くする
。十分に時間が経過した後のVoutの飽和電圧1Vs
atとすればVo u tは、Vout=Vsate’
−11!−1丁−・・・・・・・・・・・・・・・・・
・(1)となる。この時の波形を第6図に示す゛。これ
により、アンプのDCチェックを測定できる1゜次に、
第7図に、FM復調等に応用されるPLL(フェーズロ
ックルーズ)回路’eIclBで形成した場合の適用を
示す。ICIBは、位相検出器PD。
(!:し、出力Vout’(r測定する。スイッチS
W1投入後、電流は、抵抗R2とR4fil”経てコ
ンデンサC2に流れ込み、除々にVout’に高くする
。十分に時間が経過した後のVoutの飽和電圧1Vs
atとすればVo u tは、Vout=Vsate’
−11!−1丁−・・・・・・・・・・・・・・・・・
・(1)となる。この時の波形を第6図に示す゛。これ
により、アンプのDCチェックを測定できる1゜次に、
第7図に、FM復調等に応用されるPLL(フェーズロ
ックルーズ)回路’eIclBで形成した場合の適用を
示す。ICIBは、位相検出器PD。
ループフィルタLF、電圧制御発振器vCOとよ構成る
。このPLL回路は、入力の周波数fに比沙11シた電
圧V’を作り出す目的を持つ。fの変イヒの度合いが大
きい場合、vOutの応答遅れは、第6図と同様な関係
となる。
。このPLL回路は、入力の周波数fに比沙11シた電
圧V’を作り出す目的を持つ。fの変イヒの度合いが大
きい場合、vOutの応答遅れは、第6図と同様な関係
となる。
以上の実施例によれば、ICの実際の応答電圧=zCP
U5が監視し、傾斜比率を常時算出している故に、 I
Cの実際の応答電圧の動きに応じた適格な測定待ち時間
の算出及び測定開始点を設定できた。
U5が監視し、傾斜比率を常時算出している故に、 I
Cの実際の応答電圧の動きに応じた適格な測定待ち時間
の算出及び測定開始点を設定できた。
尚、測定開始点を文字通り測定開始点とみなし、その後
正規の測定を行う測定の仕方もある。この場合、測定開
始後の測定内容及び手順は、求めようとするICの測定
内容等によって決まるものであシ、本発明にll′i:
@接関係しない。更に、IC以外の事例にも適用できる
。更に、電圧以外に電流、周波数等の各種の電気要素の
測定でも過渡的な現象を呈する場合にも同様に適用でき
る。
正規の測定を行う測定の仕方もある。この場合、測定開
始後の測定内容及び手順は、求めようとするICの測定
内容等によって決まるものであシ、本発明にll′i:
@接関係しない。更に、IC以外の事例にも適用できる
。更に、電圧以外に電流、周波数等の各種の電気要素の
測定でも過渡的な現象を呈する場合にも同様に適用でき
る。
本発明によれば、過渡的な状態を監視し、演11定待ち
時間を自動測定できたことによシ、枳1j定対象に応じ
た高速な特性等の計測が可能となった。
時間を自動測定できたことによシ、枳1j定対象に応じ
た高速な特性等の計測が可能となった。
第1図はIC測定での時間と応等との関係を示す図、第
2図は本発明の実施例図、第3図は本発明の実施例での
測定開始点を求める説明図、第4図はCPUでの処理の
フローチャート、第5図はアンプへの適用例図、第6図
はその波形図、第7図はPLL回路への適用例図である
。 1・・・rc、io・・・検査装置、5・・・CPU、
6・・・電源。 代理人 弁理士 秋 本 正 実 第1因 !A52図 第3図 第4図 第5図 A 第6図 第7図 F
2図は本発明の実施例図、第3図は本発明の実施例での
測定開始点を求める説明図、第4図はCPUでの処理の
フローチャート、第5図はアンプへの適用例図、第6図
はその波形図、第7図はPLL回路への適用例図である
。 1・・・rc、io・・・検査装置、5・・・CPU、
6・・・電源。 代理人 弁理士 秋 本 正 実 第1因 !A52図 第3図 第4図 第5図 A 第6図 第7図 F
Claims (1)
- 【特許請求の範囲】 1、 被検査対象電気部の計測対象端子の測定埴全取込
みサンプルホールドするサンプル・ホールド回路と、該
サンプルホールド回路のサンプルホールド値ヲAD変換
するAD変換器と、該AD変換器出力全取込み該計測値
の傾斜が傾斜基準値内か否かを計算し、傾斜基準値内に
なった時を実際の計測開始として設定するCPUとよシ
成る電気特性検査用試験装置。 2、上記計測値の傾病が傾斜基準値内か合力・の計算は
、 (但し、iはサンプル点、ΔSiはiサンプル点と(i
−1)サンプル点との計測値Si、 Sl−+の偏差で
ΔSi= Si−54−1であり、Cは傾斜基準値であ
る)である特許請求の範囲第1項記載の電気特性検査用
試験装置。 3、 上記被検査対象電気部はIC’にもって構成され
てなる特許請求の範囲第1項又は第2項記載の電気特性
検査用試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58021529A JPS59147276A (ja) | 1983-02-14 | 1983-02-14 | 電気特性検査用試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58021529A JPS59147276A (ja) | 1983-02-14 | 1983-02-14 | 電気特性検査用試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59147276A true JPS59147276A (ja) | 1984-08-23 |
Family
ID=12057480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58021529A Pending JPS59147276A (ja) | 1983-02-14 | 1983-02-14 | 電気特性検査用試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59147276A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136261A (ja) * | 1989-10-21 | 1991-06-11 | Toshiba Micro Electron Kk | 半導体装置の直流電流・電圧特性の測定方法 |
JP2006125844A (ja) * | 2004-10-26 | 2006-05-18 | Hioki Ee Corp | 測定装置 |
-
1983
- 1983-02-14 JP JP58021529A patent/JPS59147276A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136261A (ja) * | 1989-10-21 | 1991-06-11 | Toshiba Micro Electron Kk | 半導体装置の直流電流・電圧特性の測定方法 |
JP2006125844A (ja) * | 2004-10-26 | 2006-05-18 | Hioki Ee Corp | 測定装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004191373A (ja) | 電子バッテリテスタ | |
CN212514879U (zh) | 运放测试系统 | |
JPS59147276A (ja) | 電気特性検査用試験装置 | |
CN111220901A (zh) | 运放测试系统和方法 | |
JP4259692B2 (ja) | 回路基板検査装置 | |
JPH1144715A (ja) | 電子部品の絶縁抵抗測定方法 | |
JP2011185884A (ja) | Dcバイアス−容量特性の計測方法および計測装置 | |
JPH0516531Y2 (ja) | ||
CN115308520B (zh) | 多通道依次采样电流的延时时间的确定方法、程序和电路 | |
JPH01123171A (ja) | 半導体装置の温度ドリフト試験装置 | |
JP3160185B2 (ja) | コンパレータ回路のヒステリシス検査方法 | |
JPH095368A (ja) | 巻線抵抗の測定方法 | |
JPS6279374A (ja) | 絶縁体薄膜検査装置 | |
SU1465837A1 (ru) | Способ тестировани интегральных схем | |
JP2016219447A (ja) | 電気二重層キャパシタの電圧保持率特定装置および電気二重層キャパシタの電圧保持率特定方法 | |
JP2737442B2 (ja) | 接続検査装置 | |
JPH022954A (ja) | Ic試験装置 | |
RU2332678C2 (ru) | Устройство для регистрации коэффициента неидеальности экспоненциальных вольт-амперных характеристик полупроводниковых изделий | |
CN115754694A (zh) | 一种开关管内阻测量方法及装置 | |
SU1170376A1 (ru) | Устройство дл измерени нестабильности сопротивлени электрических контактов | |
JP2959174B2 (ja) | 集積回路 | |
SU1506402A1 (ru) | Способ определени коэффициента усилени высоковольтного транзистора | |
JP2002131369A (ja) | 半導体検査装置 | |
JPS5999368A (ja) | 半導体素子の逆電圧測定方法及びその装置 | |
SU1524017A1 (ru) | Способ контрол транзисторов |