JP2600948B2 - E▲上2▼prom - Google Patents

E▲上2▼prom

Info

Publication number
JP2600948B2
JP2600948B2 JP2034665A JP3466590A JP2600948B2 JP 2600948 B2 JP2600948 B2 JP 2600948B2 JP 2034665 A JP2034665 A JP 2034665A JP 3466590 A JP3466590 A JP 3466590A JP 2600948 B2 JP2600948 B2 JP 2600948B2
Authority
JP
Japan
Prior art keywords
type
flotox
mnos
transistor
prom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2034665A
Other languages
English (en)
Other versions
JPH03238872A (ja
Inventor
秀文 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2034665A priority Critical patent/JP2600948B2/ja
Publication of JPH03238872A publication Critical patent/JPH03238872A/ja
Application granted granted Critical
Publication of JP2600948B2 publication Critical patent/JP2600948B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、MNOS型トランジスタ構造とFLOTOX型トラ
ンジスタ構造の両方を備えたE2PROMに関するものであ
る。
〔従来の技術〕 第3図および第4図は従来のE2PROM(Electrically E
rasable Programmable Read Only Memory)を示す断面
図で、第3図はMNOS(Metal Nitride Oxide Semiconduc
tor)型トランジスタ(Tr)、第4図はFLOTOX(Floatin
g−gatetunnel Oxide)型Trである。なお、この図面は
ソース5,ドレイン4がみられるように切ったメモリセル
の断面図である。
第3図,第4図において、1はコントロールゲート、
2は選択ゲート、3はトンネル酸化膜、3′はFLOTOX型
のTrのトンネル酸化膜、4はドレイン、5はソース、6
はフローティングゲート、7は窒化膜、8は層間絶縁膜
である。
次に動作について説明する。
まず、コントロールゲート1および選択ゲート2に電
圧Vppを印加し、ドレイン4およびソース5を接地す
る。そうすると、電子がトンネル酸化膜3,3′(MNOS型T
rは約20Å,FLOTOX型Trは約100Å)を、MNOS型Trの場合
“直接トンネル”現象で窒化膜7に、FLOTOX型Trの場合
は“ファウラー・ノーダーハイムトンネル”現象でフロ
ーティングゲート6に貯えられる。この状態を“書き込
み”状態と呼ぶ。コントロールゲート1およびフローテ
ィングゲート6は通常ポリシリコンからなる。第4図の
コントロールゲート1とフローティングゲート6の間に
ある層間絶縁膜8は、電圧Vpp印加に耐えうるように酸
化膜だけでなく、窒化膜の併用もしばしば行われる。次
に選択ゲート2およびドレイン4に電圧Vppを印加し、
コントロールゲート1を接地し、ソース5をフローティ
ングにする。そうすると、“書き込み”状態になるとき
の電子の振る舞いとは逆いトンネル酸化膜3をMNOS型Tr
の場合は“直接トンネル”現象で窒化膜7からドレイン
4へ、FLOTOX型Trの場合は“ファウラー・ノーダーハイ
ムトンネル”現象でフローティングゲート6からドレイ
4への電子の“引き抜き”が行われる。この状態の“消
去”状態と呼ぶ。“読み出し”は選択ゲート2に電圧V
ccを、コントロールゲート1およびドレイン4に定電圧
を印加し、ソース5を設置することで行える。
MNOSTr特性およびFLOTOXTr特性は、条件により各々
“書き込み",“消去”の際の書き込み,消去電圧,プロ
グラム時間,あるいは“読み出し”の際の応答スピード
が変わってくる。また、MNOS型E2PROMもFLOTOX型E2PROM
もECC(Error Checking and Corection)機能を有する
ものが多く、1バイトのうち、例えば1ビット分の欠陥
があってのパリティ部のビットで代用し、そのバイトを
救済するという手段をとっている。
〔発明が解決しようとする課題〕
従来のE2PROMは以上のように、MNOS型トランジスタ構
造とFLOTOX型トランジスタ構造を各々独立して使用する
構成となっていたので、各々MNOS型Tr特性およびFLOTOX
型Tr特性しか有しておらず、FLOTOX型Trにいたっては、
窒化膜を有することが多く、この窒化膜は、層間絶縁膜
のみとして働いていた。
この発明は、上記のような問題点を解消するためにな
されたもので、MNOS型トランジスタ特性およびFLOTOX型
トランジスタ特性の両方の特性を有し、しかも一度に形
成する窒化膜は、MNOS型トランジスタのメモリとして、
また、FLOTOX型トランジスタのコントロールゲートとフ
ローティングゲート間の層間絶縁膜としての働きを有す
るE2PROMを得ることを目的とする。
〔課題を解決するための手段〕
この発明に係るE2PROMは、MNOS型トランジスタ構造と
FLOTOX型トランジスタを並設した構造を備え、各トラン
ジスタを同時に制御するコントロールゲート部の下の前
記MNOS型トランジスタのメモリ機能を有する窒化膜と、
FLOTOX型トランジスタのコントロールゲートとフローテ
ィングゲートの間の層間絶縁膜としての窒化膜を共有し
て1セルまたは2セルとして動作させる構成としたもの
である。
〔作用〕
この発明のE2PROMにおいては、MNOS型トランジスタ構
造とFLOTOX型トランジスタ構造を複合することにより、
MNOS型トランジスタ特性およびFLOTOX型トランジスタ特
性の両方を有することから、必要により1セルまたは2
セルとして動作させることができる。
〔実施例〕
以下、この発明の一実施例を図面について説明する。
第1図はこの発明の一実施例を示すE2PROMの構成断面
図である。なお、この図は、例えば第3図の方向を90゜
回転して切った(つまりソース,ドレインが同時に見ら
れない。この場合ドレインのみしか見られない)メモリ
セルの断面図である。この図において、1は例えば、ポ
リシリコンからなるコントロールゲートであり、MNOS型
TrおよびFLOTOX型Trを同時に制御する。3はMNOS型Trの
トンネル酸化膜、3′はFLOTOX型Trのトンネル酸化膜、
4はドレイン、5はソース(図示せず)、6はFLOTOX型
Trのフローティングゲート、7は窒化膜(層間絶縁膜)
であり、MNOSTr部ではメモリ機能を有する。
動作については、基本的には従来技術と同じである
が、以下のように動作する。
すなわち、書き込み,消去の際の書き込み消去電圧,
プログラム時間あるいは読み出しの際の応答スピード等
のMNOS型Tr特性とFLOTOX型Tr特性の違いを利用しデバイ
スを機能させることができる。例えば、複合メモリセル
において、あるときは2セルとして、あるときは1セル
として、働かせることができる。
例えば、MNOS型Trは、プログラム電圧9.5V,書き込み
時間100μsで十分に書き込みおよび消去が行われる素
子であるのに対し、FLOTOX型Tr特性は、プログラム電圧
16V,書き込み時間50μsでないと書き込み,消去が十分
出来ない素子に構成したとする。
ここで、プログラム電圧をa,書き込み時間をbとする
と、 a=9.5V b=50μsのとき MNOS型Tr,FLOTOX型Trともに書き込めず、そのときの
しきい値電圧VTHを−3.0Vとする。
a=9.5V b=100μsのとき MNOS型Trは書き込めるが、FLOTOX型Trは書き込めない
状態であり、そのときのしきい値電圧VTHを3.0Vとす
る。
a=16V b=50μsのとき MNOS型Trは書き込めず、FLOTOX型Trは書き込める状態
であり、そのときのしきい値電圧VTHを4.0Vとする。
a=16V b=100μsのとき MNOS型Tr,FLOTOX型Trともに書き込める状態であり、
そのときのしきい値電圧VTHを5.0Vとする。
このように〜の状態が可能となり、2セル分の働
きをする。
また、上記実施例では、2つのFLOTOX型Trが1つのMN
OS型Trを囲む構造の場合を示したが、第2図のように、
2つのMNOS型Trが1つのFLOTOX型Trを囲む構造であって
もよい。
〔発明の効果〕
以上説明したように、この発明は、MNOS型トランジス
タ構造とFLOTOX型トランジスタを並設した構造を備え、
各トランジスタを同時に制御するコントロールゲート部
の下のMNOS型トランジスタのメモリ機能を有する窒化膜
と、FLOTOX型トランジスタのコントロールゲートとフロ
ーティングゲートの間の層間絶縁膜としての窒化膜を共
有する構成としたので、MNOS型あるいはFLOTOX型のE2PR
OM単一の場合と比較し製造フローが同程度であるにもか
かわらず、書き込み,消去の際の書き込み消去電圧,プ
ログラム時間,あるいは読み出しの際の応答スピード等
のMNOS型Tr特性とFLOTOX型Tr特性の違いを利用しデバイ
スを機能させることができる。例えば、複合メモリセル
において、あるときは2セルとして、あるときは1セル
として、動作させることができる等の効果がある。
【図面の簡単な説明】
第1図,第2図はそれぞれこの発明の実施例によるMNOS
型TrおよびFLOTOX型Trを備えた複合型E2PROMの断面図、
第3図は従来のMNOS型E2PROMの断面図、第4図は従来の
FLOTOX型E2PROMの断面図である。 図において、1はコントロールゲート、2は選択ゲー
ト、3はトンネル酸化膜(MNOS型)、3′はトンネル酸
化膜(FLOTOX型)、4はドレイン、5はソース、6はフ
ローティングゲート、7は窒化膜である。 なお、各図中の同一符号は同一又は相当部分を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】MNOS型トランジスタ構造とFLOTOX型トラン
    ジスタ並設した構造の2セルを備え、前記各トランジス
    タを同時に制御するコントロールゲート部の下の前記MO
    NS型トランジスタのメモリ機能を有する窒化膜と、前記
    FLOROX型トランジスタのコントロールゲートとフローテ
    ィングゲートの間の層間絶縁膜としての窒化膜を共有し
    て1セルまたは2セルとして動作させる構成としたこと
    を特徴とするE2PROM。
JP2034665A 1990-02-15 1990-02-15 E▲上2▼prom Expired - Lifetime JP2600948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2034665A JP2600948B2 (ja) 1990-02-15 1990-02-15 E▲上2▼prom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2034665A JP2600948B2 (ja) 1990-02-15 1990-02-15 E▲上2▼prom

Publications (2)

Publication Number Publication Date
JPH03238872A JPH03238872A (ja) 1991-10-24
JP2600948B2 true JP2600948B2 (ja) 1997-04-16

Family

ID=12420731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2034665A Expired - Lifetime JP2600948B2 (ja) 1990-02-15 1990-02-15 E▲上2▼prom

Country Status (1)

Country Link
JP (1) JP2600948B2 (ja)

Also Published As

Publication number Publication date
JPH03238872A (ja) 1991-10-24

Similar Documents

Publication Publication Date Title
JP4686161B2 (ja) 集積回路デバイス、集積回路デバイスの製造方法および単一の集積回路にデータとコードとを保存するための方法
KR930004173B1 (ko) Nand형 메모리셀블럭을 갖춘 불휘발성 반도체기억장치
JPH03295097A (ja) 不揮発性半導体記憶装置
US6646924B1 (en) Non-volatile memory and operating method thereof
US5097444A (en) Tunnel EEPROM with overerase protection
US4989054A (en) Non-volatile semiconductor memory device using contact hole connection
US5179427A (en) Non-volatile semiconductor memory device with voltage stabilizing electrode
JP2977023B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2830447B2 (ja) 半導体不揮発性記憶装置
JPH027295A (ja) 不揮発性半導体メモリ装置
JPH0864789A (ja) 不揮発性半導体記憶装置
JP2655765B2 (ja) 半導体装置
JP3520532B2 (ja) Nand型不揮発性メモリの駆動方法
JP2600948B2 (ja) E▲上2▼prom
JP3871049B2 (ja) 不揮発性半導体記憶装置
JPH04278297A (ja) 不揮発性半導体記憶装置
JP2569895B2 (ja) 不揮発性半導体記憶装置及びその消去及び書き込み方法
JPH0373497A (ja) 不揮発性半導体メモリ装置
US5612561A (en) Involatile semiconductor memory
JPH02205361A (ja) 不揮発性半導体装置
JP2723247B2 (ja) 不揮発性半導体メモリ装置
JPS5870492A (ja) メモリセルおよびその駆動方法
JP3106473B2 (ja) 不揮発性半導体記憶装置
JP2638916B2 (ja) 不揮発性半導体記憶装置
JPH11162181A (ja) 不揮発性半導体記憶装置