JPH02205361A

JPH02205361A - 不揮発性半導体装置

Info

Publication number: JPH02205361A
Application number: JP2613089A
Authority: JP
Inventors: Yoshio Sato; 佐藤　佳男
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-02-04
Filing date: 1989-02-04
Publication date: 1990-08-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、Ｅ　Ｅ　Ｆ　ＲＯＭ　（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ旦ｒａｓａｂｌｅヒｒｏｇｒａｍｍａｂｌｅ　
１３ｅａｄ　Ｑｎｌｙ　Ｍｅｍｏｒｙ）と称されている
不揮発性半導体装置に関するものである。

（従来の技術）情報の消去及び再書き込みを電気的に行なえるＥＥＰＲ
ＯＭは、プログラムやデータを時々変更する必要のある
産業機器等において非常に有用な半導体装置である。こ
のため、その需要はざらに高まり、より性能の優れるＥ
ＥＰＲＯＭが必要とされている。

第４図は、従来のＥＥＰＲＯＭの説明に供する図であり
、Ｅ　Ｅ　Ｐ　ＲＯＭ（７）一種テするＦＬＯＴＯＸ（
Ｆｌｏａｔｉｎ９−ｑａｔｅ　Ｔｕｎｎｅｌ　０ｘｉｄ
ｅ）型のＥＥＰＲＯＭの従来例をその１セル部分に着目
して示した断面図である。第４図において、１１はｐ型
シリコン基板、１３は膜厚が１００λ程度の薄いトンネ
ル酸化膜、１５は膜厚が５００λ程度の第一のゲート酸
化膜、１７はフローティングゲート、１９は選択ゲート
、２１は膜厚が５００λ程度の第二のゲート酸化膜、２
３はコントロールゲート、２５は酸化膜、２７は第一の
Ｎ型不純物拡散層、２９ａ、２９ｂ及び２９ｃは第二の
Ｎ型不純物拡散層である。

このメモリセルは、メモリトランジスタ３１と、選択ト
ランジスタ３３とで主に構成されていて、以下に説明す
るように動作する。

メモリトランジスタ３１のコントロールゲート２３及び
選択トランジスタ３３の選択ゲート１９に２０Ｖ程度正
電圧を加え、第二のＮ型不純物拡散層２９ｃ　ｖｒ接地
すると、高電界が第一のＮ型不純物拡散層２７上のトン
ネル酸化膜１３に生じ、ファウラー−ノルドハイム（Ｆ
ｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）　　・トンネリング現
象が起こり、電子が第一のＮ型不純物拡散層２７からフ
ローティングゲート１７へ注入される（情報書き込み）
、情報書き込み後のコントロールゲート２３から見たメ
モリトランジスタ３１のスレショルド電圧Ｖ□は高いほ
うにシフトする０次にコントロールゲート２３を接地し
、選択ゲート１９に２０Ｖ程度の電圧をそして第二の不
純物拡散層２９ｃに１８Ｖ程度の電圧を印加すると、電
子はフローティングゲート１７から第一のＮ型不純物拡
散２７に戻る（情報消去）、情報消去後のコントロール
ゲート２３から見たメモリトランジスタ３１のスレショ
ルド電圧■７は低いほうにシフトする。このような原理
により、当該メモリセルへの情報書き込み（メモリセル
を「１」状態にすること）と、当該メモリセルの情報消
去（メモリセルを「ｏ」状態にすること）とが行なわれ
る。

また、情報の読出しは、メモリセルに電流が流れるか否
かをセンスアンプ（図示せず）で検出しメモリトランジ
スタの状態を判定して行なわれる。具体的には、メモリ
トランジスタ３１のコシトロールゲート２３ヲ接地する
か若しくはこれに１〜２ｖの電圧を加えた時、■・・・
フローティングゲートに電子が注入されている場合はメ
モリトランジスタ３１のスレショルド電圧Ｖ。は高い状
態であるのでメモリトランジスタ３１はオフし電流は流
れないが、■・−逆の場合はスレショルド電圧ＶＴが低
い状態であるのでメモリトランジスタ３１はオンし電流
が流れる、ということを利用して、情報の読出しがなさ
れる。

また選択トランジスタ３３は、これの所属するメモリセ
ルが非選択状態のときこのメモリセルでの誤書き込み及
び誤消去を防止する役目と、このメモリセルのメモリト
ランジスタ３１のスレショルド電圧Ｖ工がマイナスにな
ったときにこのメモリセルに電流が流れないようにする
役目とを持つ。

（発明が解決しようとする課題）しかしながら、上述した従来のＥＥＰＲＯＭの構造では
、メモリトランジスタの情報消去後のスレショルド電圧
は、主に、トンネル酸化膜の膜厚や膜質等により決定さ
れる。ここでトンネル酸化膜の膜厚、膜質の制御は非常
にむづかしいため、場合によってはメモリトランジスタ
の情報消去後のスレショルド電圧は所望の値より低い値
になってしまう場合がある。情報消去後におけるメモリ
トランジスタのスレショルド電圧が低いとセンス時にメ
モリセルを流れる電流は多くなってしまうので、ＥＥＰ
ＲＯＭの消費電力を増大させてしまうことになる。

この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、メモリトランジスタの情報書き
込み後及び情報消去後のそれぞれのスレショルド電圧時
１こ情報消去後のスレショルド電圧を容易に制御出来る
構造のＥＥＦＲＯＭを提供することにある。

（課題を解決するための手段）この目的の達成を図るため、この発明によれば、メモリ
トランジスタ及び選択トランジスタを具えるＥＥＦＲＯ
Ｍ（こおいて、メモリトランジスタの選択トランジスタ側の不純物拡散
層と、選択トランジスタの前述のメモリトランジスタ側
の不純物拡散層とを互いに離間して設けて成ることを特
徴とする。

なお、ここで云う離間しての意味であるが、開拡散層を
物理的に２１１間させ電気的には接続されている状態と
する意味である。

（作用）この発明のＥ　Ｅ　Ｐ　ＲＯＭによれば、徒述するデー
タからも明らかなように、メモリトランジスタの選択ト
ランジスタ側の不純物拡散層と、選択トランジスタの前
述のメモリトランジスタ側の不純物拡散層との間の距Ｍ
Ｄを変えることにより、メモリセルの情報消去後とメモ
リセルへの情報書き込み徒の各々の状態でのメモリトラ
ンジスタのスレショルド電圧が制御される。

（実施例）以下、図面を参照してこの発明のＥ　Ｅ　Ｐ　ＲＯＭの
実施例につき説明する。なお、この発明はメモリトラン
ジスタと、選択トランジスタとを具えるＥＥＰＲＯＭに
対して広く適用出来るものであるが、以下の実施例は、
この発明をＦＬＯＴＯＸ型でＮチャネルのＥＥＰＲＯＭ
に適用した例で説明する。

第１図は、実施例のＥ　Ｅ　Ｐ　ＲＯＭの１セル部分に
着目して示した断面図である。なおこの図は、この発明
が理解出来る程度に概略的に示しであるにすぎず、従っ
て、各構成成分の寸法、形状、各構成成分間の寸法比も
概略的であり、この発明が図示例のみに限定されるもの
ではないことは理解されたい、また、第４図を用いて説
明した従来の構成成分と同様なものについては同一の符
号を付して示しである。

第１図において、１１はｐ型シリコン基板、１３は膜厚
が薄いトンネル酸化膜、１５は第一のゲート酸化膜、１
７はフローティングゲート、１９は選択ゲート、２１は
第二のゲート酸化膜、２３はコントロールゲート、２５
は酸化膜、３１はメモリトランジスタ、３３は選択トラ
ンジスタである。ざらに第１図において、４１はメモリ
トランジスタの選択トランジスタ側の不純物拡散層、４
３は選択トランジスタのメモリトランジスタ側の不純物
拡散層である。この不純物拡散層４１は、メモリトラン
ジスタ３１のドレインとなり第４図に示した第一のＮ型
不純物拡散層２７に相当する。また、不純物拡散層４３
は選択トランジスタ３３のソースになり第４図に示した
第二のＮ型不純物拡散層２９ｂに相当する。しかし、こ
の発明においては、不純物拡散層４１と、不純物拡散層
４３とは、所定距ＭＯだｔｆ離間しで設けであることを
特徴としている。また、第１図において、４５はメモリ
トランジスタ３１のソースとなる不純物拡散層であり第
４図に示した第二のＮ型不純物拡散層２９ａに相当し、
４７は選択トランジスタ３３のトレインとなる不純物拡
散層であり第４図に示した第二のＮ型不純物拡散層２９
ｃに相当する。

第１図に示したＥＥＦＲＯＭにおいては、コントロール
ゲート２３及び選択ゲート１９１Ｆｒそれぞれ２０Ｖ程
度の電圧にし、ソース４５及びトレイン４７ｖ？ＯＶに
すると、電子が不純物拡散層４１よりフローティングゲ
ート１７にトンネル効果により注入される。これにより
、このメモリセルへの情報書き込みが行なわれる。また
、コントロールゲート２３ヲＯｖにし、選択ゲート１９
を２０Ｖ及びトレイン４７を１８Ｖ程度の電圧（こする
と、今度は電子がフローティングゲート１７から不純物
拡散層４１に流れる。

これにより、このメモリセルの情報が消去される。この
動作原理は従来のＥＥＦＲＯＭと同様である。しかし、
この発明のＥ　Ｅ　Ｐ　ＲＯＭは、以下に説明するよう
な特徴を有する。

第１図に示したメモリセルにおいて、第一ゲート酸化膜
１５の膜厚を約５００又とし、第二ゲート酸化膜２１の
膜厚を約５００人とし、トンネル酸化膜１３の膜厚ヲ１
００人とし、さらにメモリトランジスタ３１のチャネル
長及びチャネル幅をそれぞれ３ｕｍとし、さらに選択ト
ランジスタ３３のチャネル長を５ｕｍチャネル幅を３ｕ
ｍとした場合、不純物拡散暦月及び不純物拡散層４３の
Ｍ開路ｇＩＤと、情報書き込み後（電子をフローティン
グゲートに注入後）のメモリトランジスタ３１のスレシ
ョルド電圧との関係は、第２図中に工で示すようなもの
になる。また、離間距離りと、情報消去後（電子をフロ
ーティングゲートから基板側に逃がした後）のメモリト
ランジスタ３１のスレショルド電圧との関係は、第２図
中ｆこ■で示すようなもの１こなる。なお、第２図にお
いて、横軸は離間距離Ｄ（μｍ）を示し、縦軸はメモリ
トランジスタのスレショルド電圧（Ｖ）を示す。

第２図の特性曲線図■からも理解出来るように、ｗＩ周
距ｊｌｉｉＤＶ変えることにより、特に、オモリトラン
ジスタの情報書き込み後のスレショルド電圧を制御出来
ることが分る。従って、Ｄを適切な値にとることにより
メモリトランジスタの情報消去後のスレショルド電圧が
適正な値をとるＥＥＰＲＯＭが容易に得られる。このＥ
ＥＰＲＯＭによれば、「０」情報を格納しているメモリ
セルのセンス時にこのメモリセルに必要以上に電流が流
れることがなくなるので、低消費電力化が図れる。

なお、上述した実施例は、フローティングゲート下の酸
化膜が局所的に薄い構造のＥＥＦＲＯＭを例に挙げてい
るが、この発明は、例えば、第３図に断面図を以って示
すようなフローティングゲート下の酸化膜１５ａの膜厚
が全て薄くなっているフローティングゲート型ＥＥＰＲ
ＯＭ、？！らには、ＭＮＭＯ８型と称されるＥＥＰＲＯ
Ｍ＋、：対しても適用することが出来る。

（発明の効果）上述した説明からも明らかなように、この発明のＥＥＦ
ＲＯＭ（こよれば、メモリトランジスタの選択トランジ
スタ側の不純物拡散層と、選択トランジスタの前記メモ
リトランジスタ側の不純物拡散層とを離間する距離りに
より、メモリトランジスタの情報消去後のスレショルド
電圧を制御出来る。この離間距離りの制御は比較的容易
であるので、メモリトランジスタの情報消去後のスレシ
ョルド電圧を所望の値に容易に設定出来る。従つて、「
０」情報を格納しているメモリセルのセンス時にこのメ
モリセルに必要以上に電流が流れることがなくなるので
、Ｅ　Ｅ　Ｆ　ＲＯＭの低消費電力化が図れる。

【図面の簡単な説明】

第１図は、実施例のＥＥＦＲＯＭの１メモリセル部分を
概略的に示した断面図、第２図は、この発明の説明に供する図であり、Ｄ（拡散
層間離間距離）−ＶＴ（メモリトランジスタのスレショ
ルド電圧）特性を示す図、第３図は、他の実施例のＥＥ
ＰＲＯＭの１メモリセル部分を概略的に示した断面図、第４図は、従来のＥＥＦＲＯＭの１メモリセル部分を概
略的に示した断面図である。１・−ｐ型シリコン基板３・−膜厚が薄い酸化膜（トンネル酸化膜）５・・・第
一のゲート酸化膜５ａ・−膜厚が薄い酸化膜７−フロチイシグゲート＋９−・・選択ゲート、　　　２丁−・第二のゲート酸
化膜２３・・・コントロールゲート２５・−酸化膜旧・・・メモリトランジスタの選択トランジスタ側の不
純物拡散層（トレイン）４３−・・選択トランジスタのメモリトランジスタ側の
不純物拡散層（ソース）４５・・・メモリトランジスタの他方の不純物拡散層（
ソース）４７−・・選択トランジスタの他方の不純物拡散層（ド
レイン）。特許出願人　　　沖電気工業株式会社この発明の説明に供するＤ−Ｖｔ特性を示す図第２図

Claims

【特許請求の範囲】

（１）メモリトランジスタ及び選択トランジスタを具え
る電気的消去可能な不揮発性半導体装置において、メモリトランジスタの選択トランジスタ側の不純物拡散
層と、選択トランジスタの前記メモリトランジスタ側の
不純物拡散層とを互いに離間して設けて成ることを特徴とする不揮発性半導体装置。