JPH03238872A - E↑2prom - Google Patents

E↑2prom

Info

Publication number
JPH03238872A
JPH03238872A JP9034665A JP3466590A JPH03238872A JP H03238872 A JPH03238872 A JP H03238872A JP 9034665 A JP9034665 A JP 9034665A JP 3466590 A JP3466590 A JP 3466590A JP H03238872 A JPH03238872 A JP H03238872A
Authority
JP
Japan
Prior art keywords
type
mnos
flotox
type transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9034665A
Other languages
English (en)
Other versions
JP2600948B2 (ja
Inventor
Hidefumi Yoshimura
吉村 秀文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2034665A priority Critical patent/JP2600948B2/ja
Publication of JPH03238872A publication Critical patent/JPH03238872A/ja
Application granted granted Critical
Publication of JP2600948B2 publication Critical patent/JP2600948B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、MNOS型トランジスタ構造とFLOTO
X型トランジスタ構造の両方を備えたE2FROMに関
するものである。
〔従来の技術〕
第3図および第4図は従来のE”PROM (El−e
etrieally  Erasable  Prog
rammable  Read  OnlyMemor
y)を示す断面図で、第3図はMNOS(Metal 
N1tride Oχide Sem1eonduet
or)型トランリスタ(Tr)、第4図はF L OT
 OX (Floating−gatetunnel 
0xide)型Trである。なお、この図面はソース5
.ドレイン4がみられるように切ったメモリセルの断面
図である。
第3図、第4図において、1はコントロールゲート、2
は選択ゲート、3はトンネル酸化膜、3′はFLOTO
X型Trのトンネル酸化膜、4はドレイン、5はソース
、6はフローティングゲ−1・、7は窒化膜、8は層間
絶縁膜である。
次に動作について説明する。
まず、コントロールゲート1および選択ゲート2に電圧
vPPを印加し、ドレイン4およびソース5を接地する
。そうすると、電子がトンネル酸化膜3,3’  (M
NOS型Trは約20λ、FLOT OX jjl T
 rは約100X)を、MNOS型Trの場合は“直接
トンネル酸化膜で窒化膜7に、FLOTOX型Trの場
合は“ファウラー・ノーグーハイムトンネル”現象でフ
ローテイングゲート6に貯えられる。この状態を“書き
込み”状態と呼ぶ。コントロールゲ−1・1おヨヒフロ
ーティングゲート6は通常ポリシリコンからなる。第4
図のコントロールゲート1とフローティングゲート6の
間にある層間絶縁膜8は、電圧■P、印加に耐えうるよ
うに酸化膜だけでなく、窒化膜の併用もしばしば行われ
る。次に選択ゲート2およびドレイン4に電圧V□を印
加し、コントロールゲート1を接地し、ソース5をフロ
ーティングにする。
そうすると、“書き込み”状態になるときの電子の振る
舞いとは逆にトンネル酸化#i3をMNOS型Trの場
合は“直接トンネル“現象で窒化膜7からドレイン4へ
、FOLTOX型Trの場合はファウラー・ノーグーハ
イムトンネル”現象でフローティングゲート6からドレ
イン4へ電子の“引き抜き”が行われる。この状態を°
′消去”状態と呼ぶ。−読み出し”は選択ゲート2に電
圧V ecを、フントロールゲー1−1およびドレイン
4に定電圧を印加し、ソース5を接地することで行える
M N OS T r特性およびF L OT OX 
T r特性は、条件により各々“書き込み”゛消去”の
際の書き込み、消去電圧、プログラム時間、あるいは“
読み出し”の際の応答スピードが変わってくる。また、
MNOS型E2FROM もFLOTOX型E”PRO
MもE CC(Error Checking and
Corection)機能を有するものが多く、1バイ
トのうち、例えば1ピット分の欠陥があってのパリティ
部のビットで代用し、そのバイトを救済するという手段
をとっている。
〔発明が解決しようとする課題〕
従来のE2PROM は以上のように、MNOS型トラ
ンジスタ構造とFLOTOX型トランジスタ構造リス々
独立して使用する構成となっていたので、各々MNOS
型Tr特性およびFLOTOX型Tr特性しか有してお
らず、FLOTOX型Trにいたっては、窒化膜を有す
ることが多く、この窒化膜は、層間絶縁膜のみとして働
いていた。
この発明は、上記のような問題点を解消するためになさ
れたもので、MNOS型トランジスタ特性およびFLO
TOX型トランジスタ特性リス方の特性を有し、しかも
−度に形成する窒化膜は、MNOS型トランジスタのメ
モリとして、また、FLOTOX型トランジスタのコン
トロールゲートとフローティングゲート間の層間絶縁膜
としての働きを有するE”FROM  を得ることを目
的とする。
〔課題を解決するための手段〕
この発明に係るE”FROM は、MNOS型トランジ
スタリスとFLOTOX型トランジスタを並設した構造
を備え、各トランジスタを同時に制御するコントロール
ゲート部の下のMNOS型トランジスタリスモリ機能を
有する窒化膜と、FLOTOX型)ランリスタのコント
ロールゲートとフローティングゲートの間の層間絶縁膜
としての窒化膜を共有する構成としたものである。
〔作用〕
この発明のE”FROM においては、MNOS型トラ
ンジスタリスとFLOTOX型トランジスタ構造リス合
することにより、MNOS型トランジスタ特性およびF
LOTOX型トランジスタ特性の両方を有することから
、必要により1セルまたは2セルとして動作させること
ができる。
〔実施例〕
以下、この発明の一実施例を図面について説明する。
第1図はこの発明の一実施例を示すE2FROMの構成
断面図である。なお、この図は、例えば第3図の方向を
90°回転して切った(つまりソース、ドレインが同時
に見られない。この場合ドレインのみしか見られない)
メモリセルの断面図である。この図において、1は例え
ば、ポリシリコンからなるコントロールゲートであり、
MNOS型TrおよびFLOTOX型Trを同時に制御
する。3はMNO5型Trのトンネル酸化膜、3′はF
LOTOX型Trのトンネル酸化膜、4はドレイン、5
はソース(図示せず) 6はFLOTOX型Trのフロ
ーティングゲート、7は窒化!(層間絶縁膜)であり、
M N OS T r部ではメモリ機能を有する。
動作については、基本的には従来技術と同じであるが、
以下のように動作する。
すなわち、書き込み、消去の際の書き込み消去電圧、プ
ログラム時間あるいは読み出しの際の応答スピード等の
MNOS型Tr特性とFLOTOX T r特性の違い
を利用しデバイスを機能させることができる。例えば、
複合メモリセルにおいて、あるときは2セルとして、あ
るときは1セルとして、働かせることができる。
例えば、MNOS型Trは、プログラム電圧9.5V、
書き込み時間100μsで十分に書き込みおよび消去が
行われる素子であるのに対し、FLOTOX型Tr特性
は、プログラム電圧16V、書き込み時間50μsでな
いと書き込み、消去が十分出来ない素子に構成したとす
る。
ここで、プログラム電圧をa、書き込み時間をbとする
と、 ■ a=9.5V  b=50μsのときMNOS型T
 r 、 F L OT OX型Trともに書き込めず
、そのときのしきい値電圧VTI4を−3,Ovとする
■ a=9.5V  b=100μsのときMNOS型
Trは書き込めるが、FLOTOX型Trは書き込めな
い状態であり、そのときのしきい値電圧VTMを3.O
vとする。
■ a=16V  b=50IlsのときMNOS型T
rは書き込めず、FLOTOX型Trは書き込める状態
であり、そのときのしきい値電圧VT14を4.Ovと
する。
■ a=16V  b=100μsのときMNOS型T
r、FLOTOX型Trともに書き込める状態であり、
そのときのしきい値電圧vTHを5.Ovとする。
このように■〜■の状態が可能となり、2セル分の働き
をする。
また、上記実施例では、2つのFLOTOX型Trが1
つのMNOS型Trを囲む構造の場合を示したが、第2
図のように、2つのMNOS型Trが1つのFLOTO
X型Trを囲む構造であってもよい。
〔発明の効果〕
以上説明したように、この発明は、MNOS型トランジ
スタ構造とFLOTOX型トランジスタを並設した構造
を備え、各トランジスタを同時に制御するコントロール
ゲート部の下のMNOS型トランジスタのメモリ機能を
有する窒化膜と、FLOTOX型トランジスタのコント
ロールゲートとフローティングゲートの間の層間絶縁膜
としての窒化膜を共有する構成としたので、MNOS型
あるいはFLOTOX型のE”FROM単一の場合と比
較し製造フローが同程度であるにもかかわらず、書き込
み、消去の際の書き込み消去電圧。
プログラム時間、あるいは読み出しの際の応答スピード
等のMNOS型Tr特性とFLOTOX型Tr特性の違
いを利用しデバイスを機能させることができる。例えば
、複合メモリセルにおいて、あるときは2セルとして、
あるときは1セルとして、動作させることができる等の
効果がある。
【図面の簡単な説明】
第1図、第2図はそれぞれこの発明の実施例によるMN
OS型TrおよびFLOTOX型Trを備えた複合型E
”FROMの断面図、第3図は従来のMNOS型E”P
ROM の断面図、第4図は従来のFLOTOX型E雪
FROM の断面図である。 図において、1はコントロールゲート、2は選択ゲート
、3はトンネル酸化膜(MNOSi1)、3′はトンネ
ル酸化膜(FLOTOX型)、4はドレイン、5はソー
ス、6はフローテイングゲー)・、7は窒化膜である。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. MNOS型トランジスタ構造とFLOTOX型トランジ
    スタを並設した構造を備え、前記各トランジスタを同時
    に制御するコントロールゲート部の下の前記MNOS型
    トランジスタのメモリ機能を有する窒化膜と、前記FL
    OTOX型トランジスタのコントロールゲートとフロー
    ティングゲートの間の層間絶縁膜としての窒化膜を共有
    する構成としたことを特徴とするE^2PROM。
JP2034665A 1990-02-15 1990-02-15 E▲上2▼prom Expired - Lifetime JP2600948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2034665A JP2600948B2 (ja) 1990-02-15 1990-02-15 E▲上2▼prom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2034665A JP2600948B2 (ja) 1990-02-15 1990-02-15 E▲上2▼prom

Publications (2)

Publication Number Publication Date
JPH03238872A true JPH03238872A (ja) 1991-10-24
JP2600948B2 JP2600948B2 (ja) 1997-04-16

Family

ID=12420731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2034665A Expired - Lifetime JP2600948B2 (ja) 1990-02-15 1990-02-15 E▲上2▼prom

Country Status (1)

Country Link
JP (1) JP2600948B2 (ja)

Also Published As

Publication number Publication date
JP2600948B2 (ja) 1997-04-16

Similar Documents

Publication Publication Date Title
US5457652A (en) Low voltage EEPROM
US5812452A (en) Electrically byte-selectable and byte-alterable memory arrays
JP2937805B2 (ja) 2層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム/消去/読出方法
US5812454A (en) Nand-type flash memory device and driving method thereof
JP3652453B2 (ja) 半導体メモリ装置
US5097444A (en) Tunnel EEPROM with overerase protection
JPH03295097A (ja) 不揮発性半導体記憶装置
JP4047001B2 (ja) 不揮発性半導体メモリ装置、そのローカルロウデコーダ構造、及び半導体メモリ装置、同装置でのワードライン駆動方法
US6420753B1 (en) Electrically selectable and alterable memory cells
JPH027295A (ja) 不揮発性半導体メモリ装置
JP2964982B2 (ja) 不揮発性半導体記憶装置
US7405972B1 (en) Non-volatile memory array
JPWO2006087796A1 (ja) 不揮発性半導体記憶装置
JP2002353345A (ja) 半導体メモリ装置およびバルク領域形成方法
US6697281B2 (en) Byte-selectable EEPROM array utilizing single split-gate transistor for non-volatile storage cell
JPH03238872A (ja) E↑2prom
JP2569895B2 (ja) 不揮発性半導体記憶装置及びその消去及び書き込み方法
JPH02205361A (ja) 不揮発性半導体装置
KR20010072189A (ko) 반도체 디바이스
JPH06334195A (ja) 不揮発性半導体記憶装置
JP3106473B2 (ja) 不揮発性半導体記憶装置
JP3155821B2 (ja) 不揮発性半導体メモリ
JP2723247B2 (ja) 不揮発性半導体メモリ装置
JPH07142617A (ja) 不揮発性半導体記憶装置の情報書込み方法
JPH1131393A (ja) 不揮発性半導体記憶装置