JPH03238872A - Ｅ↑２ｐｒｏｍ - Google Patents
Ｅ↑２ｐｒｏｍInfo
- Publication number
- JPH03238872A JPH03238872A JP9034665A JP3466590A JPH03238872A JP H03238872 A JPH03238872 A JP H03238872A JP 9034665 A JP9034665 A JP 9034665A JP 3466590 A JP3466590 A JP 3466590A JP H03238872 A JPH03238872 A JP H03238872A
- Authority
- JP
- Japan
- Prior art keywords
- type
- mnos
- flotox
- type transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 230000006386 memory function Effects 0.000 claims abstract description 5
- 230000006870 function Effects 0.000 abstract description 9
- 230000004044 response Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract 1
- 239000002131 composite material Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- CNZOFNMWZBNPLL-OSKRVHINSA-L flot regimen Chemical compound [Pt+4].[O-]C(=O)C([O-])=O.[NH-][C@H]1CCCC[C@@H]1[NH-].FC1=CNC(=O)NC1=O.O([C@H]1[C@H]2[C@@](C([C@H](O)C3=C(C)[C@@H](OC(=O)C(O)[C@@H](NC(=O)OC(C)(C)C)C=4C=CC=CC=4)C[C@]1(O)C3(C)C)=O)(C)[C@@H](O)C[C@H]1OC[C@]12OC(=O)C)C(=O)C1=CC=CC=C1 CNZOFNMWZBNPLL-OSKRVHINSA-L 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＭＮＯＳ型トランジスタ構造とＦＬＯＴＯ
Ｘ型トランジスタ構造の両方を備えたＥ２ＦＲＯＭに関
するものである。
Ｘ型トランジスタ構造の両方を備えたＥ２ＦＲＯＭに関
するものである。
第３図および第４図は従来のＥ”ＰＲＯＭ （Ｅｌ−ｅ
ｅｔｒｉｅａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇ
ｒａｍｍａｂｌｅ Ｒｅａｄ ＯｎｌｙＭｅｍｏｒ
ｙ）を示す断面図で、第３図はＭＮＯＳ（Ｍｅｔａｌ
Ｎ１ｔｒｉｄｅ Ｏχｉｄｅ Ｓｅｍ１ｅｏｎｄｕｅｔ
ｏｒ）型トランリスタ（Ｔｒ）、第４図はＦ Ｌ ＯＴ
ＯＸ （Ｆｌｏａｔｉｎｇ−ｇａｔｅｔｕｎｎｅｌ
０ｘｉｄｅ）型Ｔｒである。なお、この図面はソース５
．ドレイン４がみられるように切ったメモリセルの断面
図である。
ｅｔｒｉｅａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇ
ｒａｍｍａｂｌｅ Ｒｅａｄ ＯｎｌｙＭｅｍｏｒ
ｙ）を示す断面図で、第３図はＭＮＯＳ（Ｍｅｔａｌ
Ｎ１ｔｒｉｄｅ Ｏχｉｄｅ Ｓｅｍ１ｅｏｎｄｕｅｔ
ｏｒ）型トランリスタ（Ｔｒ）、第４図はＦ Ｌ ＯＴ
ＯＸ （Ｆｌｏａｔｉｎｇ−ｇａｔｅｔｕｎｎｅｌ
０ｘｉｄｅ）型Ｔｒである。なお、この図面はソース５
．ドレイン４がみられるように切ったメモリセルの断面
図である。
第３図、第４図において、１はコントロールゲート、２
は選択ゲート、３はトンネル酸化膜、３′はＦＬＯＴＯ
Ｘ型Ｔｒのトンネル酸化膜、４はドレイン、５はソース
、６はフローティングゲ−１・、７は窒化膜、８は層間
絶縁膜である。
は選択ゲート、３はトンネル酸化膜、３′はＦＬＯＴＯ
Ｘ型Ｔｒのトンネル酸化膜、４はドレイン、５はソース
、６はフローティングゲ−１・、７は窒化膜、８は層間
絶縁膜である。
次に動作について説明する。
まず、コントロールゲート１および選択ゲート２に電圧
ｖＰＰを印加し、ドレイン４およびソース５を接地する
。そうすると、電子がトンネル酸化膜３，３’ （Ｍ
ＮＯＳ型Ｔｒは約２０λ、ＦＬＯＴ ＯＸ ｊｊｌ Ｔ
ｒは約１００Ｘ）を、ＭＮＯＳ型Ｔｒの場合は“直接
トンネル酸化膜で窒化膜７に、ＦＬＯＴＯＸ型Ｔｒの場
合は“ファウラー・ノーグーハイムトンネル”現象でフ
ローテイングゲート６に貯えられる。この状態を“書き
込み”状態と呼ぶ。コントロールゲ−１・１おヨヒフロ
ーティングゲート６は通常ポリシリコンからなる。第４
図のコントロールゲート１とフローティングゲート６の
間にある層間絶縁膜８は、電圧■Ｐ、印加に耐えうるよ
うに酸化膜だけでなく、窒化膜の併用もしばしば行われ
る。次に選択ゲート２およびドレイン４に電圧Ｖ□を印
加し、コントロールゲート１を接地し、ソース５をフロ
ーティングにする。
ｖＰＰを印加し、ドレイン４およびソース５を接地する
。そうすると、電子がトンネル酸化膜３，３’ （Ｍ
ＮＯＳ型Ｔｒは約２０λ、ＦＬＯＴ ＯＸ ｊｊｌ Ｔ
ｒは約１００Ｘ）を、ＭＮＯＳ型Ｔｒの場合は“直接
トンネル酸化膜で窒化膜７に、ＦＬＯＴＯＸ型Ｔｒの場
合は“ファウラー・ノーグーハイムトンネル”現象でフ
ローテイングゲート６に貯えられる。この状態を“書き
込み”状態と呼ぶ。コントロールゲ−１・１おヨヒフロ
ーティングゲート６は通常ポリシリコンからなる。第４
図のコントロールゲート１とフローティングゲート６の
間にある層間絶縁膜８は、電圧■Ｐ、印加に耐えうるよ
うに酸化膜だけでなく、窒化膜の併用もしばしば行われ
る。次に選択ゲート２およびドレイン４に電圧Ｖ□を印
加し、コントロールゲート１を接地し、ソース５をフロ
ーティングにする。
そうすると、“書き込み”状態になるときの電子の振る
舞いとは逆にトンネル酸化＃ｉ３をＭＮＯＳ型Ｔｒの場
合は“直接トンネル“現象で窒化膜７からドレイン４へ
、ＦＯＬＴＯＸ型Ｔｒの場合はファウラー・ノーグーハ
イムトンネル”現象でフローティングゲート６からドレ
イン４へ電子の“引き抜き”が行われる。この状態を°
′消去”状態と呼ぶ。−読み出し”は選択ゲート２に電
圧Ｖ ｅｃを、フントロールゲー１−１およびドレイン
４に定電圧を印加し、ソース５を接地することで行える
。
舞いとは逆にトンネル酸化＃ｉ３をＭＮＯＳ型Ｔｒの場
合は“直接トンネル“現象で窒化膜７からドレイン４へ
、ＦＯＬＴＯＸ型Ｔｒの場合はファウラー・ノーグーハ
イムトンネル”現象でフローティングゲート６からドレ
イン４へ電子の“引き抜き”が行われる。この状態を°
′消去”状態と呼ぶ。−読み出し”は選択ゲート２に電
圧Ｖ ｅｃを、フントロールゲー１−１およびドレイン
４に定電圧を印加し、ソース５を接地することで行える
。
Ｍ Ｎ ＯＳ Ｔ ｒ特性およびＦ Ｌ ＯＴ ＯＸ
Ｔ ｒ特性は、条件により各々“書き込み”゛消去”の
際の書き込み、消去電圧、プログラム時間、あるいは“
読み出し”の際の応答スピードが変わってくる。また、
ＭＮＯＳ型Ｅ２ＦＲＯＭ もＦＬＯＴＯＸ型Ｅ”ＰＲＯ
ＭもＥ ＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ
Ｃｏｒｅｃｔｉｏｎ）機能を有するものが多く、１バイ
トのうち、例えば１ピット分の欠陥があってのパリティ
部のビットで代用し、そのバイトを救済するという手段
をとっている。
Ｔ ｒ特性は、条件により各々“書き込み”゛消去”の
際の書き込み、消去電圧、プログラム時間、あるいは“
読み出し”の際の応答スピードが変わってくる。また、
ＭＮＯＳ型Ｅ２ＦＲＯＭ もＦＬＯＴＯＸ型Ｅ”ＰＲＯ
ＭもＥ ＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ
Ｃｏｒｅｃｔｉｏｎ）機能を有するものが多く、１バイ
トのうち、例えば１ピット分の欠陥があってのパリティ
部のビットで代用し、そのバイトを救済するという手段
をとっている。
従来のＥ２ＰＲＯＭ は以上のように、ＭＮＯＳ型トラ
ンジスタ構造とＦＬＯＴＯＸ型トランジスタ構造リス々
独立して使用する構成となっていたので、各々ＭＮＯＳ
型Ｔｒ特性およびＦＬＯＴＯＸ型Ｔｒ特性しか有してお
らず、ＦＬＯＴＯＸ型Ｔｒにいたっては、窒化膜を有す
ることが多く、この窒化膜は、層間絶縁膜のみとして働
いていた。
ンジスタ構造とＦＬＯＴＯＸ型トランジスタ構造リス々
独立して使用する構成となっていたので、各々ＭＮＯＳ
型Ｔｒ特性およびＦＬＯＴＯＸ型Ｔｒ特性しか有してお
らず、ＦＬＯＴＯＸ型Ｔｒにいたっては、窒化膜を有す
ることが多く、この窒化膜は、層間絶縁膜のみとして働
いていた。
この発明は、上記のような問題点を解消するためになさ
れたもので、ＭＮＯＳ型トランジスタ特性およびＦＬＯ
ＴＯＸ型トランジスタ特性リス方の特性を有し、しかも
−度に形成する窒化膜は、ＭＮＯＳ型トランジスタのメ
モリとして、また、ＦＬＯＴＯＸ型トランジスタのコン
トロールゲートとフローティングゲート間の層間絶縁膜
としての働きを有するＥ”ＦＲＯＭ を得ることを目
的とする。
れたもので、ＭＮＯＳ型トランジスタ特性およびＦＬＯ
ＴＯＸ型トランジスタ特性リス方の特性を有し、しかも
−度に形成する窒化膜は、ＭＮＯＳ型トランジスタのメ
モリとして、また、ＦＬＯＴＯＸ型トランジスタのコン
トロールゲートとフローティングゲート間の層間絶縁膜
としての働きを有するＥ”ＦＲＯＭ を得ることを目
的とする。
この発明に係るＥ”ＦＲＯＭ は、ＭＮＯＳ型トランジ
スタリスとＦＬＯＴＯＸ型トランジスタを並設した構造
を備え、各トランジスタを同時に制御するコントロール
ゲート部の下のＭＮＯＳ型トランジスタリスモリ機能を
有する窒化膜と、ＦＬＯＴＯＸ型）ランリスタのコント
ロールゲートとフローティングゲートの間の層間絶縁膜
としての窒化膜を共有する構成としたものである。
スタリスとＦＬＯＴＯＸ型トランジスタを並設した構造
を備え、各トランジスタを同時に制御するコントロール
ゲート部の下のＭＮＯＳ型トランジスタリスモリ機能を
有する窒化膜と、ＦＬＯＴＯＸ型）ランリスタのコント
ロールゲートとフローティングゲートの間の層間絶縁膜
としての窒化膜を共有する構成としたものである。
この発明のＥ”ＦＲＯＭ においては、ＭＮＯＳ型トラ
ンジスタリスとＦＬＯＴＯＸ型トランジスタ構造リス合
することにより、ＭＮＯＳ型トランジスタ特性およびＦ
ＬＯＴＯＸ型トランジスタ特性の両方を有することから
、必要により１セルまたは２セルとして動作させること
ができる。
ンジスタリスとＦＬＯＴＯＸ型トランジスタ構造リス合
することにより、ＭＮＯＳ型トランジスタ特性およびＦ
ＬＯＴＯＸ型トランジスタ特性の両方を有することから
、必要により１セルまたは２セルとして動作させること
ができる。
以下、この発明の一実施例を図面について説明する。
第１図はこの発明の一実施例を示すＥ２ＦＲＯＭの構成
断面図である。なお、この図は、例えば第３図の方向を
９０°回転して切った（つまりソース、ドレインが同時
に見られない。この場合ドレインのみしか見られない）
メモリセルの断面図である。この図において、１は例え
ば、ポリシリコンからなるコントロールゲートであり、
ＭＮＯＳ型ＴｒおよびＦＬＯＴＯＸ型Ｔｒを同時に制御
する。３はＭＮＯ５型Ｔｒのトンネル酸化膜、３′はＦ
ＬＯＴＯＸ型Ｔｒのトンネル酸化膜、４はドレイン、５
はソース（図示せず） ６はＦＬＯＴＯＸ型Ｔｒのフロ
ーティングゲート、７は窒化！（層間絶縁膜）であり、
Ｍ Ｎ ＯＳ Ｔ ｒ部ではメモリ機能を有する。
断面図である。なお、この図は、例えば第３図の方向を
９０°回転して切った（つまりソース、ドレインが同時
に見られない。この場合ドレインのみしか見られない）
メモリセルの断面図である。この図において、１は例え
ば、ポリシリコンからなるコントロールゲートであり、
ＭＮＯＳ型ＴｒおよびＦＬＯＴＯＸ型Ｔｒを同時に制御
する。３はＭＮＯ５型Ｔｒのトンネル酸化膜、３′はＦ
ＬＯＴＯＸ型Ｔｒのトンネル酸化膜、４はドレイン、５
はソース（図示せず） ６はＦＬＯＴＯＸ型Ｔｒのフロ
ーティングゲート、７は窒化！（層間絶縁膜）であり、
Ｍ Ｎ ＯＳ Ｔ ｒ部ではメモリ機能を有する。
動作については、基本的には従来技術と同じであるが、
以下のように動作する。
以下のように動作する。
すなわち、書き込み、消去の際の書き込み消去電圧、プ
ログラム時間あるいは読み出しの際の応答スピード等の
ＭＮＯＳ型Ｔｒ特性とＦＬＯＴＯＸ Ｔ ｒ特性の違い
を利用しデバイスを機能させることができる。例えば、
複合メモリセルにおいて、あるときは２セルとして、あ
るときは１セルとして、働かせることができる。
ログラム時間あるいは読み出しの際の応答スピード等の
ＭＮＯＳ型Ｔｒ特性とＦＬＯＴＯＸ Ｔ ｒ特性の違い
を利用しデバイスを機能させることができる。例えば、
複合メモリセルにおいて、あるときは２セルとして、あ
るときは１セルとして、働かせることができる。
例えば、ＭＮＯＳ型Ｔｒは、プログラム電圧９．５Ｖ、
書き込み時間１００μｓで十分に書き込みおよび消去が
行われる素子であるのに対し、ＦＬＯＴＯＸ型Ｔｒ特性
は、プログラム電圧１６Ｖ、書き込み時間５０μｓでな
いと書き込み、消去が十分出来ない素子に構成したとす
る。
書き込み時間１００μｓで十分に書き込みおよび消去が
行われる素子であるのに対し、ＦＬＯＴＯＸ型Ｔｒ特性
は、プログラム電圧１６Ｖ、書き込み時間５０μｓでな
いと書き込み、消去が十分出来ない素子に構成したとす
る。
ここで、プログラム電圧をａ、書き込み時間をｂとする
と、 ■ ａ＝９．５Ｖ ｂ＝５０μｓのときＭＮＯＳ型Ｔ
ｒ 、 Ｆ Ｌ ＯＴ ＯＸ型Ｔｒともに書き込めず
、そのときのしきい値電圧ＶＴＩ４を−３，Ｏｖとする
。
と、 ■ ａ＝９．５Ｖ ｂ＝５０μｓのときＭＮＯＳ型Ｔ
ｒ 、 Ｆ Ｌ ＯＴ ＯＸ型Ｔｒともに書き込めず
、そのときのしきい値電圧ＶＴＩ４を−３，Ｏｖとする
。
■ ａ＝９．５Ｖ ｂ＝１００μｓのときＭＮＯＳ型
Ｔｒは書き込めるが、ＦＬＯＴＯＸ型Ｔｒは書き込めな
い状態であり、そのときのしきい値電圧ＶＴＭを３．Ｏ
ｖとする。
Ｔｒは書き込めるが、ＦＬＯＴＯＸ型Ｔｒは書き込めな
い状態であり、そのときのしきい値電圧ＶＴＭを３．Ｏ
ｖとする。
■ ａ＝１６Ｖ ｂ＝５０ＩｌｓのときＭＮＯＳ型Ｔ
ｒは書き込めず、ＦＬＯＴＯＸ型Ｔｒは書き込める状態
であり、そのときのしきい値電圧ＶＴ１４を４．Ｏｖと
する。
ｒは書き込めず、ＦＬＯＴＯＸ型Ｔｒは書き込める状態
であり、そのときのしきい値電圧ＶＴ１４を４．Ｏｖと
する。
■ ａ＝１６Ｖ ｂ＝１００μｓのときＭＮＯＳ型Ｔ
ｒ、ＦＬＯＴＯＸ型Ｔｒともに書き込める状態であり、
そのときのしきい値電圧ｖＴＨを５．Ｏｖとする。
ｒ、ＦＬＯＴＯＸ型Ｔｒともに書き込める状態であり、
そのときのしきい値電圧ｖＴＨを５．Ｏｖとする。
このように■〜■の状態が可能となり、２セル分の働き
をする。
をする。
また、上記実施例では、２つのＦＬＯＴＯＸ型Ｔｒが１
つのＭＮＯＳ型Ｔｒを囲む構造の場合を示したが、第２
図のように、２つのＭＮＯＳ型Ｔｒが１つのＦＬＯＴＯ
Ｘ型Ｔｒを囲む構造であってもよい。
つのＭＮＯＳ型Ｔｒを囲む構造の場合を示したが、第２
図のように、２つのＭＮＯＳ型Ｔｒが１つのＦＬＯＴＯ
Ｘ型Ｔｒを囲む構造であってもよい。
以上説明したように、この発明は、ＭＮＯＳ型トランジ
スタ構造とＦＬＯＴＯＸ型トランジスタを並設した構造
を備え、各トランジスタを同時に制御するコントロール
ゲート部の下のＭＮＯＳ型トランジスタのメモリ機能を
有する窒化膜と、ＦＬＯＴＯＸ型トランジスタのコント
ロールゲートとフローティングゲートの間の層間絶縁膜
としての窒化膜を共有する構成としたので、ＭＮＯＳ型
あるいはＦＬＯＴＯＸ型のＥ”ＦＲＯＭ単一の場合と比
較し製造フローが同程度であるにもかかわらず、書き込
み、消去の際の書き込み消去電圧。
スタ構造とＦＬＯＴＯＸ型トランジスタを並設した構造
を備え、各トランジスタを同時に制御するコントロール
ゲート部の下のＭＮＯＳ型トランジスタのメモリ機能を
有する窒化膜と、ＦＬＯＴＯＸ型トランジスタのコント
ロールゲートとフローティングゲートの間の層間絶縁膜
としての窒化膜を共有する構成としたので、ＭＮＯＳ型
あるいはＦＬＯＴＯＸ型のＥ”ＦＲＯＭ単一の場合と比
較し製造フローが同程度であるにもかかわらず、書き込
み、消去の際の書き込み消去電圧。
プログラム時間、あるいは読み出しの際の応答スピード
等のＭＮＯＳ型Ｔｒ特性とＦＬＯＴＯＸ型Ｔｒ特性の違
いを利用しデバイスを機能させることができる。例えば
、複合メモリセルにおいて、あるときは２セルとして、
あるときは１セルとして、動作させることができる等の
効果がある。
等のＭＮＯＳ型Ｔｒ特性とＦＬＯＴＯＸ型Ｔｒ特性の違
いを利用しデバイスを機能させることができる。例えば
、複合メモリセルにおいて、あるときは２セルとして、
あるときは１セルとして、動作させることができる等の
効果がある。
第１図、第２図はそれぞれこの発明の実施例によるＭＮ
ＯＳ型ＴｒおよびＦＬＯＴＯＸ型Ｔｒを備えた複合型Ｅ
”ＦＲＯＭの断面図、第３図は従来のＭＮＯＳ型Ｅ”Ｐ
ＲＯＭ の断面図、第４図は従来のＦＬＯＴＯＸ型Ｅ雪
ＦＲＯＭ の断面図である。 図において、１はコントロールゲート、２は選択ゲート
、３はトンネル酸化膜（ＭＮＯＳｉ１）、３′はトンネ
ル酸化膜（ＦＬＯＴＯＸ型）、４はドレイン、５はソー
ス、６はフローテイングゲー）・、７は窒化膜である。 なお、各図中の同一符号は同一または相当部分を示す。
ＯＳ型ＴｒおよびＦＬＯＴＯＸ型Ｔｒを備えた複合型Ｅ
”ＦＲＯＭの断面図、第３図は従来のＭＮＯＳ型Ｅ”Ｐ
ＲＯＭ の断面図、第４図は従来のＦＬＯＴＯＸ型Ｅ雪
ＦＲＯＭ の断面図である。 図において、１はコントロールゲート、２は選択ゲート
、３はトンネル酸化膜（ＭＮＯＳｉ１）、３′はトンネ
ル酸化膜（ＦＬＯＴＯＸ型）、４はドレイン、５はソー
ス、６はフローテイングゲー）・、７は窒化膜である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- ＭＮＯＳ型トランジスタ構造とＦＬＯＴＯＸ型トランジ
スタを並設した構造を備え、前記各トランジスタを同時
に制御するコントロールゲート部の下の前記ＭＮＯＳ型
トランジスタのメモリ機能を有する窒化膜と、前記ＦＬ
ＯＴＯＸ型トランジスタのコントロールゲートとフロー
ティングゲートの間の層間絶縁膜としての窒化膜を共有
する構成としたことを特徴とするＥ＾２ＰＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034665A JP2600948B2 (ja) | 1990-02-15 | 1990-02-15 | Ｅ▲上２▼ｐｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034665A JP2600948B2 (ja) | 1990-02-15 | 1990-02-15 | Ｅ▲上２▼ｐｒｏｍ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03238872A true JPH03238872A (ja) | 1991-10-24 |
| JP2600948B2 JP2600948B2 (ja) | 1997-04-16 |
Family
ID=12420731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2034665A Expired - Lifetime JP2600948B2 (ja) | 1990-02-15 | 1990-02-15 | Ｅ▲上２▼ｐｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600948B2 (ja) |
-
1990
- 1990-02-15 JP JP2034665A patent/JP2600948B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600948B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457652A (en) | Low voltage EEPROM | |
| US5812452A (en) | Electrically byte-selectable and byte-alterable memory arrays | |
| JP2937805B2 (ja) | ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム／消去／読出方法 | |
| US5812454A (en) | Nand-type flash memory device and driving method thereof | |
| JP3652453B2 (ja) | 半導体メモリ装置 | |
| US5097444A (en) | Tunnel EEPROM with overerase protection | |
| JPH03295097A (ja) | 不揮発性半導体記憶装置 | |
| JP4047001B2 (ja) | 不揮発性半導体メモリ装置、そのローカルロウデコーダ構造、及び半導体メモリ装置、同装置でのワードライン駆動方法 | |
| US6420753B1 (en) | Electrically selectable and alterable memory cells | |
| JPH027295A (ja) | 不揮発性半導体メモリ装置 | |
| JP2964982B2 (ja) | 不揮発性半導体記憶装置 | |
| US7405972B1 (en) | Non-volatile memory array | |
| JPWO2006087796A1 (ja) | 不揮発性半導体記憶装置 | |
| JP2002353345A (ja) | 半導体メモリ装置およびバルク領域形成方法 | |
| US6697281B2 (en) | Byte-selectable EEPROM array utilizing single split-gate transistor for non-volatile storage cell | |
| JPH03238872A (ja) | Ｅ↑２ｐｒｏｍ | |
| JP2569895B2 (ja) | 不揮発性半導体記憶装置及びその消去及び書き込み方法 | |
| JPH02205361A (ja) | 不揮発性半導体装置 | |
| KR20010072189A (ko) | 반도체 디바이스 | |
| JPH06334195A (ja) | 不揮発性半導体記憶装置 | |
| JP3106473B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3155821B2 (ja) | 不揮発性半導体メモリ | |
| JP2723247B2 (ja) | 不揮発性半導体メモリ装置 | |
| JPH07142617A (ja) | 不揮発性半導体記憶装置の情報書込み方法 | |
| JPH1131393A (ja) | 不揮発性半導体記憶装置 |