JP2595653B2 - テープレコーダ - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、小型で低電圧動作のポータブルタイプのテ
ープレコーダに関するものである。

従来の技術 一般に電池を電源とするポータブルタイプのテープレ
コーダの内部回路は電池によって決定される電源電圧以
下で動作する集積回路で構成されるが、近年小型化・低
電圧化のニーズが高まってきており、電池１本の低電圧
で動作させる場合、電源電圧以上の電圧が内部の集積回
路用電源として必要になり，電源電圧の昇圧回路を内蔵
するテープレコーダが多くなってきた。

以下図面を参照しながら、従来のテープレコーダにつ
いて説明する。

第３図は従来のテープレコーダのメカニズム制御部分
の回路図を示すものである。第３図において、１は直流
電源、２はメカニズム制御回路、３は電源電圧の昇圧回
路、4,5,6はメカニズム動作指令スイッチで、４は再生
スイッチ、５は早送りスイッチ、６は停止スイッチであ
る。７はモータ、８はシステムリセット時定数設定用コ
ンデンサ、９はシステムリセット時定数設定用抵抗、TR
1〜TR5はスイッチング用トランジスタである。

上記した構成において、メカニズムの動作停止状態で
各スイッチングトランジスタTR1〜TR5はオフしており、
昇圧回路3,制御回路２には電圧が印加されていない。こ
こで、再生スイッチ４を押すとスイッチング用トランジ
スタTR1がONし、スイッチング用トランジスタTR3,TR5が
続いてONして昇圧回路３に電圧が印加され、直流電源１
の電圧を昇圧した出力が制御回路２の電源端子に印加
されると同時に抵抗９を通じてコンデンサ８に充電が開
始され、制御回路２のリセット入力端子の電位が一定
値に達するまで制御回路２のシステムリセットがかか
り、一定値に達した後は上記システムリセットが解除し
て制御回路内部システムが動作を開始して再生スイッチ
４の入力を受付け、制御回路２の保持出力端子より電
源保持出力を出してスイッチング用トランジスタTR4,TR
5をONさせる。また制御回路２の制御出力端子より出
力してモータ７を動作させ、テープレコーダ本体は再生
状態となる。上記した端子より電源保持出力を出して
からは再生スイッチ４を離しても昇圧回路３は動作し、
電源の投入状態は持続される。上記した再生状態より停
止スイッチ６を押すと、端子のモータ制御出力および
端子の保持出力を停止して昇圧回路動作が停止し、制
御回路２の電源端子には電源が印加されなくなり、次
に再生スイッチ４または早送りスイッチ５を押すまでテ
ープレコーダ本体は停止状態を保つ。

発明が解決しようとする課題 しかしながら、上記のような構成では、昇圧回路３の
出力を制御回路２の電源端子に直接印加しているため、
停止状態から再生状態に動作を切換える際および再生状
態から停止状態へ切換える際に、昇圧回路出力電圧の立
上りおよび立下り特性により、制御回路２の動作不安定
（不定）領域が存在することになり、この領域において
電源電圧が印加される時間が長くなると制御回路内部論
理に支障をきたし誤動作を発生する確率が非常に高いと
いう課題を有していた。さらに、上記のような構成で
は、一度制御回路内部論理が狂って誤動作を発生すると
電源投入状態を自己保持しているため端子の出力が出
る限り、停止スイッチを押しても誤動作状態から脱出で
きないことも問題であった。電源立上り時は，抵抗９お
よびコンデンサ８によりシステムリセットの立上り時定
数を、昇圧回路出力電圧の立上り時間を配慮して、適当
な値に設定すれば、制御回路に印加される電源電圧の不
安定領域でもシステムリセットがかかり誤動作を防止す
ることができるが、電源立下り時および電源ON.OFFの繰
り返し時にはコンデンサ８の電荷が影響してシステムリ
セットを有効にかけることができず，誤動作防止ができ
ない。一般にこの際、電源電圧を検出してリセットをか
けるリセット用集積回路を追加する手段が用いられる
が、電源がニッケル・カドミウム電池１本の場合では、
電圧が低すぎて検出電圧精度の高いリセット回路を実現
することも難しい。

本発明は上記課題に鑑み、低電圧電源を用いて、誤動
作の少なく信頼性の高い動作を確保できるテープレコー
ダを提供するものである。

課題を解決するための手段 上記課題を解決するために本発明のテープレコーダ
は、メカニズム動作指令スイッチにより起動する電源電
圧の昇圧回路と、この昇圧回路の出力を電源として動作
するメカニズム制御回路と、電源電圧値の検出によらな
い手段でメカニズム動作の停止状態で上記制御回路に定
常的にかけておくシステムリセット手段を備えたもので
ある。

作用 本発明は上記した構成によって、メカニズム動作指令
スイッチの入力により昇圧回路を起動させると同時に、
メカニズム制御回路にかけられているシステムリセット
を一定時間遅延した後に解除させ、制御回路動作開始後
はメカニズム動作指令スイッチ入力によらず、制御回路
自体の出力により上記したシステムリセットの解除状態
および昇圧回路動作を保持してメカニズムを動作させる
ものである。またメカニズムの動作状態より停止させる
際には、上記した制御回路出力を停止し、昇圧回路動作
を停止すると同時に制御回路のシステムリセットを即座
に実行することにより、電源電圧値を検出するリセット
回路を用いること無く昇圧回路出力の立下りすなわち放
電時間中に発生する制御回路誤動作を防止するものであ
る。

実 施 例 以下本発明の一実施例のテープレコーダについて、図
面を参照しながら説明する。

第１図は本発明の実施例におけるテープレコーダの回
路図を示すものである。第１図において、１は直流電
源、２はメカニズム制御回路、３は電源電圧の昇圧回
路、4,5,6はメカニズム動作指令スイッチで、４は再生
スイッチ、５は早送りスイッチ、６は停止スイッチであ
る。７はモータ、８はコンデンサ、９および10は抵抗、
TR1からTR5はスイッチング用トランジスタ、TR6はリセ
ット用のＮチャンネルMOS型の電界効果トランジスタで
ある。本実施例において、テープレコーダの停止状態で
は、各トランジスタTR1〜TR5はOFFしており、昇圧回路
３およびメカニズム制御回路２は動作を停止しており、
かつトランジスタTR6のゲートには直流電源１より抵抗1
0で正電圧が印加されているからトランジスタTR6はONし
ており、制御回路２のリセット端子はLOWに落ち強制
リセットがかかっている。

以上のように構成されたテープレコーダについて、以
下第１図および第２図を用いてその動作を説明する。

まず第２図は第１図実施例の回路の動作タイムチャー
トを示すものであって、イは再生スイッチ４の入力、ロ
は停止スイッチ６の入力状態を表わし、LOWレベルで入
力が指令されたことを示す。ハは昇圧回路３の出力電
圧、ニは制御回路２の出力端子の出力で、HIGHレベル
で出力されている状態を示す。ホは制御回路２のリセッ
ト端子の電位を示し、LOWレベルより一定値高い電圧
まてシステムリセットが有効となる。

上記したテープレコーダの停止状態より再生スイッチ
４を押した瞬間t_oよりスイッチングトランジスタTR1,TR
3およびTR5がONして昇圧回路３に電源が接続され、昇圧
回路３が起動する。同時に、トランジスタTR3がONする
ことにより、トランジスタTR6のゲートがアースに引き
込まれてトランジスタTR6がOFFする。制御回路２のリセ
ット端子の電位は、抵抗９を介してコンデンサ８に充
電し始め上昇して行き、時間t₁で上記したシステムリセ
ットが解除する。時間t₁以降は、昇圧回路３の出力すな
わち制御回路２の電源端子電圧が安定するように抵抗９
およびコンデンサ８により決定される時定数を設定すれ
ば、昇圧回路３の起電時における制御回路の誤動作が防
止される。上記したシステムリセットが解除して制御回
路２が動作を開始し、制御回路２の端子より出力する
時間t₂以降は、端子の出力によりトランジスタTR4,TR
5をONさせて昇圧回路３の動作を保持し、トランジスタT
R6をOFFして制御回路２のシステムリセットの解除状態
を保持するから、再生スイッチ４を離して入力が無くな
っても動作を継続することができる。

テープレコーダの動作状態より時間t₃で停止スイッチ
６を押すと、停止指令を入力して制御回路２の端子の
出力が時間t₄以降停止する。端子の出力が無くなると
トランジスタTR4がOFFしてトランジスタTR5もOFFし昇圧
回路３の電源がオープンとなり、昇圧回路３の出力すな
わち制御回路２の電源端子の電圧は徐々に放電して降
下する。完全に放電して電位が零になるまでは、制御回
路２の電源電圧の不安定領域すなわち内部論理の不定領
域を通過するので誤動作が発生する確率が非常に高い。
ところが、端子の出力が無くなってトランジスタTR4
がOFFすると、トランジスタTR6が即座にONするから、時
間t₄以降に制御回路２のリセット端子の電位がLOWレ
ベルとなり、システムリセットが有効に働くことになる
ため、上記した昇圧回路３の出力が放電する間の誤動作
発生は防止できる。

以上のように本実施例によれば、テープレコーダの停
止状態で電源電圧値の検出によらない手段で、制御回路
のシステムリセットをかけておき、メカニズム動作指令
スイッチの入力により昇圧回路を起動し、かつシステム
リセットを解除して制御回路を動作させる。制御回路が
動作を開始し、動作指令スイッチ入力を制御回路で受付
けた後は制御回路出力により昇圧回路動作およびシステ
ムリセット解除状態の保持をし、メカニズム動作停止時
には制御回路出力を停止することにより、即座にシステ
ムリセットをかける。これにより、メカニズム動作の開
始および停止時の昇圧回路出力電圧すなわち制御回路の
電源端子電圧の立上りまたは立下りの過渡状態における
誤動作を防止できる。動作および停止を繰り返しても、
停止時にはリセット端子のコンデンサ８の電荷はトラ
ンジスタTR6がONする事により急速放電され、制御回路
のシステムリセットが確実に有効となるため、従来例で
課題とした電源ON・OFFの繰返しで発生する誤動作も防
止できる。またメカニズムの動作指令スイッチはロック
タイプでなくモーメンタリタイプで良いため、操作性も
向上される。

発明の効果 以上のように本発明は、メカニズム動作指令スイッチ
により起動する電源電圧の昇圧回路と、この昇圧回路の
出力を電源として動作するメカニズム制御回路と、この
制御回路に対し電源電圧値の検出によらない手段でメカ
ニズム動作停止状態で定常的にかけておくためのシステ
ムリセット手段を備えたもので、メカニズム動作指令ス
イッチにより昇圧回路への電源の印加と上記システムリ
セットの解除をせしめ、以降制御回路出力によりメカニ
ズムの動作状態およびシステムリセットの解除状態を保
持させるように構成したことにより、ロックタイプの電
源スイッチを必要とせず、モーメンタリタイプのメカニ
ズム動作指令スイッチが使用できるため、操作性を向上
でき、停止時には電源電圧の昇圧回路およびメカニズム
制御回路を停止して省電流代を実現し、かつ動作・停止
時の誤動作発生を防止して信頼性の高いメカニズム動作
を実現する優れた低電圧動作のテープレコーダを停止す
ることができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるテープレコーダの回
路図、第２図は第１図の回路の動作タイムチャート、第
３図は従来のテープレコーダの回路図である。 １……直流電源、２……メカニズム制御回路、３……昇
圧回路、4,5,6……メカニズム動作指令スイッチ（４…
…再生スイッチ、５……早送りスイッチ、６……停止ス
イッチ）、７……モータ、８……コンデンサ、９……抵
抗、10……抵抗、TR1,TR2,TR3,TR4,TR5,TR6……スイッ
チング用トランジスタ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】電源電池の直流電圧より高い電圧で作動す
   るテープメカニズムのロジック制御用のマイクロプロセ
   ッサもしくはゲートアレイ等の集積回路よりなる制御回
   路と、この制御回路を動作させる為の電源電圧を昇圧す
   る昇圧回路と、前記制御回路の動作の停止もしくは待機
   状態において電源電圧値の検出によらない手段で定常的
   に上記制御回路のシステムリセットをかけておくための
   システムリセット手段と、上記制御回路にメカニズム動
   作指令スイッチより入力がなされると上記昇圧回路に電
   源電圧を印加して昇圧回路を起動し、その出力を前記制
   御回路の電源端子に供給開始すると同時に、上記したシ
   ステムリセット手段を一定時間遅延した後に解除させ、
   前記制御回路が動作開始し、動作指令スイッチを入力後
   は上記システムリセット手段の解除および昇圧回路動作
   状態をメカニズム動作動作指令スイッチ入力によらず制
   御回路自体の出力により保持する手段とを備えたテープ
   レコーダ。
2. 【請求項２】メカニズム動作中より停止状態へその動作
   を切換える際、制御回路出力を停止して、昇圧回路動作
   の停止及び制御回路システムリセットを同時に実行する
   ように構成したことを特徴とする請求項１記載のテープ
   レコーダ。