JPS633005Y2 - - Google Patents
Info
- Publication number
- JPS633005Y2 JPS633005Y2 JP1979081700U JP8170079U JPS633005Y2 JP S633005 Y2 JPS633005 Y2 JP S633005Y2 JP 1979081700 U JP1979081700 U JP 1979081700U JP 8170079 U JP8170079 U JP 8170079U JP S633005 Y2 JPS633005 Y2 JP S633005Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- recording
- point
- resistor
- playback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Description
【考案の詳細な説明】
この考案はテープレコーダの留守録音、再生回
路の改良に関するものであり、その目的とすると
ころは、電子操作式のテープレコーダにおいて電
源のオンの直後には一定時間一般動作を禁止する
とともに、その禁止状態の解除と同時に留守録
音、再生動作を開始させるようにしたテープレコ
ーダの留守録音、再出回路を提供することにあ
る。
路の改良に関するものであり、その目的とすると
ころは、電子操作式のテープレコーダにおいて電
源のオンの直後には一定時間一般動作を禁止する
とともに、その禁止状態の解除と同時に留守録
音、再生動作を開始させるようにしたテープレコ
ーダの留守録音、再出回路を提供することにあ
る。
従来、テープレコーダにおいては電源のオンの
直後１〜２秒間は内部回路が不安定で各種の動作
をさせるのに好ましい状態ではないので、電源の
オンの直後にはテープレコーダの一般動作を禁止
する回路を備えている。
直後１〜２秒間は内部回路が不安定で各種の動作
をさせるのに好ましい状態ではないので、電源の
オンの直後にはテープレコーダの一般動作を禁止
する回路を備えている。
一方、テープレコーダには電源のオンによつて
録音あるいは再生動作を開始させる留守録音、再
生回路を備えているものも多く、この回路にも同
様の理由によつて電源のオン直後の動作を禁止す
る回路を含んでいるが、これら２つの回路の禁止
時間の設定は別々の時間設定回路によつて行つて
いるために回路構成が複雑化していた。
録音あるいは再生動作を開始させる留守録音、再
生回路を備えているものも多く、この回路にも同
様の理由によつて電源のオン直後の動作を禁止す
る回路を含んでいるが、これら２つの回路の禁止
時間の設定は別々の時間設定回路によつて行つて
いるために回路構成が複雑化していた。
この考案は、以上のような回路構成の複雑化を
改良するため同一の時間設定回路によつて前記２
つの動作を制御しようとするものであり、第１図
はその実施例の回路図で、第２図は同回路中の主
要点の電圧の時間的変化を示すタイミングチヤー
トである。
改良するため同一の時間設定回路によつて前記２
つの動作を制御しようとするものであり、第１図
はその実施例の回路図で、第２図は同回路中の主
要点の電圧の時間的変化を示すタイミングチヤー
トである。
この実施例の回路は、電源Vccと接地ラインと
の間にコンデンサC1と第１の抵抗R1とを順次接
続し、このコンデンサC1と第１の抵抗R1との接
続点（Ｅ点）にTTL ICによつて構成された
NOT回路１の入力端子を接続し、また、コンデ
ンサC1と第１の抵抗R1との接続点に第２の抵抗
R2の一端を接続するとともにその他端をTTL
ICによつて構成されたNAND回路２の一方の入
力端子（Ｄ点）に接続し、前記NOT回路１の出
力端子（Ａ点）よりテープレコーダの動作を停止
させる回路へ停止動作を行わせる信号を供給する
ように接続するとともに同出力端子を前記
NAND回路２の他方の入力端子に接続し、この
NAND回路２の出力端子（Ｂ点）より留守録音、
再生回路へ録音あるいは再生動作を開始させる信
号を供給するように接続したものである。
の間にコンデンサC1と第１の抵抗R1とを順次接
続し、このコンデンサC1と第１の抵抗R1との接
続点（Ｅ点）にTTL ICによつて構成された
NOT回路１の入力端子を接続し、また、コンデ
ンサC1と第１の抵抗R1との接続点に第２の抵抗
R2の一端を接続するとともにその他端をTTL
ICによつて構成されたNAND回路２の一方の入
力端子（Ｄ点）に接続し、前記NOT回路１の出
力端子（Ａ点）よりテープレコーダの動作を停止
させる回路へ停止動作を行わせる信号を供給する
ように接続するとともに同出力端子を前記
NAND回路２の他方の入力端子に接続し、この
NAND回路２の出力端子（Ｂ点）より留守録音、
再生回路へ録音あるいは再生動作を開始させる信
号を供給するように接続したものである。
このように構成したので、電源がオンになつて
電源Vccによる電源電圧が印加された直後（第２
図の時刻t0）にはコンデンサC1の充電作用によつ
て回路中のＥ点とＤ点の電圧は瞬時的に電源電圧
まで上る。この時、NOT回路１はその入力がハ
イレベルになることによつてＡ点における出力は
ローレベルになり、NAND回路２はその２つの
入力がハイレベルとローレベルであるために、そ
のＢ点における出力はハイレベルになる。
電源Vccによる電源電圧が印加された直後（第２
図の時刻t0）にはコンデンサC1の充電作用によつ
て回路中のＥ点とＤ点の電圧は瞬時的に電源電圧
まで上る。この時、NOT回路１はその入力がハ
イレベルになることによつてＡ点における出力は
ローレベルになり、NAND回路２はその２つの
入力がハイレベルとローレベルであるために、そ
のＢ点における出力はハイレベルになる。
ただし、コンデンサC1は時間の経過とともに
充電され、Ｅ点とＤ点の電圧レベルはともに降下
するが、Ｅ点とＤ点の間には第２の抵抗R2が接
続されているために常にＤ点の方がＥ点より高い
電圧レベルを保つている。
充電され、Ｅ点とＤ点の電圧レベルはともに降下
するが、Ｅ点とＤ点の間には第２の抵抗R2が接
続されているために常にＤ点の方がＥ点より高い
電圧レベルを保つている。
すなわち、NOT回路１およびNAND回路２を
構成するTTL ICの内部は第３図に示すようなも
ので、これに基づいて第１図の回路を書き換える
と第４図に示すようになるが、Ｅ点の電圧はコン
デンサC1の端子電圧に等しいのに対して、Ｄ点
の電圧はTTL IC内部の抵抗Ｒと第２の抵抗R2
によつて分割された電圧の分だけ常にＥ点の電圧
より高い。
構成するTTL ICの内部は第３図に示すようなも
ので、これに基づいて第１図の回路を書き換える
と第４図に示すようになるが、Ｅ点の電圧はコン
デンサC1の端子電圧に等しいのに対して、Ｄ点
の電圧はTTL IC内部の抵抗Ｒと第２の抵抗R2
によつて分割された電圧の分だけ常にＥ点の電圧
より高い。
従つて、第２図に示すようにＥ点の電圧がコン
デンサC1の充電とともに下つて行き、NOT回路
１のハイレベルとローレベルの限界値（スレツシ
ヨルドレベル）を過ぎてローレベルになる時（第
２図の時刻t1）にNOT回路１のＡ点の出力はハ
イレベルに変わる。
デンサC1の充電とともに下つて行き、NOT回路
１のハイレベルとローレベルの限界値（スレツシ
ヨルドレベル）を過ぎてローレベルになる時（第
２図の時刻t1）にNOT回路１のＡ点の出力はハ
イレベルに変わる。
この時（t1）にはＤ点は未だローレベルに移行
していないためにNAND回路２の２つの入力は
ハイレベルとハイレベルになり、Ｂ点の出力はロ
ーレベルになる。
していないためにNAND回路２の２つの入力は
ハイレベルとハイレベルになり、Ｂ点の出力はロ
ーレベルになる。
その後に前記Ｄ点もローレベルに移行する時
（第２図の時刻t2）にはNAND回路２の２つの入
力はローレベルとハイレベルになるためにＢ点の
出力は再びハイレベルになり、この状態はコンデ
ンサC1の充電完了後も持続する。
（第２図の時刻t2）にはNAND回路２の２つの入
力はローレベルとハイレベルになるためにＢ点の
出力は再びハイレベルになり、この状態はコンデ
ンサC1の充電完了後も持続する。
つまり、電源がオンの直後（時刻t0）から時刻
t1までの間は、NOT回路１の出力端子（Ａ点）
よりローレベルの、テープレコーダの動作を停止
させる回路を停止動作させる信号（制御信号）が
出力され、また、時刻t1かt2までの間はNAND回
路２の出力端子（Ｂ点）よりローレベルの、留守
録音、再生回路を録音あるいは再生動作を開始さ
せるためのパルス状の信号（制御信号）が出力さ
れることになる。
t1までの間は、NOT回路１の出力端子（Ａ点）
よりローレベルの、テープレコーダの動作を停止
させる回路を停止動作させる信号（制御信号）が
出力され、また、時刻t1かt2までの間はNAND回
路２の出力端子（Ｂ点）よりローレベルの、留守
録音、再生回路を録音あるいは再生動作を開始さ
せるためのパルス状の信号（制御信号）が出力さ
れることになる。
従つて、NOT回路１の出力端子（Ａ点）を電
子操作式のテープレコーダの停止入力（ローレベ
ルの信号が入力に加わると停止状態になる）に接
続し、NAND回路２の出力端子（Ｂ点）を留守
録音・再生回路の制御入力に接続すると、同一回
路によつて電源をオンにした直後の一定時間（時
刻t0〜t1）テープレコーダの一般動作と留守録
音、再生動作をともに禁止し、この禁止状態が解
除されると同時（時刻t1）に留守録音、再生動作
を開始させることができる。
子操作式のテープレコーダの停止入力（ローレベ
ルの信号が入力に加わると停止状態になる）に接
続し、NAND回路２の出力端子（Ｂ点）を留守
録音・再生回路の制御入力に接続すると、同一回
路によつて電源をオンにした直後の一定時間（時
刻t0〜t1）テープレコーダの一般動作と留守録
音、再生動作をともに禁止し、この禁止状態が解
除されると同時（時刻t1）に留守録音、再生動作
を開始させることができる。
この考案のテープレコーダの留守録音、再生回
路は、以上説明したように、電源と接地ラインと
の間にコンデンサと第１の抵抗とを順次接続し、
このコンデンサと第１の抵抗との接続点にNOT
回路の入力端子を接続し、このコンデンサと第１
の抵抗との接続点に第２の抵抗の一端を接続する
とともにその他端をNAND回路の一方の入力端
子に接続し、前記NOT回路の出力端子よりテー
プレコーダの動作を停止させる回路へ停止動作を
行わせる信号を供給するように接続するとともに
前記NOT回路の出力端子を前記NAND回路の他
方の入力端子に接続し、このNAND回路の出力
端子より留守録音、再生回路へ録音あるいは再生
動作を開始させる信号を供給するように接続して
構成したので、テープレコーダの電源をオンにし
た直後の一般動作の禁止作用と、この禁止状態が
解除されると同時に留守録音、再生動作を開始さ
せる作用とを同一回路によつて達成できるので、
回路構成が簡素化され、さらに、前記２つの作用
が同一タイミングによつて行われるので、前記の
動作禁止時間を必要最小限に抑えることができ
る。
路は、以上説明したように、電源と接地ラインと
の間にコンデンサと第１の抵抗とを順次接続し、
このコンデンサと第１の抵抗との接続点にNOT
回路の入力端子を接続し、このコンデンサと第１
の抵抗との接続点に第２の抵抗の一端を接続する
とともにその他端をNAND回路の一方の入力端
子に接続し、前記NOT回路の出力端子よりテー
プレコーダの動作を停止させる回路へ停止動作を
行わせる信号を供給するように接続するとともに
前記NOT回路の出力端子を前記NAND回路の他
方の入力端子に接続し、このNAND回路の出力
端子より留守録音、再生回路へ録音あるいは再生
動作を開始させる信号を供給するように接続して
構成したので、テープレコーダの電源をオンにし
た直後の一般動作の禁止作用と、この禁止状態が
解除されると同時に留守録音、再生動作を開始さ
せる作用とを同一回路によつて達成できるので、
回路構成が簡素化され、さらに、前記２つの作用
が同一タイミングによつて行われるので、前記の
動作禁止時間を必要最小限に抑えることができ
る。
第１図はこの考案のテープレコーダの留守録
音、再生回路の実施例の回路図、第２図は前記回
路中の主要点の電圧レベルのタイミングチヤー
ト、第３図は前記回路に用いられるNOT回路お
よびNAND回路を構成するTTL ICの内部回路
図、第４図は第３図に基づいて書き換えた第１図
の回路図である。 １……NOT回路、２……NAND回路、C1……
コンデンサ、R1……第１の抵抗、R2……第２の
抵抗、Vcc……電源。
音、再生回路の実施例の回路図、第２図は前記回
路中の主要点の電圧レベルのタイミングチヤー
ト、第３図は前記回路に用いられるNOT回路お
よびNAND回路を構成するTTL ICの内部回路
図、第４図は第３図に基づいて書き換えた第１図
の回路図である。 １……NOT回路、２……NAND回路、C1……
コンデンサ、R1……第１の抵抗、R2……第２の
抵抗、Vcc……電源。
Claims (1)
- 電源と接地ラインとの間にコンデンサと第１の
抵抗とを順次接続し、このコンデンサと第１の抵
抗との接続点にNOT回路の入力端子を接続し、
このコンデンサと第１の抵抗との接続点に第２の
抵抗の一端を接続するとともにその他端を
NAND回路の一方の入力端子に接続し、前記
NOT回路の出力端子よりテープレコーダの動作
を停止させる回路へ停止動作を行わせる信号を供
給するように接続するとともに前記NOT回路の
出力端子を前記NAND回路の他方の入力端子に
接続し、このNAND回路の出力端子より留守録
音、再生回路へ録音あるいは再生動作を開始させ
る信号を供給するように接続してなるテープレコ
ーダの留守録音、再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979081700U JPS633005Y2 (ja) | 1979-06-15 | 1979-06-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979081700U JPS633005Y2 (ja) | 1979-06-15 | 1979-06-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS562139U JPS562139U (ja) | 1981-01-09 |
| JPS633005Y2 true JPS633005Y2 (ja) | 1988-01-25 |
Family
ID=29314962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979081700U Expired JPS633005Y2 (ja) | 1979-06-15 | 1979-06-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633005Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57188064U (ja) * | 1981-05-25 | 1982-11-29 | ||
| JPH0656274B2 (ja) * | 1986-03-27 | 1994-07-27 | 株式会社東芝 | 冷凍サイクル装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896104A (ja) * | 1972-03-23 | 1973-12-08 | ||
| JPS537107B2 (ja) * | 1972-06-05 | 1978-03-14 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537107U (ja) * | 1976-07-05 | 1978-01-21 |
-
1979
- 1979-06-15 JP JP1979081700U patent/JPS633005Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896104A (ja) * | 1972-03-23 | 1973-12-08 | ||
| JPS537107B2 (ja) * | 1972-06-05 | 1978-03-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS562139U (ja) | 1981-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS633005Y2 (ja) | ||
| JP3215150B2 (ja) | 電源スイッチ回路 | |
| JPH0316111Y2 (ja) | ||
| JPH0134409B2 (ja) | ||
| KR870002317Y1 (ko) | 전자식 구동 카세트 데크에서의 오동작 방지회로 | |
| JPS5834806Y2 (ja) | 信号伝送遮断回路 | |
| JPS6312415Y2 (ja) | ||
| JPS6111763Y2 (ja) | ||
| JPS5868258A (ja) | 携帯用磁気録音再生機の電源回路 | |
| JPS6316029Y2 (ja) | ||
| JPS626655Y2 (ja) | ||
| JPS6316030Y2 (ja) | ||
| JPS6329299Y2 (ja) | ||
| JPS6042534B2 (ja) | テ−プレコ−ダ−の制御回路 | |
| JPS596005Y2 (ja) | 電源オン、オフ時のミユ−ティング | |
| JPS606892Y2 (ja) | テ−プレコ−ダ−のミユーテイング回路 | |
| JPH0341288Y2 (ja) | ||
| JPS624913Y2 (ja) | ||
| JPS6144264Y2 (ja) | ||
| JPS6145512Y2 (ja) | ||
| JPH0618315B2 (ja) | フリップフロップを有する回路装置 | |
| JPS6338903B2 (ja) | ||
| JPS6020182Y2 (ja) | テ−プレコ−ダのポ−ズ装置 | |
| KR900004309B1 (ko) | 더블데크 카세트 테이프 레코더의 자동페이드 인 더빙 제어장치 | |
| JPH04365372A (ja) | 半導体集積回路 |