JP2579526B2 - キャパシタの製造方法 - Google Patents
キャパシタの製造方法Info
- Publication number
- JP2579526B2 JP2579526B2 JP63105469A JP10546988A JP2579526B2 JP 2579526 B2 JP2579526 B2 JP 2579526B2 JP 63105469 A JP63105469 A JP 63105469A JP 10546988 A JP10546988 A JP 10546988A JP 2579526 B2 JP2579526 B2 JP 2579526B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- forming
- silicon
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 ダイナミック・ランダム・アクセス・メモリに用いて
好適なキャパシタを製造する方法に関し、 平面的に小さい占有面積に複数のキャパシタを積層し
大容量化したスタックト・キャパシタを容易且つ簡単に
形成することを目的とし、 例えば、基板上に多結晶シリコン膜と二酸化シリコン
膜と炭化珪素膜とを順に形成する第一の工程と、次い
で、表面から前記多結晶シリコン膜の下地に達する第一
の開口を形成し、次いで、該第一の開口内に表出してい
る前記多結晶シリコン膜の側面に二酸化シリコン膜を形
成し、次いで、前記第一の開口内を導電物質で埋めて第
一の電極導出部を形成する第二の工程と、該第二の工程
の後に或は前に表面から前記多結晶シリコン膜の下地に
達する第二の開口を形成し、次いで、該第二の開口内に
表出している前記多結晶シリコン膜の側面に二酸化シリ
コン膜を形成し、次いで、前記第二の開口内に表出して
いる前記炭化珪素膜の側面に窒化シリコン膜を形成し、
次いで、前記第二の開口内に表出している前記多結晶シ
リコン膜の側面に形成された二酸化シリコン膜を除去し
てから該第二の開口内を導電物質で埋めて第二の電極導
出部を形成する第三の工程とを含んでなるよう構成す
る。
好適なキャパシタを製造する方法に関し、 平面的に小さい占有面積に複数のキャパシタを積層し
大容量化したスタックト・キャパシタを容易且つ簡単に
形成することを目的とし、 例えば、基板上に多結晶シリコン膜と二酸化シリコン
膜と炭化珪素膜とを順に形成する第一の工程と、次い
で、表面から前記多結晶シリコン膜の下地に達する第一
の開口を形成し、次いで、該第一の開口内に表出してい
る前記多結晶シリコン膜の側面に二酸化シリコン膜を形
成し、次いで、前記第一の開口内を導電物質で埋めて第
一の電極導出部を形成する第二の工程と、該第二の工程
の後に或は前に表面から前記多結晶シリコン膜の下地に
達する第二の開口を形成し、次いで、該第二の開口内に
表出している前記多結晶シリコン膜の側面に二酸化シリ
コン膜を形成し、次いで、前記第二の開口内に表出して
いる前記炭化珪素膜の側面に窒化シリコン膜を形成し、
次いで、前記第二の開口内に表出している前記多結晶シ
リコン膜の側面に形成された二酸化シリコン膜を除去し
てから該第二の開口内を導電物質で埋めて第二の電極導
出部を形成する第三の工程とを含んでなるよう構成す
る。
本発明は、ダイナミック・ランダム・アクセス・メモ
リ（dynamic random access memory:DRAM）に用いて
好適なキャパシタを製造する方法に関する。
リ（dynamic random access memory:DRAM）に用いて
好適なキャパシタを製造する方法に関する。
近年、DRAMはますます微細化される傾向にある為、そ
こで使用されているメモリ・キャパシタも平面的な面積
は著しく制限されなければならない状況にある。
こで使用されているメモリ・キャパシタも平面的な面積
は著しく制限されなければならない状況にある。
然しながら、メモリ・キャパシタの容量が小さくなっ
たのでは、α線など放射線に起因するソフト・エラーが
発生し易くなり、取り扱い情報に誤りを生ずることにな
るので、平面的な面積は小さく、且つ、容量は大きく、
が強く要求されるところとなっている。
たのでは、α線など放射線に起因するソフト・エラーが
発生し易くなり、取り扱い情報に誤りを生ずることにな
るので、平面的な面積は小さく、且つ、容量は大きく、
が強く要求されるところとなっている。
従来、そのような問題に対処するには、次のような手
段が採られている。
段が採られている。
（１）キャパシタ電極間に在る誘電体膜の膜厚を薄くす
る。
る。
（２）スタックト・キャパシタを採用する。
（３）トレンチ・キャパシタを採用する。
前記メモリ・キャパシタに関する問題点のうち、
（１）については、誘電体膜の耐圧を維持する必要か
ら、現在、限界の状態にあり、これ以上に薄くすること
は不可能である。また、（２）については、4MDRAMで、
多結晶シリコンからなる電極上に膜厚が190〔Å〕程度
の誘電体膜が必要であり、16M以上のDRAMでの適用は無
理と考えられている。更にまた、（３）については、ト
レンチを形成する為の複雑な工程を必要とし、結晶欠陥
が発生し易く、製造歩留りが低い。
（１）については、誘電体膜の耐圧を維持する必要か
ら、現在、限界の状態にあり、これ以上に薄くすること
は不可能である。また、（２）については、4MDRAMで、
多結晶シリコンからなる電極上に膜厚が190〔Å〕程度
の誘電体膜が必要であり、16M以上のDRAMでの適用は無
理と考えられている。更にまた、（３）については、ト
レンチを形成する為の複雑な工程を必要とし、結晶欠陥
が発生し易く、製造歩留りが低い。
このように、それぞれ欠点がある従来のメモリ・キャ
パシタの中で、それが比較的少ないのはスタックト・キ
ャパシタであるが、これは容量を余り大きく彩れない点
も問題になっていて、それさえ解決できれば16M以上のD
RAMへの適用について期待がもてる。
パシタの中で、それが比較的少ないのはスタックト・キ
ャパシタであるが、これは容量を余り大きく彩れない点
も問題になっていて、それさえ解決できれば16M以上のD
RAMへの適用について期待がもてる。
そのスタックト・キャパシタの容量を増大させるにつ
いて、最も単純に発想できるのは、複数のキャパシタを
積層することであるが、その場合、例えばｎ個のキャパ
シタを直列的に積み重ねたのでは容量が1/nになってし
まうから、その電極の構成及び導出に留意することが必
要になる。
いて、最も単純に発想できるのは、複数のキャパシタを
積層することであるが、その場合、例えばｎ個のキャパ
シタを直列的に積み重ねたのでは容量が1/nになってし
まうから、その電極の構成及び導出に留意することが必
要になる。
第11図は好ましいスタックト・キャパシタの構成を表
す要部説明図である。
す要部説明図である。
図に於いて、21A,21B,21C,21Dは一方の側（Ａ側とす
る）に属する電極、22A,22B,22Cは他方の側（Ｂ側とす
る）に属する電極、C1,C2,C3,C4,C5,C6は容量をそれぞ
れ示している。尚、各電極の間、例えば電極21Aと22Aと
の間、電極21Bと22Bとの間などには誘電体が介在してい
ることは勿論である。
る）に属する電極、22A,22B,22Cは他方の側（Ｂ側とす
る）に属する電極、C1,C2,C3,C4,C5,C6は容量をそれぞ
れ示している。尚、各電極の間、例えば電極21Aと22Aと
の間、電極21Bと22Bとの間などには誘電体が介在してい
ることは勿論である。
図示のような構成にすることで、各容量C1,C2,C3・・
・・は並例の関係になるので、積層されるキャパシタの
数に応じて容量は増大することになる。
・・は並例の関係になるので、積層されるキャパシタの
数に応じて容量は増大することになる。
ところで、第11図に見られるようなキャパシタの構成
を具体的なデバイスとして製造するには工夫が必要であ
る。
を具体的なデバイスとして製造するには工夫が必要であ
る。
本発明は、平面的に小さい占有面積に複数のキャパシ
タを積層し大容量化したスタックト・キャパシタを容易
且つ簡単に形成することができるようにする。
タを積層し大容量化したスタックト・キャパシタを容易
且つ簡単に形成することができるようにする。
本発明に依るキャパシタを製造する方法では、基板
（例えばシリコン半導体基板１）に多結晶シリコン膜
（例えば多結晶シリコン膜3A及び3B）と二酸化シリコン
膜（例えば二酸化シリコン膜4A,4B,4C）と炭化珪素膜
（例えば炭化珪素膜5A及び5B）とを順に形成する第一の
工程と、次いで、表面から前記多結晶シリコン膜の下地
に達する第一の開口（例えば開口７並びに８）を形成
し、次いで、該第一の開口内に表出している前記多結晶
シリコン膜の側面に二酸化シリコン膜を形成し、次い
で、前記第一の開口内を導電物質（例えば不純含有多結
晶シリコン膜）で埋めて第一の電極導出部（例えば電極
導出部９及び10）を形成する第二の工程と、該第二の工
程の後に或いは前に表面から前記多結晶シリコン膜の下
地に達する第二の開口（例えば開口11）を形成し、次い
で、該第二の開口内に表出している前記多結晶シリコン
膜の側面に二酸化シリコン膜を形成し、次いで、前記第
二の開口内に表出している前記炭化珪素膜の側面に窒化
シリコン膜（例えば窒化シリコン膜12）を形成し、次い
で、前記第二の開口内に表出している前記多結晶シリコ
ン膜の側面に形成された二酸化シリコン膜を除去してか
ら該第二の開口内を導電物質で埋めて第二の電極導出部
（例えば電極導出部13）を形成する第三の工程とを含ん
でなるよう構成する。
（例えばシリコン半導体基板１）に多結晶シリコン膜
（例えば多結晶シリコン膜3A及び3B）と二酸化シリコン
膜（例えば二酸化シリコン膜4A,4B,4C）と炭化珪素膜
（例えば炭化珪素膜5A及び5B）とを順に形成する第一の
工程と、次いで、表面から前記多結晶シリコン膜の下地
に達する第一の開口（例えば開口７並びに８）を形成
し、次いで、該第一の開口内に表出している前記多結晶
シリコン膜の側面に二酸化シリコン膜を形成し、次い
で、前記第一の開口内を導電物質（例えば不純含有多結
晶シリコン膜）で埋めて第一の電極導出部（例えば電極
導出部９及び10）を形成する第二の工程と、該第二の工
程の後に或いは前に表面から前記多結晶シリコン膜の下
地に達する第二の開口（例えば開口11）を形成し、次い
で、該第二の開口内に表出している前記多結晶シリコン
膜の側面に二酸化シリコン膜を形成し、次いで、前記第
二の開口内に表出している前記炭化珪素膜の側面に窒化
シリコン膜（例えば窒化シリコン膜12）を形成し、次い
で、前記第二の開口内に表出している前記多結晶シリコ
ン膜の側面に形成された二酸化シリコン膜を除去してか
ら該第二の開口内を導電物質で埋めて第二の電極導出部
（例えば電極導出部13）を形成する第三の工程とを含ん
でなるよう構成する。
前記手段を彩ることに依り、平面的に小さい占有面積
に大容量化せれたスタックト・キャパシタを形成するこ
とができるので、微細なDRAMなどのメモリ・キャパシタ
として好適である。
に大容量化せれたスタックト・キャパシタを形成するこ
とができるので、微細なDRAMなどのメモリ・キャパシタ
として好適である。
第１図乃至第９図は本発明一実施例を解説する為の工
程要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。尚、本発明では
キャパシタが対象であるから、その近傍のみを示してあ
る。
程要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。尚、本発明では
キャパシタが対象であるから、その近傍のみを示してあ
る。
第１図参照 （１） 熱酸化法を適用することに依り、シリコン半導
体基板１上に膜厚が例えば2000〔Å〕程度の二酸化シリ
コン（SiO2）膜２を形成する。
体基板１上に膜厚が例えば2000〔Å〕程度の二酸化シリ
コン（SiO2）膜２を形成する。
（２） 化学気相成長（chemical vapor deposition:
CVD）法を適用することに依り、二酸化シリコン膜２の
表面に膜厚が例えば2000〔Å〕程度の多結晶シリコン膜
3Aを形成し、次いで、熱酸化法を適用することに依り、
多結晶シリコン膜3Aの表面に膜厚が例えば200〔Å〕程
度の二酸化シリコン膜4Aを形成し、次いで、減圧CVD（l
ow pressure CVD）法を適用することに依り、二酸化
シリコン膜4Aの表面に膜圧が例えば2000〔Å〕程度の炭
化珪素膜5Aを形成する。
CVD）法を適用することに依り、二酸化シリコン膜２の
表面に膜厚が例えば2000〔Å〕程度の多結晶シリコン膜
3Aを形成し、次いで、熱酸化法を適用することに依り、
多結晶シリコン膜3Aの表面に膜厚が例えば200〔Å〕程
度の二酸化シリコン膜4Aを形成し、次いで、減圧CVD（l
ow pressure CVD）法を適用することに依り、二酸化
シリコン膜4Aの表面に膜圧が例えば2000〔Å〕程度の炭
化珪素膜5Aを形成する。
斯かる程度を繰り返し、炭化珪素膜5Aの表面に二酸化
シリコン膜4B、多結晶シリコン膜3B、二酸化シリコン膜
4C、炭化珪素膜5Bを順に積層し、最後に同じくCVD法を
適用することに依り、炭化珪素膜5Bの表面に膜圧が例え
ば2000〔Å〕程度の二酸化シリコン膜６を形成する。
尚、二酸化シリコン膜4A乃至4Cはメモリ・キャパシタの
誘導体膜として作用する。また、この場合の炭化珪素膜
5Aなどは多結晶炭化珪素で構成されている。
シリコン膜4B、多結晶シリコン膜3B、二酸化シリコン膜
4C、炭化珪素膜5Bを順に積層し、最後に同じくCVD法を
適用することに依り、炭化珪素膜5Bの表面に膜圧が例え
ば2000〔Å〕程度の二酸化シリコン膜６を形成する。
尚、二酸化シリコン膜4A乃至4Cはメモリ・キャパシタの
誘導体膜として作用する。また、この場合の炭化珪素膜
5Aなどは多結晶炭化珪素で構成されている。
第２図参照 （３） 通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセス及び反応性イオン・エッチング（reacti
ve ion etching:RIE）法を適用することに依り、表面
から二酸化シリコン膜２に達する異方性エッチングを行
って開口７及び８を形成する。
スト・プロセス及び反応性イオン・エッチング（reacti
ve ion etching:RIE）法を適用することに依り、表面
から二酸化シリコン膜２に達する異方性エッチングを行
って開口７及び８を形成する。
具体的には、SiCl4＋Cl2をエッチング・ガスとするRI
E法を適用するが、この場合、フォト・レジストからな
るマスクのみでは良好な保護を期待できないので、全面
に厚さ例えば0.5〔μｍ〕乃至１〔μｍ〕程度の窒化シ
リコン膜を形成し、これをフォト・レジスト膜をマスク
としてパターニングし、そのフォト・レジスト膜及び窒
化シリコン膜をマスクとして前記RIEを実施すると良
い。また、そのエッチングが終了したならば、窒化シリ
コン膜は隣酸などを用いて除去すれば良い。
E法を適用するが、この場合、フォト・レジストからな
るマスクのみでは良好な保護を期待できないので、全面
に厚さ例えば0.5〔μｍ〕乃至１〔μｍ〕程度の窒化シ
リコン膜を形成し、これをフォト・レジスト膜をマスク
としてパターニングし、そのフォト・レジスト膜及び窒
化シリコン膜をマスクとして前記RIEを実施すると良
い。また、そのエッチングが終了したならば、窒化シリ
コン膜は隣酸などを用いて除去すれば良い。
この開口７及び８内には、積層された各層の側面が表
出される。
出される。
第３図参照 （４） 熱酸化法を適用することに依り、全面の酸化を
行うと、多結晶シリコン膜3A及び3Bの側面は二酸化シリ
コン膜で覆われる。尚、炭化珪素膜5A及び5Bの側面も極
めて薄い二酸化シリコン膜が形成される。
行うと、多結晶シリコン膜3A及び3Bの側面は二酸化シリ
コン膜で覆われる。尚、炭化珪素膜5A及び5Bの側面も極
めて薄い二酸化シリコン膜が形成される。
（５） フッ酸をエッチャントとする浸漬法を適用する
ことに依り、炭化珪素膜5A及び5Bの側面に形成された前
記極めて薄い二酸化シリコン膜を除去する。尚、この
際、多結晶シリコン膜3A及び3Bの側面に在る二酸化シリ
コン膜もエッチングされるが、その膜厚が厚いので問題
としなければならないような影響は現れない。
ことに依り、炭化珪素膜5A及び5Bの側面に形成された前
記極めて薄い二酸化シリコン膜を除去する。尚、この
際、多結晶シリコン膜3A及び3Bの側面に在る二酸化シリ
コン膜もエッチングされるが、その膜厚が厚いので問題
としなければならないような影響は現れない。
第４図参照 （６） CVD法を適用することに依り、開口７及び８内
を不純物含有多結晶シリコンで埋め、電極導出部９及び
10を形成する。
を不純物含有多結晶シリコンで埋め、電極導出部９及び
10を形成する。
この電極導出部９及び10を形成する具体的な方法は、
種々な手段が在り、例えば、不純物含有多結晶シリコン
膜を厚く形成し、次いで、その上にフォト・レジスト膜
を形成することで平坦化し、次いで、異方性ドライ・エ
ッチング法にて二酸化シリコン膜６が表出されるまでエ
ッチングを行うなども一つの方法である。尚、以下の工
程では、電極導出部９及び10の表面には適当な保護膜を
形成しておく必要がある。
種々な手段が在り、例えば、不純物含有多結晶シリコン
膜を厚く形成し、次いで、その上にフォト・レジスト膜
を形成することで平坦化し、次いで、異方性ドライ・エ
ッチング法にて二酸化シリコン膜６が表出されるまでエ
ッチングを行うなども一つの方法である。尚、以下の工
程では、電極導出部９及び10の表面には適当な保護膜を
形成しておく必要がある。
第５図参照 （７） 前記（３）の工程と同様、通常のフォト・リン
グラフィ技術に於けるレジスト・プロセス及びRIE法を
適用することに依り、表面から二酸化シリコン膜２に達
する開口11を形成する。
グラフィ技術に於けるレジスト・プロセス及びRIE法を
適用することに依り、表面から二酸化シリコン膜２に達
する開口11を形成する。
この開口11内には、積層された各層の側面が表出され
る。
る。
（８） 前記（４）の工程と同様、熱酸化法を適用する
ことに依り、全面の酸化を行うと、多結晶シリコン膜3A
及び3Bの側面は二酸化シリコン膜で覆われる。尚、炭化
珪素膜5A及び5Bの側面も極めて薄い二酸化シリコン膜が
生成される。
ことに依り、全面の酸化を行うと、多結晶シリコン膜3A
及び3Bの側面は二酸化シリコン膜で覆われる。尚、炭化
珪素膜5A及び5Bの側面も極めて薄い二酸化シリコン膜が
生成される。
（９） 前記（５）の工程と同様、フッ酸をエッチャン
トとする浸漬法を適用することに依り、炭化珪素膜5A及
び5Bの側面に生成された前記極めて薄い二酸化シリコン
膜を除去する。
トとする浸漬法を適用することに依り、炭化珪素膜5A及
び5Bの側面に生成された前記極めて薄い二酸化シリコン
膜を除去する。
第６図参照 （10） 熱窒化法を適用することに依り、炭化珪素膜5A
並びに5Bの側面に窒化シリコン（Si3N4）膜12を形成す
る。
並びに5Bの側面に窒化シリコン（Si3N4）膜12を形成す
る。
具体的には、アンモニアを含むガス中で、温度を900
〔℃〕〜1100〔℃〕とし、時間を１〔時間〕〜２〔時
間〕として熱処理を行うものである。
〔℃〕〜1100〔℃〕とし、時間を１〔時間〕〜２〔時
間〕として熱処理を行うものである。
第７図参照 （11） フッ酸をエッチャントとする浸漬法を適用する
ことに依り、多結晶シリコン膜3A並びに3Bの側面に形成
した二酸化シリコン膜を除去する。尚、この場合、炭化
珪素膜5A及び5Bの側面に形成された窒化シリコン膜12が
損傷されることはない。
ことに依り、多結晶シリコン膜3A並びに3Bの側面に形成
した二酸化シリコン膜を除去する。尚、この場合、炭化
珪素膜5A及び5Bの側面に形成された窒化シリコン膜12が
損傷されることはない。
第８図参照 （12） 前記（６）の工程と同様、CVD法を適用するこ
とに依り、開口11内を不純物含有多結晶シリコンで埋
め、電極導出部13を形成する。
とに依り、開口11内を不純物含有多結晶シリコンで埋
め、電極導出部13を形成する。
（13） 蒸着法及びフォト・リングラフィ技術などを適
用することに依り、各電極導出部9,10,13にコンタクト
するアルミニウム（Al）からなる電極14,15,16を形成す
る。尚、電極14及び15は共通接続され、これがＡ側の電
極を導出し、また、電極16はＢ側の電極を導出すること
になる。
用することに依り、各電極導出部9,10,13にコンタクト
するアルミニウム（Al）からなる電極14,15,16を形成す
る。尚、電極14及び15は共通接続され、これがＡ側の電
極を導出し、また、電極16はＢ側の電極を導出すること
になる。
第10図は前記のようにして製造したスタックト・キャ
パシタの構造を明瞭にする説明図であり、第１図乃至第
９図に於いて用いた記号と同記号は同部分を示すか或い
は同じ意味を持つものとする。
パシタの構造を明瞭にする説明図であり、第１図乃至第
９図に於いて用いた記号と同記号は同部分を示すか或い
は同じ意味を持つものとする。
図に於いて、C11,C12,C13・・・・C16は容量を示して
いる。
いる。
図から明らかなように、容量C11,C12・・・・は並列
的に接続されて大容量化していることが理解されよう。
的に接続されて大容量化していることが理解されよう。
前記実施例では、シリコン半導体基板上に多結晶シリ
コン膜と二酸化シリコン膜と炭化珪素膜とを順に形成し
たが、これは、逆、即ち、炭化珪素膜と二酸化シリコン
膜と多結晶シリコン膜の順にしても同効であり、また、
電極コンタクト窓である開口は、前記実施例で説明した
ように最下層の下地に到達するまで形成しても良いが、
第一の開口では同じく下地まで、そして、第二の開口は
最下層の表面までとしても良く、更にまた、例えば前記
実施例に於いて、第二の開口の構成が先（従って第一の
開口となる）に形成され、そして、第一の開口の構成が
後（従って第二の開口となる）で形成されるようにする
などは任意である。
コン膜と二酸化シリコン膜と炭化珪素膜とを順に形成し
たが、これは、逆、即ち、炭化珪素膜と二酸化シリコン
膜と多結晶シリコン膜の順にしても同効であり、また、
電極コンタクト窓である開口は、前記実施例で説明した
ように最下層の下地に到達するまで形成しても良いが、
第一の開口では同じく下地まで、そして、第二の開口は
最下層の表面までとしても良く、更にまた、例えば前記
実施例に於いて、第二の開口の構成が先（従って第一の
開口となる）に形成され、そして、第一の開口の構成が
後（従って第二の開口となる）で形成されるようにする
などは任意である。
本発明に依るキャパシタの製造方法に於いては、基板
上に多結晶シリコン膜と二酸化シリコン膜と炭化珪素膜
とを順に形成した後、表面から前記多結晶シリコン膜の
下地に達する第一の開口を形成し、その第一の開口内に
表出している所要の膜の側面に適宜の絶縁膜を形成して
から多結晶シリコンで埋めてメモリ・キャパシタの一方
の電極群を導出する第一の電極導出部を形成し、そし
て、該第一の電極導出部を形成する一連の工程と前後し
て、それと同様な工程を採って、第二の開口の形成、及
び、所要の膜の側面に適宜の絶縁膜を形成してから多結
晶シリコンで埋めてメモリ・キャパシタの他方の電極群
を導出する第二の電極導出部の形成をそれぞれ行ってい
る。
上に多結晶シリコン膜と二酸化シリコン膜と炭化珪素膜
とを順に形成した後、表面から前記多結晶シリコン膜の
下地に達する第一の開口を形成し、その第一の開口内に
表出している所要の膜の側面に適宜の絶縁膜を形成して
から多結晶シリコンで埋めてメモリ・キャパシタの一方
の電極群を導出する第一の電極導出部を形成し、そし
て、該第一の電極導出部を形成する一連の工程と前後し
て、それと同様な工程を採って、第二の開口の形成、及
び、所要の膜の側面に適宜の絶縁膜を形成してから多結
晶シリコンで埋めてメモリ・キャパシタの他方の電極群
を導出する第二の電極導出部の形成をそれぞれ行ってい
る。
前記構成を採ることに依り、平面的に小さい占有面積
に大容量化されたスタックト・キャパシタを形成するこ
とができるので、微細なDRAMなどのメモリ・キャパシタ
として好適である。
に大容量化されたスタックト・キャパシタを形成するこ
とができるので、微細なDRAMなどのメモリ・キャパシタ
として好適である。
第１図乃至第９図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第10図は第
１図乃至第９図について解説した工程を採って製造した
キャパシタの構成についての要部説明図、第11図は望ま
しいキャパシタの構成についての要部説明図をそれぞれ
示している。 図に於いて、１はシリコン半導体基板、２は二酸化シリ
コン膜、3A及び3Bは多結晶シリコン膜、4A,4B,4Cは二酸
化シリコン膜、5A及び5Bは炭化珪素膜、６は二酸化シリ
コン膜、７及び８は開口、９及び10は電極導出部、11は
開口、12は窒化シリコン膜、13は電極導出膜、14,15,16
は電極をそれぞれ示している。
要所に於ける半導体装置の要部切断側面図、第10図は第
１図乃至第９図について解説した工程を採って製造した
キャパシタの構成についての要部説明図、第11図は望ま
しいキャパシタの構成についての要部説明図をそれぞれ
示している。 図に於いて、１はシリコン半導体基板、２は二酸化シリ
コン膜、3A及び3Bは多結晶シリコン膜、4A,4B,4Cは二酸
化シリコン膜、5A及び5Bは炭化珪素膜、６は二酸化シリ
コン膜、７及び８は開口、９及び10は電極導出部、11は
開口、12は窒化シリコン膜、13は電極導出膜、14,15,16
は電極をそれぞれ示している。
Claims (4)
- 【請求項１】基板上に多結晶シリコン膜と二酸化シリコ
ン膜と炭化珪素膜とを順に形成する第一の工程と、 次いで、表面から少なくとも前記多結晶シリコン膜の下
地に達する第一の開口を形成し、 次いで、該第一の開口内に表出している前記多結晶シリ
コン膜の側面に二酸化シリコン膜を形成し、 次いで、前記第一の開口内を導電物質で埋めて第一の電
極導出部を形成する第二の工程と、 該第二の工程の後に或いは前に表面から少なくとも前記
多結晶シリコン膜の下地に達する第二の開口を形成し、 次いで、該第二の開口内に表出している前記多結晶シリ
コン膜の側面に二酸化シリコン膜を形成し、 次いで、前記第二の開口内に表出している前記炭化珪素
膜の側面に窒化シリコン膜を形成し、 次いで、前記第二の開口内に表出している前記多結晶シ
リコン膜の側面に形成された二酸化シリコン膜を除去し
てから該第二の開口内を導電物質で埋めて第二の電極導
出部を形成する第三の工程と を含んでなることを特徴とするキャパシタの製造方法。 - 【請求項２】基板上に炭化珪素膜と二酸化シリコン膜と
多結晶シリコン膜とを順に形成する第一の工程と、 次いで、表面から少なくとも前記炭化珪素膜の下地に達
する第一の開口を形成し、 次いで、該第一の開口内に表出している前記多結晶シリ
コン膜の側面に二酸化シリコン膜を形成し、 次いで、前記第一の開口内に表出している前記炭化珪素
膜の側面に窒化シリコン膜を形成し、 次いで、前記第一の開口内に表出している前記多結晶シ
リコン膜の側面に形成された二酸化シリコン膜を除去し
てから前記第一の開口内を導電物質で埋めて第一の電極
導出部を形成する第二の工程と、 前記第二の工程の後に或いは前に表面から少なくとも前
記炭化珪素膜の下地に達する第二の開口を形成し、 次いで、該第二の開口内に表出している前記多結晶シリ
コン膜の側面に二酸化シリコン膜を形成し、 次いで、前記第二の開口内を導電物質で埋めて第二の電
極導出部の形成する第三の工程と を含んでなることを特徴とするキャパシタの製造方法。 - 【請求項３】基板上に多結晶シリコン膜と二酸化シリコ
ン膜と炭化珪素膜とを順に形成する第一の工程と、 次いで、表面から少なくとも前記多結晶シリコン膜の下
地に達する第一の開口を形成し、 次いで、該第一の開口内に表出している前記多結晶シリ
コン膜の側面に二酸化シリコン膜を形成し、 次いで、前記第一の開口内を導電物質で埋めて第一の電
極導出部を形成する第二の工程と、 該第二の工程の後に或いは前に表面から前記多結晶シリ
コン膜の最下層に達する第二の開口を形成し、 次いで、該第二の開口内に表出している前記多結晶シリ
コン膜の表面或いは側面に二酸化シリコン膜を形成し、 次いで、前記第二の開口内に表出している前記炭化珪素
膜の側面に窒化シリコン膜を形成し、 次いで、前記第二の開口内に表出している前記多結晶シ
リコン膜の表面或いは側面に形成された二酸化シリコン
膜を除去してから該第二の開口内を導電物質で埋めて第
二の電極導出部を形成する第三の工程と を含んでなることを特徴とするキャパシタの製造方法。 - 【請求項４】基板上に炭化珪素膜と二酸化シリコン膜と
多結晶シリコン膜とを順に形成する第一の工程と、 次いで、表面から少なくとも前記炭化珪素膜の下地に達
する第一の開口を形成し、 次いで、該第一の開口内に表出している前記多結晶シリ
コン膜の側面に二酸化シリコン膜を形成し、 次いで、該第一の開口内に表出している前記炭化珪素膜
の側面に窒化シリコン膜を形成し、 次いで、前記第一の開口内に表出している前記多結晶シ
リコン膜の側面に形成された二酸化シリコン膜を除去し
てから該第一の開口内を導電物質で埋めて第一の電極導
出部を形成する第二の工程と 該第二の工程の後に或いは前に表面から前記炭化珪素膜
の最下層に達する第二の開口を形成し、 次いで、該第二の開口内に表出している前記多結晶シリ
コン膜の側面に二酸化シリコン膜を形成し、 次いで、前記第二の開口を導電物質で埋めて第二の電極
導出部を形成する第三の工程と を含んでなることを特徴とするキャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105469A JP2579526B2 (ja) | 1988-04-30 | 1988-04-30 | キャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105469A JP2579526B2 (ja) | 1988-04-30 | 1988-04-30 | キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01278060A JPH01278060A (ja) | 1989-11-08 |
| JP2579526B2 true JP2579526B2 (ja) | 1997-02-05 |
Family
ID=14408445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63105469A Expired - Lifetime JP2579526B2 (ja) | 1988-04-30 | 1988-04-30 | キャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2579526B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245206A (en) * | 1992-05-12 | 1993-09-14 | International Business Machines Corporation | Capacitors with roughened single crystal plates |
| DE10260352A1 (de) | 2002-12-20 | 2004-07-15 | Infineon Technologies Ag | Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung |
-
1988
- 1988-04-30 JP JP63105469A patent/JP2579526B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01278060A (ja) | 1989-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886280B2 (ja) | 半導体記憶装置の製造方法 | |
| US5342800A (en) | Method of making memory cell capacitor | |
| US5135883A (en) | Process for producing a stacked capacitor of a dram cell | |
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| JPH04350965A (ja) | 半導体メモリー装置のメモリーセルに用いられるキャパシターの製造方法及びその構造 | |
| JPS6248062A (ja) | メモリセル | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| JP2001053248A (ja) | 半導体素子のシリンダ形ストレージ電極製造方法 | |
| US5759895A (en) | Method of fabricating a capacitor storage node having a rugged-fin surface | |
| JPH07161832A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2579526B2 (ja) | キャパシタの製造方法 | |
| TW554521B (en) | Process for forming a bottle-shaped trench | |
| JP2630421B2 (ja) | 集積回路装置の製造方法 | |
| JPH04264767A (ja) | 半導体装置及びその製造方法 | |
| JPH06196650A (ja) | 半導体装置及びその製造方法 | |
| JP3048417B2 (ja) | 半導体装置の製造方法 | |
| JPH05110026A (ja) | 半導体装置の製造方法 | |
| JP2906350B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP3085831B2 (ja) | 半導体装置の製造方法 | |
| JPH073860B2 (ja) | 半導体記憶装置の製造方法 | |
| TW200419699A (en) | Process for integrating alignment and trench device | |
| JPH09275194A (ja) | 半導体記憶装置の製造方法 | |
| KR100250174B1 (ko) | Dram 셀의 커패시터의 제조 방법 | |
| JP2792349B2 (ja) | 半導体メモリの製造方法 | |
| JPH0637256A (ja) | 半導体装置の製造方法 |