JP2572263B2 - 超伝導薄膜の回路パターン形成方法 - Google Patents
超伝導薄膜の回路パターン形成方法Info
- Publication number
- JP2572263B2 JP2572263B2 JP63103556A JP10355688A JP2572263B2 JP 2572263 B2 JP2572263 B2 JP 2572263B2 JP 63103556 A JP63103556 A JP 63103556A JP 10355688 A JP10355688 A JP 10355688A JP 2572263 B2 JP2572263 B2 JP 2572263B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- superconducting thin
- resist
- circuit pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment
Landscapes
- Superconductors And Manufacturing Methods Therefor (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 （イ）技術分野 本発明は、超伝導薄膜の回路パターンの形成方法に関
するものである。
するものである。
（ロ）従来技術 一般に、パターニングの技術としては直接描画法と間
接描画法の２種類の方法がある。
接描画法の２種類の方法がある。
直接描画法とは、エレクトロンビームエッチングやイ
オンビームエッチング等直接基板上に任意のパターンを
描画する方法である。
オンビームエッチング等直接基板上に任意のパターンを
描画する方法である。
一方、間接描画法とは、マスクというパターンを描画
してあるものを通して基板表面のレジスト材を光，エレ
クトロンあるいはＸ線で反応させてレジストをパターニ
ングし、更に酸性液でエッチングすることにより基板を
パターニングする方法である。
してあるものを通して基板表面のレジスト材を光，エレ
クトロンあるいはＸ線で反応させてレジストをパターニ
ングし、更に酸性液でエッチングすることにより基板を
パターニングする方法である。
そして、超伝導薄膜のパターニングでは、直接描画の
イオンビームエッチングやエレクトロンビームエッチン
グを行ない、所望の回路パターンを形成する方法を取っ
ているのが一般的である。
イオンビームエッチングやエレクトロンビームエッチン
グを行ない、所望の回路パターンを形成する方法を取っ
ているのが一般的である。
この直接描画法の場合は、超伝導薄膜に付着する汚れ
がなく、線幅も任意にコントロールできる等のメリット
があるが、一枚毎に描画しなくてはならないため、生産
性に欠けて工業的な方法とは言えない。
がなく、線幅も任意にコントロールできる等のメリット
があるが、一枚毎に描画しなくてはならないため、生産
性に欠けて工業的な方法とは言えない。
一方、間接描画法では超伝導薄膜にフォトレジスト，
電子線レジスト等をスピンコートまたはディップで数μ
ｍ成膜し、該膜上にパターンを描画したマスクを固定
し、紫外線や電子線で露光する。これを現像液でレジス
トをパターン化し、更にエッチング液に基板を浸漬する
ことにより基板をエッチングして超伝導薄膜にパターン
を描画するのである。
電子線レジスト等をスピンコートまたはディップで数μ
ｍ成膜し、該膜上にパターンを描画したマスクを固定
し、紫外線や電子線で露光する。これを現像液でレジス
トをパターン化し、更にエッチング液に基板を浸漬する
ことにより基板をエッチングして超伝導薄膜にパターン
を描画するのである。
しかし、上記のような従来技術には次のような欠点が
ある。
ある。
（１）エッチング速度が速いために、基板全体を均一に
エッチングさせ高精度でかつ多量生産することが難し
い。
エッチングさせ高精度でかつ多量生産することが難し
い。
（２）レジストは超伝導薄膜との密着力が比較的弱いの
でエッチング過程で剥離し易く、また現像過程でもレジ
スト剥離や超伝導薄膜の劣化等の欠点がある。
でエッチング過程で剥離し易く、また現像過程でもレジ
スト剥離や超伝導薄膜の劣化等の欠点がある。
（ハ）発明の開示 本発明法は、上記のような諸欠点を解消すべく鋭意研
究の結果開発した高精度な超伝導薄膜の回路パターン形
成法であって、即ちレジストを用いた湿式エッチングに
おいて、レジストと超伝導薄膜との密着力を高め、しか
もエッチングが余り急速に行なわれないようにするため
にレジストと超伝導薄膜との間に金属膜を成膜させ、レ
ジストとの密着力を高めると共に該金属膜によってエッ
チング速度をコントロールし、高精度な回路パターンを
形成する方法を提供するものである。
究の結果開発した高精度な超伝導薄膜の回路パターン形
成法であって、即ちレジストを用いた湿式エッチングに
おいて、レジストと超伝導薄膜との密着力を高め、しか
もエッチングが余り急速に行なわれないようにするため
にレジストと超伝導薄膜との間に金属膜を成膜させ、レ
ジストとの密着力を高めると共に該金属膜によってエッ
チング速度をコントロールし、高精度な回路パターンを
形成する方法を提供するものである。
本発明法は、レジストとの密着性を高めるために、超
伝導薄膜上に該レジストとの密着性の良い金属膜を成膜
させることにより、超伝導薄膜からレジストが現像過程
やエッチング過程で剥離することが防止できるもので、
好ましくは超伝導薄膜を形成した基板上にCu,Ni等の金
属を蒸着あるいはスパッターによって１μｍ以下の膜に
成膜させ、その上にフォトレジストをコーティングする
のである。
伝導薄膜上に該レジストとの密着性の良い金属膜を成膜
させることにより、超伝導薄膜からレジストが現像過程
やエッチング過程で剥離することが防止できるもので、
好ましくは超伝導薄膜を形成した基板上にCu,Ni等の金
属を蒸着あるいはスパッターによって１μｍ以下の膜に
成膜させ、その上にフォトレジストをコーティングする
のである。
本発明法は、基板上に成膜した超伝導薄膜上に金属膜
を成膜し、更に該金属膜上にレジストを塗布し、次いで
パターニングして現像した後、エッチングすることによ
り、レジスト除去部の金属膜と超伝導薄膜とを除去して
回路パターンを形成する超伝導薄膜の回路パターン形成
法であり、ここで使用する金属膜用金属としては、Fe,N
i,Co,Cu,Mn,Sn,Gaがレジストとの密着性を高めるために
好ましいのである。
を成膜し、更に該金属膜上にレジストを塗布し、次いで
パターニングして現像した後、エッチングすることによ
り、レジスト除去部の金属膜と超伝導薄膜とを除去して
回路パターンを形成する超伝導薄膜の回路パターン形成
法であり、ここで使用する金属膜用金属としては、Fe,N
i,Co,Cu,Mn,Sn,Gaがレジストとの密着性を高めるために
好ましいのである。
次に、本発明法を実施例により詳細に説明する。
（ニ）実施例 実施例−１ Sr・TiO3単結晶（110）面にY1Ba2Cu3O7−ｘをスパッ
ター装置でエピタキシャル成長させて１μｍ成膜した。
その条件は、基板加熱温度700℃,Ar:O2＝3:1,P＝4.0×1
0-3torr（mmHg），出力400Wである。
ター装置でエピタキシャル成長させて１μｍ成膜した。
その条件は、基板加熱温度700℃,Ar:O2＝3:1,P＝4.0×1
0-3torr（mmHg），出力400Wである。
これに蒸着装置でCuを0.5μｍ成膜させた後該基板に
フォトレジスト（AZシップレイ：商品名）をスピンコー
トにより１μｍ塗布し、80℃で15分間プレベイクした
後、線幅100μｍのフォトマスクを用いて紫外線露光を1
0秒間行ない、次に現像液で現像して充分洗浄した後、1
00℃で30分間ポストベイクを行なった。
フォトレジスト（AZシップレイ：商品名）をスピンコー
トにより１μｍ塗布し、80℃で15分間プレベイクした
後、線幅100μｍのフォトマスクを用いて紫外線露光を1
0秒間行ない、次に現像液で現像して充分洗浄した後、1
00℃で30分間ポストベイクを行なった。
次に、エッチング液でエッチングした後、レジスト剥
離液でレジストを剥離し、100℃で１時間空気雰囲気中
でアニールした。
離液でレジストを剥離し、100℃で１時間空気雰囲気中
でアニールした。
その結果、本発明法によらない場合よりも高精度の回
路パターンが得られた。
路パターンが得られた。
実施例−２ SiO2石英ガラス基板上にスパッター装置により４×10
-3torr,Ar:O2＝3:1,出力400Wの条件でMgOターゲットに
よってMgO薄膜を１μｍ成膜し、これに同条件でＹ−Ba
−Cu−Ｏ系ターゲットを用いてY1Ba2Cu3O7−ｘのスパッ
ター膜を３μｍ成膜した。
-3torr,Ar:O2＝3:1,出力400Wの条件でMgOターゲットに
よってMgO薄膜を１μｍ成膜し、これに同条件でＹ−Ba
−Cu−Ｏ系ターゲットを用いてY1Ba2Cu3O7−ｘのスパッ
ター膜を３μｍ成膜した。
そして、この基板を800℃で５時間アニール処理した
後、該基板上に蒸着装置によってNiを0.5μｍ成膜し
た。その後の処理は実施例−１と同様に行なった。
後、該基板上に蒸着装置によってNiを0.5μｍ成膜し
た。その後の処理は実施例−１と同様に行なった。
その結果、実施例−１の場合と同程度の高精度な回路
パターンが得られた。
パターンが得られた。
（ホ）発明の効果 本発明法は上記の通りであり、超伝導薄膜のパターニ
ングで超伝導薄膜とレジストとの間にCuやNi等の金属膜
を成膜することによってレジストとの密着力を著しく高
めることができるため、エッチング過程や現像過程での
レジスト剥離が防止できる利点がある。
ングで超伝導薄膜とレジストとの間にCuやNi等の金属膜
を成膜することによってレジストとの密着力を著しく高
めることができるため、エッチング過程や現像過程での
レジスト剥離が防止できる利点がある。
また、本発明法によればCU,Ni等の金属がエッチング
されてから超伝導薄膜のエッチングが行なわれるため
に、基板をエッチング液に浸漬する場合のエッチング時
間のずれによる影響がなくなるので、基板全体を均一に
エッチングさせることができ、従って高精度でかつ充分
な生産管理のもとで多量生産ができる効果を有する。
されてから超伝導薄膜のエッチングが行なわれるため
に、基板をエッチング液に浸漬する場合のエッチング時
間のずれによる影響がなくなるので、基板全体を均一に
エッチングさせることができ、従って高精度でかつ充分
な生産管理のもとで多量生産ができる効果を有する。
Claims (1)
- 【請求項１】基板上に成膜した酸化物超伝導薄膜上にF
e,Ni,Co,Cu,Mn,Sn,Gaの内から選ばれる１種の金属を成
膜し、更に該金属膜上にレジストを塗布し、次いでパタ
ーニングして現像した後、エッチングすることにより、
レジスト除去部の金属膜と超伝導薄膜とを除去し、空気
中でアニール処理して高精度な回路パターンを形成する
ことを特徴とする超伝導薄膜の回路パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63103556A JP2572263B2 (ja) | 1988-04-26 | 1988-04-26 | 超伝導薄膜の回路パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63103556A JP2572263B2 (ja) | 1988-04-26 | 1988-04-26 | 超伝導薄膜の回路パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01274481A JPH01274481A (ja) | 1989-11-02 |
| JP2572263B2 true JP2572263B2 (ja) | 1997-01-16 |
Family
ID=14357094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63103556A Expired - Fee Related JP2572263B2 (ja) | 1988-04-26 | 1988-04-26 | 超伝導薄膜の回路パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572263B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283887A (ja) * | 1988-05-11 | 1989-11-15 | Nippon Telegr & Teleph Corp <Ntt> | 酸化物超伝導体用パターン形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200777A (ja) * | 1986-02-28 | 1987-09-04 | Fujitsu Ltd | 超伝導薄膜の加工方法 |
| JPS6489483A (en) * | 1987-09-30 | 1989-04-03 | Fujitsu Ltd | Treatment of superconductor thin-film |
| JP2633888B2 (ja) * | 1988-02-17 | 1997-07-23 | 株式会社日立製作所 | 超電導デバイス及び超電導配線の製造方法 |
-
1988
- 1988-04-26 JP JP63103556A patent/JP2572263B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告８７，〔１３７〕（昭６２−７−２９）ＰＰ．７７−８１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01274481A (ja) | 1989-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4088490A (en) | Single level masking process with two positive photoresist layers | |
| US3979240A (en) | Method of etching indium tin oxide | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| US4634495A (en) | Dry etching process | |
| US3772102A (en) | Method of transferring a desired pattern in silicon to a substrate layer | |
| JP2572263B2 (ja) | 超伝導薄膜の回路パターン形成方法 | |
| US4081315A (en) | Cermet etch technique | |
| US4266008A (en) | Method for etching thin films of niobium and niobium-containing compounds for preparing superconductive circuits | |
| US3919066A (en) | Method of manufacturing etched patterns | |
| US3617411A (en) | Process for etching a pattern of closely spaced conducting lines in an integrated circuit | |
| JPS5826121B2 (ja) | 透明導電膜精密パタ−ン形成法 | |
| JPH02138468A (ja) | パターン形成法 | |
| US3444015A (en) | Method of etching tantalum | |
| JP3169654B2 (ja) | 半導体装置の製造方法 | |
| JPS583251A (ja) | 半導体装置の製造方法 | |
| JPH0391928A (ja) | リフトオフ法によるパターン形成方法 | |
| JPS61166132A (ja) | 薄膜の選択的形成方法 | |
| JPH0569190A (ja) | ハンダシート形成法 | |
| JP2691175B2 (ja) | パターン化酸化物超伝導膜形成法 | |
| JPS5735860A (en) | Preparation of photomask | |
| JPS589140A (ja) | フオトレジストの付着性を改善する方法 | |
| GB2087650A (en) | Thin film transistor | |
| JPS6223117A (ja) | 酸化膜の選択形成方法 | |
| JPS62150350A (ja) | パタ−ン形成方法 | |
| JP2000178770A (ja) | 微細加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |