JP2565784B2 - スルーホール形成方法 - Google Patents

スルーホール形成方法

Info

Publication number
JP2565784B2
JP2565784B2 JP2058409A JP5840990A JP2565784B2 JP 2565784 B2 JP2565784 B2 JP 2565784B2 JP 2058409 A JP2058409 A JP 2058409A JP 5840990 A JP5840990 A JP 5840990A JP 2565784 B2 JP2565784 B2 JP 2565784B2
Authority
JP
Japan
Prior art keywords
wiring
resist pattern
hole
interlayer film
insulating interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2058409A
Other languages
English (en)
Other versions
JPH03259529A (ja
Inventor
健治 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2058409A priority Critical patent/JP2565784B2/ja
Publication of JPH03259529A publication Critical patent/JPH03259529A/ja
Application granted granted Critical
Publication of JP2565784B2 publication Critical patent/JP2565784B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置のAl配線間を接続するスルー
ホールの形成方法に関する。
〔従来の技術〕
従来から、この種のスルーホールを形成するにあたっ
ては、第2図(a)〜(e)の工程断面図で示すような
方法が採用されている。
まず、この従来方法では、第2図(a)で示すよう
に、半導体基板1上に堆積した表面平坦化用の絶縁層間
膜2a上にAl配線3を形成し、かつ、このAl配線3を絶縁
層間膜2bによって覆ったうえ、この絶縁層間膜2b上にレ
ジストパターン4を形成する。そして、このレジストパ
ターン4をマスクとした等方性エッチング、例えば、HF
などを用いたウエットエッチングを行うことにより、Al
配線3上に位置する絶縁層間膜2b部分の厚み方向に沿う
上側部分のみを拡開して除去し、第2図(b)で示すよ
うに、その側面がレジストパターン4の下側にまで拡が
った凹部5を形成する。
つぎに、レジストパターン4をマスクとした異方性エ
ッチング、例えば、フレオンガスを用いたドライエッチ
ングを行うことによって絶縁層間膜2b部分の下側部分を
除去し、第2図(c)で示すように、凹部5よりも幅の
狭い凹部6を連続して形成する。そこで、これらの両凹
部5,6により、絶縁層間膜2bの表面からAl配線3の表面
にまで至るスルーホール7が開孔されたことになる。と
ころが、このとき、スルーホール7の側面には、異方性
エッチングによって発生したAlのスパッタ飛散物とレジ
スト材料の分解物とからなる反応物、いわゆるポリマー
8が付着してしまう。
そののち、第2図(d)で示すように、スルーホール
7が形成された絶縁層間膜2bの表面からアッシングによ
ってレジストパターン4を除去する。しかし、このスル
ーホール7の側面に付着していたポリマー8は除去され
ずに残るので、有機アミン系アルカリ溶液などを用いた
表面クリーニングを行うことになるが、第2図(e)で
示すように、スルーホール7を構成する幅狭の凹部6の
側面に付着したポリマー8は表面クリーニングによって
も除去されずに残ってしまう。
なお、図示していないが、このスルーホール7の形成
工程に続いては、レジストパターン4の除去によって露
出した絶縁層間膜2bの表面上に再びAl堆積膜及びレジス
ト被膜を形成したうえでパターニングすることにより、
スルーホール7を介してAl配線3と導通する2層目以降
のAl配線を形成することになる。
〔発明が解決しようとする課題〕
ところで、前記従来のスルーホール形成方法において
は、表面クリーニングを行ったにも拘わらず、スルーホ
ール7内にはポリマー8が残渣として残るという不都合
が生じてしまう。また、第2図(e)で示すように、ス
ルーホール7が形成された絶縁層間膜2bのエッジ部9は
角張った形状となるので、いわゆるカバレージが悪化す
ることになる結果、このスルーホール7を介してAl配線
3と導通する2層目以降のAl配線を形成した際には断線
を招くことがあり、Al配線に対する信頼性が低下してし
まうことにもなっていた。
この発明は、このような不都合の発生を未然に防止す
ることができるスルーホール形成方法を提供することを
目的としている。
〔課題を解決するための手段〕
この発明に係るスルーホール形成方法は、半導体基板
上に形成したAl配線を覆う絶縁層間膜上にレジストパタ
ーンを形成する工程と、レジストパターンをマスクとす
る等方性エッチングにより、Al配線上に位置する絶縁層
間膜部分の厚み方向に沿う上側部分のみを拡開して除去
する工程と、レジストパターンをマスクとする異方性エ
ッチングにより、絶縁層間膜部分の下側部分をAl配線の
表面近くまで除去する工程と、レジストパターンを除去
した後、Al配線からのスパッタ飛散物を含んでいない、
異方性エッチングにより生じたポリマーを表面クリーニ
ングにて除去する工程と、全面的な異方性エッチングに
よってAl配線の表面を露出させた後、レジストパターン
からの分解物を含んでいない、全面的な異方性エッチン
グによって生じたポリマーを表面クリーニングにて除去
する工程とを含むことを特徴とするものである。
〔作用〕
上記方法によれば、等方性エッチング及びこれに続く
異方性エッチングによってAl配線の表面にまでは到達し
ない深さのスルーホールを一旦形成したのち、レジスト
パターンを除去して表面クリーニングを行うので、前工
程の異方性エッチング時に発生してスルーホールの側面
に付着していたポリマーは、Al配線からのスパッタ飛散
物を含んでおらず、表面クリーニングによって完全に除
去されてしまう。そして、この表面クリーニングに続い
て全面的な異方性エッチングを行うと、スルーホールの
深さが深くなってAl配線の表面が露出すると同時に、絶
縁層間膜の角張ったエッジ部が削られて丸みを帯びるこ
とになる。また、この異方性エッチング時にも再びポリ
マーが発生してスルーホールの側面に付着するが、この
ポリマーは、レジストパターンからの分解物を含んでお
らず、再度の表面クリーニング処理によって除去されて
しまう。
〔実施例〕
以下、この発明の実施例を図面に基づいて説明する。
第1図(a)〜(g)は本発明に係るスルーホールの
形成方法を手順を追って示す工程断面図である。なお、
第1図(a)〜(g)において、前述した従来方法を示
す第2図(a)〜(e)と互いに同一もしくは相当する
部品、部分については同一符号を付している。
この方法においては、まず、第1図(a)で示すよう
に、半導体基板1上に堆積した表面平坦化用の絶縁層間
膜2a上にAl配線3を形成し、かつ、このAl配線3を絶縁
層間膜2bによって覆ったうえ、この絶縁層間膜2b上にレ
ジストパターン4を形成する。そして、このレジストパ
ターン4をマスクとした等方性エッチング、例えば、HF
などを用いたウエットエッチングを行うことにより、Al
配線3上に位置する絶縁層間膜2b部分の厚み方向に沿う
上側部分のみを拡開して除去し、第1図(b)で示すよ
うに、その側面がレジストパターン4の下側にまで拡が
った凹部5を形成する。なお、ここまでの工程は、従来
方法と同じである。
つぎに、レジストパターン4をマスクとした異方性エ
ッチング、例えば、フレオンガスを用いたドライエッチ
ングを行うことにより、第1図(c)で示すように、絶
縁層間膜2b部分の下側部分をAl配線の表面近くまで除去
し、凹部5よりも幅の狭い凹部6を連続して形成する。
すなわち、これらの両凹部5,6によりAl配線3の表面に
までは到達しない深さのスルーホール7が開孔されたこ
とになる。そして、このとき、このスルーホール7の内
面には、ポリマー8が付着してしまうことになる。しか
し、従来例と異なり、このポリマー8は、Al配線からの
スパッタ飛散物を含んでいない。
引き続き、第1図(d)で示すように、スルーホール
7が形成された絶縁層間膜2bの表面からアッシングによ
ってレジストパターン4を除去する。そののち、有機ア
ミン系アルカリ溶液などを用いたウエット法やNF3ガス
を用いたプラズマ法などによる表面クリーニングを行
う。すると、第1図(e)で示すように、前工程の異方
性エッチング時に発生してスルーホール7の内面に付着
していたポリマー8が、この表面クリーニングによって
完全に除去されてしまう。
つぎに、全面的な異方性エッチング、例えば、フレオ
ンガスを用いたドライエッチングを行うことにより、第
1図(f)で示すように、スルーホール7の深さを深く
してAl配線3の表面を露出させる。また、このとき、こ
のスルーホール7が形成された絶縁層間膜2bの角張った
エッジ部9は異方性エッチングによって削り取られて丸
みを帯びる。そして、この異方性エッチング時にも再び
ポリマー8が発生してスルーホール7を構成する幅狭の
凹部6の側面に付着することになるが、このポリマー8
は、レジストパターンからの分解物を含んでおらず、第
1図(g)で示すように、異方性エッチングに続いて行
う表面クリーニングによって除去されてしまうことにな
る。
なお、このスルーホール7の形成工程に続く2層目以
降のAl配線を形成する工程の内容については、従来例と
同様であるから説明を省略する。
〔発明の効果〕
以上説明したように、この発明に係るスルーホール形
成方法によれば、等方性エッチング及びこれに続く異方
性エッチングによってAl配線の表面にまでは到達しない
深さのスルーホールを一旦形成したのち、レジストパタ
ーンを除去して表面クリーニングを行うので、前工程の
異方性エッチング時に発生してスルーホールの側面に付
着していたAl配線からのスパッタ飛散物を含んでいない
ポリマーは表面クリーニングによって完全に除去され
る。そして、この表面クリーニングに続いて全面的な異
方性エッチングを行うと、スルーホールの深さが深くな
ってAl配線の表面が露出すると同時に、絶縁層間膜の角
張ったエッジ部が削られて丸みを帯びることになる結
果、そのカバレージが大幅に改善されることになる。ま
た、この異方性エッチング時にも再び、レジストパター
ンからの分解物を含んでいないポリマーが発生してスル
ーホールの側面に付着するが、このポリマーも再度の表
面クリーニング処理によって除去されてしまうので、こ
のスルーホール内にポリマーが残渣として残ることはな
くなる。
その結果、本発明方法によれば、このスルーホールを
介して形成された2層目以降のAl配線の断線を招くこと
はなく、Al配線に対する信頼性の向上を図ることが容易
にできるという優れた効果が得られる。
【図面の簡単な説明】
第1図(a)〜(g)は本発明に係るスルーホール形成
方法を手順を追って示す工程断面図であり、第2図
(a)〜(e)は従来例に係るスルーホール形成方法を
示す工程断面図である。 図における符号1は半導体基板、2はAl配線、3は絶縁
層間膜、4はレジストパターン、7はスルーホールであ
る。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成したアルミニウム(A
    l)配線を覆う絶縁層間膜上にレジストパターンを形成
    する工程と、 該レジストパターンをマスクとする等方性エッチングに
    より、前記Al配線上に位置する絶縁層間膜部分の厚み方
    向に沿う上側部分のみを拡開して除去する工程と、 前記レジストパターンをマスクとする異方性エッチング
    により、前記絶縁層間膜部分の下側部分を前記Al配線の
    表面近くまで除去する工程と、 前記レジストパターンを除去した後、前記Al配線からの
    スパッタ飛散物を含んでいない、前記異方性エッチング
    により生じたポリマーを表面クリーニングにて除去する
    工程と、 全面的な異方性エッチングによって前記Al配線の表面を
    露出させた後、前記レジストパターンからの分解物を含
    んでいない、前記全面的な異方性エッチングによって生
    じたポリマーを表面クリーニングにて除去する工程と を含むことを特徴とするスルーホール形成方法。
JP2058409A 1990-03-08 1990-03-08 スルーホール形成方法 Expired - Lifetime JP2565784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2058409A JP2565784B2 (ja) 1990-03-08 1990-03-08 スルーホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2058409A JP2565784B2 (ja) 1990-03-08 1990-03-08 スルーホール形成方法

Publications (2)

Publication Number Publication Date
JPH03259529A JPH03259529A (ja) 1991-11-19
JP2565784B2 true JP2565784B2 (ja) 1996-12-18

Family

ID=13083572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2058409A Expired - Lifetime JP2565784B2 (ja) 1990-03-08 1990-03-08 スルーホール形成方法

Country Status (1)

Country Link
JP (1) JP2565784B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510294A (en) * 1991-12-31 1996-04-23 Sgs-Thomson Microelectronics, Inc. Method of forming vias for multilevel metallization
KR100242434B1 (ko) * 1992-06-27 2000-03-02 윤종용 반도체 장치의 콘택 형성방법
KR100835413B1 (ko) * 2006-12-05 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 미세 비아홀 형성방법

Also Published As

Publication number Publication date
JPH03259529A (ja) 1991-11-19

Similar Documents

Publication Publication Date Title
US5660682A (en) Plasma clean with hydrogen gas
KR960032612A (ko) 반도체장치 및 그 제조방법
JP2565784B2 (ja) スルーホール形成方法
JP2613018B2 (ja) 半導体素子のコンタクトホール形成方法
GB2337826A (en) Semiconductor patterning method
JP2000068273A (ja) 半導体装置の製造方法
JP2983356B2 (ja) 半導体素子の製造方法
US6719918B2 (en) Method of reducing notching during reactive ion etching
JP2786680B2 (ja) 半導体装置の製造方法
JPS62149125A (ja) 半導体装置の製造方法
JP3567635B2 (ja) コンタクト形成方法
KR100236079B1 (ko) 배선 형성 방법
JPH06224191A (ja) 半導体の製造方法
JP2009188224A (ja) 半導体装置の製造方法
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2535524B2 (ja) プラズマエツチング方法
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
JP2701239B2 (ja) 半導体装置の製造方法
KR0181959B1 (ko) 반도체 장치의 비아홀 형성방법
KR0172774B1 (ko) 반도체 소자의 접촉창 형성방법
JPH04209525A (ja) 多層配線のコンタクト構造
JPH0697292A (ja) 半導体装置およびその製造方法
KR0181969B1 (ko) 반도체 장치의 비아홀 형성방법
JPH04157723A (ja) アルミニウム膜のドライエッチング方法