JP2565235B2

JP2565235B2 - 周期性ノイズの除去装置

Info

Publication number: JP2565235B2
Application number: JP62239682A
Authority: JP
Inventors: 文昭加藤; 孝通三橋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-09-24
Filing date: 1987-09-24
Publication date: 1996-12-18
Anticipated expiration: 2011-12-18
Also published as: JPS6481518A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、周期性ノイズを含んだ信号、例えば、ビ
デオテープレコーダの再生音声信号から、周期性ノイズ
を除去する装置に関する。

〔発明の概要〕

この発明は、周期性ノイズが重畳されている入力信号
を、この周期性ノイズが重畳されている期間に、デジタ
ル変換し、このデジタル変換された信号をくし形フィル
タ処理演算して、ノイズ成分を抽出し、これによって、
入力信号からノイズ成分を除去するものであって、デジ
タル化処理と演算処理とを時分割することにより、１チ
ップマイコンで、周期性ノイズの除去装置を実現できる
ようにしたものである。

〔従来の技術〕

音声のハイファイ化を目ざした民生用のVTRでは音声
用記録再生ヘッドは、固定式のものではなく、２ヘッド
構成の回転ヘッドが用いられている。この２ヘッド構成
の回転ヘッドを用いて再生した音声信号には、構造上、
ヘッド切換パルスの立ち上がり、および立ち下がり時
に、第６図に示すような、例えば30Hzの周期性ノイズが
重畳される。

この周期性ノイズは、ヘッド切換パルスの立ち下が
り、ならびに立ち上がり、つまりヘッド切換時で最大で
あり、その後、急速に減衰し、零レベルとなるものであ
る。

従来の民生用のVTRでは、この周期性ノイズに対処す
るために、ヘッド切換パルスの立ち上がりおよび立ち下
がり直前の入力音声信号を、ホールドする等によって、
ノイズを目立たなくしていた。

〔発明が解決しようとする問題点〕

近年、民生用のVTRにおいて、ノイズが少ない、高品
質な再生音声が望まれている。

しかし、上述した従来のVTRのような信号のホールド
によっては、高品質な再生音声は期待できない。

そこで、ノイズの周期性に着目して第５図に示すよう
に、例えば、CCDやBBD等の遅延素子からなる30Hzくし形
フィルタ（１）を用いて、再生音声信号からノイズ成分
を抽出し、抽出したノイズ成分を減算器（２）によっ
て、再生音声信号から除去する回路が考えられる。

しかし、CCDやBBDを用いて、くし形フィルタを構成す
ると、回路構成が複雑になり、民生用のVTRとしては高
価なものになってしまう。

また、デジタル信号プロセッサを用いた、ノイズ除去
回路も考えられる。しかし、この場合、再生音声信号の
サンプリング用、そして、サンプリングされたデータの
処理用等の、それぞれにプロセッサが必要であり、多チ
ップの構成となってしまう。これでは、やはり、民生用
のVTRとしては高価なものになってしまう。

〔問題点を解決するための手段〕

第１図は、この発明の概要を説明するためのブロック
図である。

同図において、（３）は再生音声信号Siに重畳され
た、周期性ノイズに同期する信号を受けて、音声信号サ
ンプリング期間タイミング信号T₁とノイズ成分抽出演算
期間タイミング信号T₂を発生するタイミング信号発生手
段である。（４）はタイミング信号発生手段（３）から
タイミング信号T₁を受けて、再生音声信号にノイズが重
畳されている期間P_Aに、再生音声信号をデジタル変換す
るA/D変換手段である。そして、（５）はタイミング信
号発生手段（３）からタイミング信号T₂を受けて、音声
信号サンプリング期間以外の期間、P_Bにおいて、後述す
るくし形フィルタ処理演算手段（６）を動作させる手段
である。この演算手段（６）は、デジタル変換手段
（４）によって、デジタル変換された信号を、期間P_Bに
おいて、くし形フィルタ処理し、ノイズ成分を抽出す
る。そして、（７）は、くし形フィルタ処理演算手段
（６）によって抽出された、ノイズ成分をアナログ変換
するD/A変換手段である。（８）はD/A変換手段によっ
て、アナログ変換されたノイズ成分Ｎを、再生音声信号
Siから減算する回路である。この場合、ノイズ周期をＴ
とするときP_A＋P_B＝Ｔである。

〔作用〕

A/D変換手段（４）によって、ノイズが重畳されてい
る期間P_Aに、再生音声信号Siがデジタル変換される。そ
して、このデジタル変換された信号が、期間P_Bに、演算
手段（６）によって、くし形フィルタ処理され、ノイズ
成分が抽出される。この抽出されたノイズ成分は、D/A
変換手段（７）によって、アナログ変換される。そし
て、このアナログ変換されたノイズ成分Ｎは、減算回路
（８）によって、再生音声信号Siから、減算される。

そして、この減算回路（８）から、ノイズ成分が除去
された音声信号Soが出力される。

〔実施例〕

第２図は、この発明の一実施例であり、例えば、VTR
の音声信号の再生系に適用した場合の例であり、第３図
は、その説明のためのタイムチャートである。

なお、第２図例においては、以下の（１）式に示す、
くし形フィルタ処理演算が後述するくし形フィルタ処理
演算回路（14）にて、行なわれる。

Ｙ（nT）＝｛1/（１＋ｋ）｝・｛kX（（ｎ−１）Ｔ）＋
Ｙ（（ｎ−１）Ｔ）｝ ……（１）ただし、ｎは自然数、Ｔは周期、Ｘ（nT）は周期Ｔで
原信号をサンプリングしたｎ番目のデータ、Ｙ（nT）は
現在のフィルタ出力、つまりくし形フィルタ処理され、
得られたノイズ成分、ｋは０より大きく１未満の定数で
ある。

この（１）式を満足する演算処理をすれば、1/T〔H
z〕おきのくし歯特性をもったフィルタを実現できる。

なお、上述の（１）式は、「電子計算機による信号処
理」（著、B.ゴールド、C.M.レイダ、訳、石田晴久、昭
和47年12月15日初版、共立出版発行）の第24頁の2.1式
に基づくものである。

第２図において、（９）は第１ローパスフィルタ、
（10）はA/D変換器、（11）はRAM及びその周辺コントロ
ール回路を含むRAM装置である。そして、（12）はサン
プリングパルス発生回路、（13）は後述するように、ヘ
ッド切換パルスの立ち下がり、立ち上がりを検知し、タ
イミング信号を出力するタイミング信号発生回路であ
る。（14）はくし形フィルタ処理演算回路である。この
演算回路（14）は、第１係数乗算回路（16）、加算回路
（17）、第２係数乗算回路（18）、そして例えばRAMで
構成される遅延回路（19）からなる。そして、（20）は
補間回路、（21）はD/A変換器である。そして、（22）
は第２ローパスフィルタ、（23）は減算回路である。

タイミング信号発生回路（13）には、第３図（Ａ）に
示すような、例えば33msの周期Ｔのヘッド切換パルスが
供給される。そして、ヘッド切換パルスが立ち下がる
と、タイミング信号発生回路（13）は、音声信号サンプ
リング期間タイミング信号Taをサンプリングパルス発生
回路（12）に供給する。すると、サンプリングパルス発
生回路（12）は所定の第１サンプリング期間、例えば、
第３図（Ｂ）に示すように、周期Ｔの約４分の１の期間
に、８個のサンプリングパルスSpを、例えば1ms毎に、A
/D変換器（10）ならびにRAM装置（11）に書き込みクロ
ック用信号として供給する。すると、第１ローパスフィ
ルタ（９）を介して、A/D変換器（10）に供給される再
生音信号Siが、サンプリングパルスSpによってサンプリ
ングされ、デジタル変換される。そして、このデジタル
変換されて得られたデータNo.1〜８の８個のデータが、
RAM装置（11）に記憶される。

上述した第１サンプリング期間が終了すると、タイミ
ング信号発生回路（13）は演算期間タイミング信号Tb
を、RAM装置（11）ならびにくし形フィルタ処理演算回
路（14）の遅延回路（19）に読み出しクロック用信号と
して供給する。すると、RAM装置（11）からは１周期前
の８個のデジタルデータＸ（（ｎ−１）Ｔ）を得、第１
係数乗算回路（16）に供給する。そして、この乗算回路
（16）にて、係数k/（１＋ｋ）とデジタルデータＸ
（（ｎ−１）Ｔ）とが乗算される。乗算されたデータ
｛k/（１＋ｋ）｝・Ｘ（（ｎ−１）Ｔ）は、加算回路
（17）に供給され、乗算回路（18）からの出力｛1/（１
＋ｋ）｝・Ｙ（（ｎ−１）Ｔ）と加算される。この｛1/
（１＋ｋ）｝・Ｙ（（ｎ−１）Ｔ）は、次に述べるよう
にして、得られる。つまり、演算回路（14）の出力Ｙ
（nT）が、遅延回路（19）によって１周期分、遅延され
る。そして、遅延された信号Ｙ（（ｎ−１）Ｔ）が、第
２乗算回路（18）に供給され、係数1/（１＋ｋ）が乗算
される。そして、｛1/（１＋Ｋ）｝・Ｙ（（ｎ−１）
Ｔ）が得られる。

くし形フィルタ処理演算回路（14）の出力、すなわ
ち、８個のデジタルノイズ成分Ｙ（nT）は、補間回路
（20）のRAMにストアされる。補間回路（20）は、タイ
ミング信号発生手段（３）からの信号Tcに従って、次の
ヘッド切換パルスの立ち下がりからデータを出力し始め
るとともにＹ（nT）を補間演算し、例えば、500μｓ間
隔のデジタルノイズ成分信号Y_Iを生成する。このとき、
ヘッド切換パルスの立ち上がりまでには32個のデータが
含まれることになるが、補間結果の最後の16番目のデー
タをくり返し読み出して、16番目以降のデータをも補間
する。

そして、ヘッド切換パルスが立ち上がると、これをタ
イミング信号発生回路（13）が検出し、タイミング信号
Taがサンプリングパルス発生回路（12）に供給される。
そして、第１サンプリング期間に行なわれたサンプリン
グと同様にして、データNo.9〜16の８個のデータが第２
サンプリング期間に、サンプリングされ、デジタル変換
される。そして、第１演算期間に行なわれた演算処理と
同様な演算処理が、第３図（Ｂ）に示す第２演算期間に
行なわれる。そして、補間回路（20）によって、デジタ
ルノイズ成分信号Y_Iが生成される。

補間回路（20）から読み出されたデジタルノイズ成分
信号Y_Iは、D/A変換器（21）に供給される。そして、こ
のD/A変換器（21）によって、ノイズ成分信号Y_Iがアナ
ログ変換される。このD/A変換器（21）から、出力され
たノイズ成分は、第３図（Ｃ）に示すように、入力音声
信号とは遅延していても、ヘッド切換パルスの立ち下が
り、および、立ち上がりに同期したものであり、これら
立ち上がり、立ち下がりで最大であり、その後、急峻に
減衰していく。そして、ヘッド切換パルスの周期Ｔの約
４分の１の期間、すなわちサンプリング期間が経過する
と、D/A変換器（21）の出力は、一定値となるように、
ホールドされる。アナログ変換されたノイズ成分が第２
ローパスフィルタ（22）を介して、減算回路（23）に供
給される。そして、再生音信号Siからこのノイズ成分が
減算され、ノイズ成分がない、再生音信号Soが、減算回
路（23）から出力される。

第４図は、第２図例の流れ図である。

同図（Ａ）はヘッド切換パルスの立ち上がり及び立ち
下がりによって割り込みがかかるフローである。即ち、
ヘッド切換パルスの立ち下がりが到来すると再生音声信
号Siの１個目のA/D変換が開始される（ステップ〔10
0〕）。また、ノイズ成分信号Y_Iの１個目が、補間回路
（20）から、D/A変換器（21）、第２ローパスフィルタ
（22）を介して、減算回路（23）に供給される（ステッ
プ〔101〕）。そして、デジタル変換された信号は、メ
モリに記憶される（ステップ〔102〕）。そして、タイ
マ割り込みが許可され（ステップ〔103〕）、ステート
レジスタが２に設定される（ステップ〔104〕）。

第４図（Ｂ）はタイマ割り込みによって働くフロー
で、この例では500μｓ毎に割り込みがかかる。

このため、ヘッド切換パルスの立ち下がりから500μ
ｓ経つとタイマ割り込みが許可され、第４図（Ｂ）に示
す、フローが開始される。

タイマ割り込みが開始されると、再生音声信号Siの１
個目のA/D変換が開始される（ステップ〔105〕）。そし
て、ステートレジスタがどの値に設定されているかの判
断が行なわれる（ステップ〔106〕）。ステートレジス
タ２であれば、前にA/D変換されて取り込まれていたデ
ータとしては対応するものがないと判断されて補間回路
（20）から例えばその前後のデータの平均値からなる補
間値が出力される（ステップ〔107〕）。そして、ステ
ートレジスタの設定値が１に変更され（ステップ〔10
8〕）、リターンとなる。そして、さらに500μｓ経過す
ると再びステップ〔105〕を介して、ステップ〔106〕に
て、ステートレジスタの設定値の判断が行なわれる。今
度はステートレジスタは１であるから、500μｓ以前に
は、補間値が補間回路（20）から出力されたと判断さ
れ、以前にA/D変換されたノイズ成分信号Y_Iが補間回路
（20）から出力される（ステップ〔109〕）。そして、A
/D変換された信号がメモリに記憶される（ステップ〔11
0〕）。そして、所定数のデータ、例えばデータNo.1〜
８またはNo.9〜16までのサンプリングデータを取り込ん
だか否かの判断が行なわれる（ステップ〔111〕）。所
定数のデータがとり込まれていない場合には、ステート
レジスタが２に変更され（ステップ〔112〕）、リター
ンとなる。そして、上述したような動作、すなわち、補
間値が出力されたり、デジタル変換された、再生音声信
号Siがメモリに記憶されたりの動作がくり返し、行なわ
れる。そして、所定数のサンプリングデータがとり込ま
れると、タイマ割り込みが禁止される（ステップ〔11
3〕）。このタイマ割り込みが禁止とされるとその直前
の、補間回路からの最後データがレジスタにホールドさ
れ、これが出力となる。次に、取り込んだデータに基づ
いて、くし形フィルタ処理演算が行なわれる（ステップ
〔114〕）。そして、くし形フィルタ処理演算が行なわ
れたデータNo.の判断が行なわれる（ステップ〔11
5〕）。データNo.が８となれば、ヘッド切換パルスの立
ち上がり迄、待機する（ステップ〔116〕）。そして、
ヘッド切換パルスが立ち上がると、タイマ割り込みが許
可され（ステップ〔117〕）、リターンとなる。また、
ステップ〔115〕での判別結果がデータNo.が16となれ
ば、リターンとなり、外部割り込みのフローに再び移
る。

なお、第２図例において、一点鎖線で囲んだ部分、す
なわち、第１ローパスフィルタ（９）、A/D変換器（1
0）、RAM（11）、サンプリングパルス発生回路（12）、
タイミング信号発生回路（13）、演算回路（14）、なら
びに補間回路（20）は、１チップマイコンで構成するこ
とが可能である。

なお、図示した例では、ヘッド切換パルスの立ち下が
り、そして立ち上がりの直後からデータのサンプリング
が行なわれるが、以下のようにしてもよい。

つまり、ヘッド切換パルスと同じ周期Ｔで、位相が少
し進んだ、パルスを発生させ、このパルスの立ち下が
り、そして立ち上がりの直後からデータのサンプリング
を行なうようにしてもよい。このようにすれば、ヘッド
切換時の音声信号の不連続による、ノイズも考慮するこ
とができる。

〔発明の効果〕

この発明によれば、入力信号のデジタル化処理と、こ
のデジタル化された信号からノイズ成分を抽出する演算
処理とが時分割にて、行なわれるようになされているの
で、１チップマイコンで、周期性ノイズの除去装置が実
現できるという効果がある。そして、このノイズ除去装
置は１チップマイコンで実現できるので、そのプログラ
ムを変更することにより各VTRに発生する周期性ノイズ
のレベルに合わせて、簡単にくし形フィルタ処理演算の
係数等を変えることができうという効果もある。

【図面の簡単な説明】

第１図はこの発明の概要図、第２図はこの発明の一実施
例を示す図、第３図は第２図例の信号の波形図、第４図
は第２図例の流れ図、第５図はくし形フィルタを用いた
ノイズ除去回路の例を示す図、第６図は周期性ノイズの
波形図である。（10）はA/D変換器、（11）はRAM、（12）はサンプリン
グパルス発生回路、（13）はタイミング信号発生回路、
（14）はくし形フィルタ処理演算回路、（21）はD/A変
換器、（23）は減算回路である。

Claims

(57)【特許請求の範囲】

【請求項１】周期Ｔの周期性ノイズが重畳されている入
力アナログ信号を、このノイズ周期Ｔよりも短かい、上
記周期性ノイズが重畳されている期間T₁でデジタル変換
する手段と、このデジタル変換された信号をＴ−T₁の期間で、くし形
フィルタ処理する演算手段と、上記演算手段の演算出力を、アナログ変換して上記入力
信号から減算する手段からなり、上記入力信号からノイズを除去するようになされた周期
性ノイズの除去装置。