JP2557102B2 - 大容量ｒａｍ及びその周辺回路のチェック方法 - Google Patents
大容量ｒａｍ及びその周辺回路のチェック方法Info
- Publication number
- JP2557102B2 JP2557102B2 JP1088042A JP8804289A JP2557102B2 JP 2557102 B2 JP2557102 B2 JP 2557102B2 JP 1088042 A JP1088042 A JP 1088042A JP 8804289 A JP8804289 A JP 8804289A JP 2557102 B2 JP2557102 B2 JP 2557102B2
- Authority
- JP
- Japan
- Prior art keywords
- ram
- data
- rom
- address
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCPU（中央処理装置）搭載のシステム等に実
装されたRAM（ランダム・アクセス・メモリ）及びこのR
AMをアクセスするための周辺回路のチェック方法の改良
に関するものであって、特にRAMの容量がROM（リード・
オンリー・メモリ）に対して格段と大きい場合のチェッ
ク方法に関する。
装されたRAM（ランダム・アクセス・メモリ）及びこのR
AMをアクセスするための周辺回路のチェック方法の改良
に関するものであって、特にRAMの容量がROM（リード・
オンリー・メモリ）に対して格段と大きい場合のチェッ
ク方法に関する。
CPU制御を用いる通信機器、OA機器等の産業機器の分
野において、近年RAMに大量のデータを蓄積する方式が
多く採用されている。そして、このような機器において
は、大容量のRAM及びその周辺回路を充分にチェックす
ることが機器の信頼性向上の上での大きな役割を果たし
ている。
野において、近年RAMに大量のデータを蓄積する方式が
多く採用されている。そして、このような機器において
は、大容量のRAM及びその周辺回路を充分にチェックす
ることが機器の信頼性向上の上での大きな役割を果たし
ている。
CPU搭載のシステムに実装されたRAMは、システムの電
源のオン時にプログラムによりチェックされる。このチ
ェック方法としては従来より数多くのものが提案されて
いる。
源のオン時にプログラムによりチェックされる。このチ
ェック方法としては従来より数多くのものが提案されて
いる。
その中の簡易な方法の一例として、チェックの対象と
なるRAMに特定のデータ、例えば16進数であるFFデータ
を書き込み、その直後にRAMデータを読み出してFFデー
タであることをチェックし、次に同じアドレスにやはり
16進数の00データを書き込み、その直後にRAMデータを
読み出して00データであることをチェックするというこ
とを、チェックの対象となるRAMの全容量に対し実行
し、異常を発見するという方法がある。
なるRAMに特定のデータ、例えば16進数であるFFデータ
を書き込み、その直後にRAMデータを読み出してFFデー
タであることをチェックし、次に同じアドレスにやはり
16進数の00データを書き込み、その直後にRAMデータを
読み出して00データであることをチェックするというこ
とを、チェックの対象となるRAMの全容量に対し実行
し、異常を発見するという方法がある。
また、他の方法として、ROMからプログラムデータを
含むROMデータをアドレス順で順番にRAMに転送して書き
込み、転送終了後、RAMよりアドレス順で読み出し、こ
の読み出されたRAMデータと転送元のROMデータを比較照
合してチェックを行う方法も知られている。
含むROMデータをアドレス順で順番にRAMに転送して書き
込み、転送終了後、RAMよりアドレス順で読み出し、こ
の読み出されたRAMデータと転送元のROMデータを比較照
合してチェックを行う方法も知られている。
第５図に前述の簡易なチェック方法におけるRAMのア
ドレス空間の一例を示す。
ドレス空間の一例を示す。
この図において、例えば、周辺回路の異常によりアド
レスの信号線であるA1信号が常に、論理＝“0"であった
とすると、例えば、２番地をチェックしたとき、実際に
は０番地がアクセスされて読出しと書き込みが行われ
る。以下同様に３番地が１番地、６番地が４番地、７番
地が５番地となる。
レスの信号線であるA1信号が常に、論理＝“0"であった
とすると、例えば、２番地をチェックしたとき、実際に
は０番地がアクセスされて読出しと書き込みが行われ
る。以下同様に３番地が１番地、６番地が４番地、７番
地が５番地となる。
このため、CPUがプログラムにより２番地をアクセス
しても別な０番地をアクセスし、しかもチェックしたデ
ータが一致していればRAMとその周辺回路は正常である
と判断してしまい、実際には存在する周辺回路の異常が
発見されない。
しても別な０番地をアクセスし、しかもチェックしたデ
ータが一致していればRAMとその周辺回路は正常である
と判断してしまい、実際には存在する周辺回路の異常が
発見されない。
また、この例の場合には、斜線を付した番地について
は全くアクセスされず、チェックが行われないことにな
ってしまう。
は全くアクセスされず、チェックが行われないことにな
ってしまう。
次に、前述のROMデータをRAMに転送して書き込み、転
送終了後全データを読み出してROMデータと照合チェッ
クする方法について、第６図を参照して説明する。
送終了後全データを読み出してROMデータと照合チェッ
クする方法について、第６図を参照して説明する。
この図において、例えば周辺回路の異常によりA1が常
時、論理“0"であるとすると、２番地へ転送するはずの
データ3Eが０番地へ転送されてしまい、０番地のデータ
が既に書き込まれているD3から3Eへと書き替えられてし
まう。同様の現象は３番地が１番地、６番地が４番地、
７番地が５番地というようにして生じる。
時、論理“0"であるとすると、２番地へ転送するはずの
データ3Eが０番地へ転送されてしまい、０番地のデータ
が既に書き込まれているD3から3Eへと書き替えられてし
まう。同様の現象は３番地が１番地、６番地が４番地、
７番地が５番地というようにして生じる。
したがって、一連のデータの書き込み後に読み出して
照合チェックした際に、例えば０番地については、RAM
データが3EでROMデータがD3であるから両者が一致せ
ず、簡単にチェックにひっかかりRAMエラーと判断され
る。
照合チェックした際に、例えば０番地については、RAM
データが3EでROMデータがD3であるから両者が一致せ
ず、簡単にチェックにひっかかりRAMエラーと判断され
る。
しかしながらこれは（ROM容量）≧（RAMの容量）の限
定付きで有効であって、（ROM容量）＜（RAM）の容量）
の場合には不具合が発生する。
定付きで有効であって、（ROM容量）＜（RAM）の容量）
の場合には不具合が発生する。
すなわち、（ROM容量）＜（RAM容量）の場合において
は、第７図のようにRAM容量の何分の１かに過ぎない
（ｎ＋１）個のROMデータを順番に書き込むことを繰り
返すので、RAMには、（ｎ＋１）個のROMデータが各ブロ
ックについて全く対称な形で書き込まれる複数のブロッ
クがROMの容量に対応して形成されることになる。そし
て、その結果、例えば、RAMの各番地が最後の２桁をブ
ロック番地として指定されるとし、第１ブロックが（00
……00）で第２ブロックが（01……00）であるとした場
合に、Alが何らかの異常により常に０であるとすると、
第２ブロックにアクセスするつもりでも、第１ブロック
にアクセスしてしまう。つまり、第２ブロックについて
はチェックが行われず、しかも、第２ブロックにアクセ
スするつもりで結果として第１ブロックにアクセスする
ことは、ブロック内での番地指定に異常を生じていない
限り、照合されるデータが常に一致するのでエラーとし
てとらえられることはない。
は、第７図のようにRAM容量の何分の１かに過ぎない
（ｎ＋１）個のROMデータを順番に書き込むことを繰り
返すので、RAMには、（ｎ＋１）個のROMデータが各ブロ
ックについて全く対称な形で書き込まれる複数のブロッ
クがROMの容量に対応して形成されることになる。そし
て、その結果、例えば、RAMの各番地が最後の２桁をブ
ロック番地として指定されるとし、第１ブロックが（00
……00）で第２ブロックが（01……00）であるとした場
合に、Alが何らかの異常により常に０であるとすると、
第２ブロックにアクセスするつもりでも、第１ブロック
にアクセスしてしまう。つまり、第２ブロックについて
はチェックが行われず、しかも、第２ブロックにアクセ
スするつもりで結果として第１ブロックにアクセスする
ことは、ブロック内での番地指定に異常を生じていない
限り、照合されるデータが常に一致するのでエラーとし
てとらえられることはない。
すなわち、（ROM容量）＜（RAMの容量）の場合には、
異常の状態によってはそれが見過ごされることがあると
いうことである。
異常の状態によってはそれが見過ごされることがあると
いうことである。
そこで、本発明では、（ROM容量）＜（RAMの容量）の
場合でも異常が見過ごされることのないようなチェック
方法を提供しようとするものである。
場合でも異常が見過ごされることのないようなチェック
方法を提供しようとするものである。
具体的には、ROMデータをROMのアドレス順に順次RAM
に転送して書き込み、転送終了後はROMデータとRAMデー
タをアドレス順に順次読み出し、転送元のROMデータと
読み出したRAMデータの一致、不一致を照合することに
よりRAM及びその周辺回路の正常・異常を判断するにつ
いて、ROMより格段に大きい容量のRAMをROMの容量に対
応する容量のブロックに分割し、このブロックに基づい
て前記処理を行う大容量RAM及びその周辺回路のチェッ
ク方法に於いて、ROMのアドレスをループ化し、RAMにお
けるブロックが替わる毎に前のブロックにおけるアドレ
スに１を加算したアドレスでROMデータを該当のブロッ
クに転送するようにすることにより、ブロック内での先
頭アドレスに転送されるROMデータのアドレスがブロッ
ク毎に順次１アドレス分ずれるようにし、各ブロック間
で対応する各ブロック内アドレスに同じデータが重畳す
ることはないようにして全ブロックにROMデータを書き
込み、この書き込みが終了したら、各ブロックごとにRA
Mデータを読み出すと共に、RAM及びROMそれぞれのアド
レスを再設定し、転送時と同様にアドレスを更新しなが
らRAMデータとROMデータの照合を各ブロックについて行
なうことを特徴とする大容量RAM及びその周辺回路のチ
ェック方法を提供する。
に転送して書き込み、転送終了後はROMデータとRAMデー
タをアドレス順に順次読み出し、転送元のROMデータと
読み出したRAMデータの一致、不一致を照合することに
よりRAM及びその周辺回路の正常・異常を判断するにつ
いて、ROMより格段に大きい容量のRAMをROMの容量に対
応する容量のブロックに分割し、このブロックに基づい
て前記処理を行う大容量RAM及びその周辺回路のチェッ
ク方法に於いて、ROMのアドレスをループ化し、RAMにお
けるブロックが替わる毎に前のブロックにおけるアドレ
スに１を加算したアドレスでROMデータを該当のブロッ
クに転送するようにすることにより、ブロック内での先
頭アドレスに転送されるROMデータのアドレスがブロッ
ク毎に順次１アドレス分ずれるようにし、各ブロック間
で対応する各ブロック内アドレスに同じデータが重畳す
ることはないようにして全ブロックにROMデータを書き
込み、この書き込みが終了したら、各ブロックごとにRA
Mデータを読み出すと共に、RAM及びROMそれぞれのアド
レスを再設定し、転送時と同様にアドレスを更新しなが
らRAMデータとROMデータの照合を各ブロックについて行
なうことを特徴とする大容量RAM及びその周辺回路のチ
ェック方法を提供する。
このチェック方法によれば、各ブロックについて同じ
データがブロック内の対応するアドレスに重畳すること
はないので、もし何らかの異常によりブロックを間違え
てアクセスするようなことがあると、照合時にROM、RAM
の両データが当然に一致しないので、必ずこの異常を検
出し得る。したがって、前述した従来技術におけるよう
な異常の見過ごしということがない。
データがブロック内の対応するアドレスに重畳すること
はないので、もし何らかの異常によりブロックを間違え
てアクセスするようなことがあると、照合時にROM、RAM
の両データが当然に一致しないので、必ずこの異常を検
出し得る。したがって、前述した従来技術におけるよう
な異常の見過ごしということがない。
しかも、この方法によれば、ROM容量をｎバイトとす
ると、ｎバイトの容量のブロックがｎ個設定される範囲
の容量、つまりn2バイトの容量のRAMのチェックが可能
であり、例えば、ROMの容量を16キロバイト（KB）とす
ると（16KB）２＝256メガバイトと言った大容量のRAMの
チェックが可能となる。
ると、ｎバイトの容量のブロックがｎ個設定される範囲
の容量、つまりn2バイトの容量のRAMのチェックが可能
であり、例えば、ROMの容量を16キロバイト（KB）とす
ると（16KB）２＝256メガバイトと言った大容量のRAMの
チェックが可能となる。
以下、本発明の実施例を図面を参照して詳細に説明す
る。
る。
第１図は、CPU1が搭載され、ROM2とRAM3を有し、本発
明が実施されるシステムの一例を示す概略構成図であ
る。このシステムのRAM3はROM2の容量に対して格段と大
きい容量を持つものである。
明が実施されるシステムの一例を示す概略構成図であ
る。このシステムのRAM3はROM2の容量に対して格段と大
きい容量を持つものである。
CPU1は電源オンによるシステムの立上げ時、ROM2のプ
ログラムによりRAM3にROM2の全プログラムを含むROMデ
ータを共通バス４を介して転送して書き込み、以後読み
出して比較照合することにより、RAM3及びその周辺回路
のチェックであるRAMチェックを行い、異常があれば表
示器DSP5に表示して知らせる。
ログラムによりRAM3にROM2の全プログラムを含むROMデ
ータを共通バス４を介して転送して書き込み、以後読み
出して比較照合することにより、RAM3及びその周辺回路
のチェックであるRAMチェックを行い、異常があれば表
示器DSP5に表示して知らせる。
以下この点について詳述する。
第２図は第１図におけるROM2のROMアドレスとROMデー
タを表した図である。実際のシステムではROM2はキロバ
イト単位の容量を持つのが普通であるが説明の便宜にた
めに、ここでは簡略化してROMの容量は８バイトで示し
てある。
タを表した図である。実際のシステムではROM2はキロバ
イト単位の容量を持つのが普通であるが説明の便宜にた
めに、ここでは簡略化してROMの容量は８バイトで示し
てある。
この図において、ROMの容量は８バイトであり、この
中にデータ１からデータ８までが、アドレスを２進数の
000から111として順番に格納されているものとする。
中にデータ１からデータ８までが、アドレスを２進数の
000から111として順番に格納されているものとする。
第３図は第２図のROMデータがRAMに転送され書き込ま
れた状態を示す図であって、RAMの容量はROM容量の４倍
の32バイトである。この図において、32バイトであるの
でRAMの容量はROMの容量に対応して４分割され、第１ブ
ロックから第４ブロックまでとなる。RAMのアドレスは
２進数の00000から11111までとなり、最初の３桁がブロ
ック内のアドレスで、各ブロックで共通となり、最後の
２桁はブロックのアドレスで４ブロックあるから00から
11までとなる。
れた状態を示す図であって、RAMの容量はROM容量の４倍
の32バイトである。この図において、32バイトであるの
でRAMの容量はROMの容量に対応して４分割され、第１ブ
ロックから第４ブロックまでとなる。RAMのアドレスは
２進数の00000から11111までとなり、最初の３桁がブロ
ック内のアドレスで、各ブロックで共通となり、最後の
２桁はブロックのアドレスで４ブロックあるから00から
11までとなる。
この図に示すように最初の第１ブロックへは第２図の
ROMデータが第１ブロック内のアドレスに応じて順にデ
ータ１からデータ８まで順次書き込まれる。しかし、第
２ブロックに転送する際には、第１ブロックについて用
いたアドレスに１を加算したアドレスでROM2のデータを
読み出し、同様に第２ブロック内に第２ブロック内のア
ドレスに応じて順次書き込む。つまり、この場合には、
先頭で転送されるROMデータはデータ２となり最後のROM
データはデータ１となる。以下、同様にして、ブロック
３では、データ３が先頭となりデータ２が最後となり、
ブロック４では、データ４が先頭となりデータ３が最後
となる。すなわち、ROMデータの転送については、一つ
のブロックが終了するごとに前のブロックで用いたアド
レスに１を加算するようにし、８個のアドレスをループ
化しているということである。
ROMデータが第１ブロック内のアドレスに応じて順にデ
ータ１からデータ８まで順次書き込まれる。しかし、第
２ブロックに転送する際には、第１ブロックについて用
いたアドレスに１を加算したアドレスでROM2のデータを
読み出し、同様に第２ブロック内に第２ブロック内のア
ドレスに応じて順次書き込む。つまり、この場合には、
先頭で転送されるROMデータはデータ２となり最後のROM
データはデータ１となる。以下、同様にして、ブロック
３では、データ３が先頭となりデータ２が最後となり、
ブロック４では、データ４が先頭となりデータ３が最後
となる。すなわち、ROMデータの転送については、一つ
のブロックが終了するごとに前のブロックで用いたアド
レスに１を加算するようにし、８個のアドレスをループ
化しているということである。
このアドレスのループ化状態を第２図に基づいて具体
的に示せば、第１ブロックについては〔（000）（001）
（010）（011）（100）（101）（110）（111）〕で、第
２ブロックについては〔（001）（010）（011）（100）
（101）（110）（111）（000）〕となり、以下同様に、
第３ブロックについては〔（010）（011）（100）（10
1）（110）（111）（000）（001）〕で、第４ブロック
については〔（011）（100）（101）（110）（111）（0
00）（001）（010）〕となる。
的に示せば、第１ブロックについては〔（000）（001）
（010）（011）（100）（101）（110）（111）〕で、第
２ブロックについては〔（001）（010）（011）（100）
（101）（110）（111）（000）〕となり、以下同様に、
第３ブロックについては〔（010）（011）（100）（10
1）（110）（111）（000）（001）〕で、第４ブロック
については〔（011）（100）（101）（110）（111）（0
00）（001）（010）〕となる。
この結果、第３図に示されるように、第１〜第４の各
ブロックまで同じデータが各ブロックについて対応する
ブロック内アドレスにおいて重畳することはない。
ブロックまで同じデータが各ブロックについて対応する
ブロック内アドレスにおいて重畳することはない。
このように、ROMのアドレスをループ化しブロックが
変わる毎にブロック内の各アドレスに他のブロックとは
異なるROMデータを書き込むようにする方法では、ROMの
容量をｎバイトとすると、RAMにはｎバイトの容量のブ
ロックをｎ個設定可能となるので、最大n2バイトの容量
を持つRAM、例えばROMの容量を16キロバイト（KB）とす
ると（16KB）２＝256メガバイトの大容量のRAMのチェッ
クが、上述した従来方法におけるようなチェック漏れな
く、可能となる。
変わる毎にブロック内の各アドレスに他のブロックとは
異なるROMデータを書き込むようにする方法では、ROMの
容量をｎバイトとすると、RAMにはｎバイトの容量のブ
ロックをｎ個設定可能となるので、最大n2バイトの容量
を持つRAM、例えばROMの容量を16キロバイト（KB）とす
ると（16KB）２＝256メガバイトの大容量のRAMのチェッ
クが、上述した従来方法におけるようなチェック漏れな
く、可能となる。
第４図は、ROMデータをRAMに転送して書き込み、その
後読出して比較照合するRAMチェックのフローチャート
である。このフローチャート（以下フローという）にお
いて流れは大きく４つの部分からなる。
後読出して比較照合するRAMチェックのフローチャート
である。このフローチャート（以下フローという）にお
いて流れは大きく４つの部分からなる。
すなわち、（Ａ）ではRAM及びROMのアドレスの初期化
を行い、（Ｂ）ではROMよりデータを読出してRAMに転送
することを各々のアドレスを更新（加算）しつつ、つま
りROMよりデータを各アドレス毎に読出してRAMのブロッ
ク内の各アドレスに転送することを１ブロック分行う。
また、（Ｃ）では次のブロックのためにROMアドレスを
前述したループ状に更新している。そして、（Ｄ）では
転送しRAMに書き込まれたデータを逆の手順により読出
してチェックするものである。
を行い、（Ｂ）ではROMよりデータを読出してRAMに転送
することを各々のアドレスを更新（加算）しつつ、つま
りROMよりデータを各アドレス毎に読出してRAMのブロッ
ク内の各アドレスに転送することを１ブロック分行う。
また、（Ｃ）では次のブロックのためにROMアドレスを
前述したループ状に更新している。そして、（Ｄ）では
転送しRAMに書き込まれたデータを逆の手順により読出
してチェックするものである。
以下（Ａ）から（Ｄ）までの流れを詳述する。尚、フ
ロー中の各数字はステップを表している。
ロー中の各数字はステップを表している。
先ず、RAMの先頭アドレスを設定する（101）。これは
第３図の00000番地である。続いて転送元のROMの先頭ア
ドレスを設定する（102）。これは第２図の000番地であ
る。その後、ROMから１バイト読出し、RAMに転送し書き
込むと共に（103）、ROMとRAMの各々のアドレスに１を
加算しながら（104、105、ROM内の全データをRAMの１つ
のブロックに転送し１ブロックを終了する（106）。
第３図の00000番地である。続いて転送元のROMの先頭ア
ドレスを設定する（102）。これは第２図の000番地であ
る。その後、ROMから１バイト読出し、RAMに転送し書き
込むと共に（103）、ROMとRAMの各々のアドレスに１を
加算しながら（104、105、ROM内の全データをRAMの１つ
のブロックに転送し１ブロックを終了する（106）。
その後、ステップ107で全ブロック終了かを判断する
が、終了していなければROMのアドレスに１を加算して
アドレスを更新する（108）。このステップ108ではRAM
への１ブロック転送毎にROMのアドレスを前述のように
ループ状に更新する。この結果、第３図で説明したよう
にRAMの次のブロックの先頭アドレスにはROMデータが１
バイト分ずれて転送される。
が、終了していなければROMのアドレスに１を加算して
アドレスを更新する（108）。このステップ108ではRAM
への１ブロック転送毎にROMのアドレスを前述のように
ループ状に更新する。この結果、第３図で説明したよう
にRAMの次のブロックの先頭アドレスにはROMデータが１
バイト分ずれて転送される。
以下、ステップ103より同じことを繰り返す。具体的
には、第３図の例では３回繰り返し、ステップ107に至
り全ブロック終了かを判断し、終了ならばステップ109
に進む。
には、第３図の例では３回繰り返し、ステップ107に至
り全ブロック終了かを判断し、終了ならばステップ109
に進む。
ステップ109では、RAMに書き込んだROMデータの読出
しを始め、RAM、ROMのアドレスを再設定し、ROMデータ
の（Ｂ）における転送時と同様にアドレスを更新しなが
らROMデータとRAMデータの比較照合チェックをRAMの容
量の全領域にわたって行い、異常があれば第１図の表示
器DSP5に表示して知らせる。正常であればシステムの運
用開始となる。
しを始め、RAM、ROMのアドレスを再設定し、ROMデータ
の（Ｂ）における転送時と同様にアドレスを更新しなが
らROMデータとRAMデータの比較照合チェックをRAMの容
量の全領域にわたって行い、異常があれば第１図の表示
器DSP5に表示して知らせる。正常であればシステムの運
用開始となる。
以上説明したように本発明によれば、ROMのアドレス
をループ化し、ブロックが替わる毎に前のブロックにお
けるアドレスに１を加算したアドレスでROMデータを転
送するようにすることにより、ブロック内での先頭アド
レスに転送されるROMデータのアドレスがブロック毎に
順次１アドレス分ずれるようにし、各ブロック間で対応
する各ブロック内アドレスに同じデータが重畳すること
はないようにしているので、たとえ（ROM容量）＜（RAM
の容量）の場合でも異常を見過ごすということなく、し
かも、ROM容量をｎバイトとすると、ｎバイトの容量の
ブロックがｎ個設定される範囲の容量、つまりn2バイト
という大容量のRAMのチェックが可能である。
をループ化し、ブロックが替わる毎に前のブロックにお
けるアドレスに１を加算したアドレスでROMデータを転
送するようにすることにより、ブロック内での先頭アド
レスに転送されるROMデータのアドレスがブロック毎に
順次１アドレス分ずれるようにし、各ブロック間で対応
する各ブロック内アドレスに同じデータが重畳すること
はないようにしているので、たとえ（ROM容量）＜（RAM
の容量）の場合でも異常を見過ごすということなく、し
かも、ROM容量をｎバイトとすると、ｎバイトの容量の
ブロックがｎ個設定される範囲の容量、つまりn2バイト
という大容量のRAMのチェックが可能である。
したがって、本発明によるチェック方法によれば、RA
Mに大量のデータを蓄積する方式を採用する機器におけ
る信頼性をより一層向上させることができる。
Mに大量のデータを蓄積する方式を採用する機器におけ
る信頼性をより一層向上させることができる。
第１図はCPUを搭載し、ROMとRAMを有するシステムの一
例を示す概略構成図、 第２図はROMアドレスとROMデータの一例を表した図、 第３図はROMデータがRAMに転送されて書き込まれた状態
を示す図、 第４図はROMデータをRAMに転送し、書き込み、その後読
出して照合するRAMチェックのフローチャート図、 第５図は従来のチェック方法におけるRAMアドレス空間
図、 第６図は従来の他のチェック方法におけるRAMアドレス
空間図、そして 第７図は第６図のチェック方法においてROMデータがRAM
に転送されて書き込まれた状態を示す図である。 １……CPU、２……ROM、３……RAM、４……共通バス、
５……表示器（DSP）
例を示す概略構成図、 第２図はROMアドレスとROMデータの一例を表した図、 第３図はROMデータがRAMに転送されて書き込まれた状態
を示す図、 第４図はROMデータをRAMに転送し、書き込み、その後読
出して照合するRAMチェックのフローチャート図、 第５図は従来のチェック方法におけるRAMアドレス空間
図、 第６図は従来の他のチェック方法におけるRAMアドレス
空間図、そして 第７図は第６図のチェック方法においてROMデータがRAM
に転送されて書き込まれた状態を示す図である。 １……CPU、２……ROM、３……RAM、４……共通バス、
５……表示器（DSP）
Claims (1)
- 【請求項１】ROMデータをROMのアドレス順に順次RAMに
転送して書き込み、転送終了後はROMデータとRAMデータ
をアドレス順に順次読み出し、転送元のROMデータと読
み出したRAMデータの一致、不一致を照合することによ
りRAM及びその周辺回路の正常・異常を判断するについ
て、ROMより格段に大きい容量のRAMをROMの容量に対応
する容量のブロックに分割し、このブロックに基づいて
前記処理を行う大容量RAM及びその周辺回路のチェック
方法に於いて、ROMのアドレスをループ化し、RAMにおけ
るブロックが替わる毎に前のブロックにおけるアドレス
に１を加算したアドレスでROMデータを該当のブロック
に転送するようにすることにより、ブロック内での先頭
アドレスに転送されるROMデータのアドレスがブロック
毎に順次１アドレス分ずれるようにし、各ブロック間で
対応する各ブロック内アドレスに同じデータが重畳する
ことはないようにして全ブロックにROMデータを書き込
み、この書き込みが終了したら、各ブロックごとにRAM
データを読み出すと共に、RAM及びROMそれぞれのアドレ
スを再設定し、転送時と同様にアドレスを更新しながら
RAMデータとROMデータの照合を各ブロックについて行な
うことを特徴とする大容量RAM及びその周辺回路のチェ
ック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088042A JP2557102B2 (ja) | 1989-04-10 | 1989-04-10 | 大容量ｒａｍ及びその周辺回路のチェック方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088042A JP2557102B2 (ja) | 1989-04-10 | 1989-04-10 | 大容量ｒａｍ及びその周辺回路のチェック方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02267800A JPH02267800A (ja) | 1990-11-01 |
| JP2557102B2 true JP2557102B2 (ja) | 1996-11-27 |
Family
ID=13931771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1088042A Expired - Fee Related JP2557102B2 (ja) | 1989-04-10 | 1989-04-10 | 大容量ｒａｍ及びその周辺回路のチェック方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2557102B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011125374A (ja) * | 2009-12-15 | 2011-06-30 | Daito Giken:Kk | 遊技台 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821006B2 (ja) * | 1988-10-06 | 1996-03-04 | 株式会社東芝 | Ｒａｍチェック方法 |
-
1989
- 1989-04-10 JP JP1088042A patent/JP2557102B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02267800A (ja) | 1990-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4393500A (en) | Method of modifying data stored in non-volatile memory and testing for power failure occurring during modification | |
| US6546517B1 (en) | Semiconductor memory | |
| US20080016415A1 (en) | Evaluation system and method | |
| US6381686B1 (en) | Parallel processor comprising multiple sub-banks to which access requests are bypassed from a request queue when corresponding page faults are generated | |
| CN109952565A (zh) | 内存访问技术 | |
| US4368532A (en) | Memory checking method | |
| JPS61114353A (ja) | 要求時ペ−ジングメモリを有するデジタルデ−タ処理システムのアクセス照合構成体 | |
| CN114051611A (zh) | 用于非连续存储器的dma分散和聚集操作 | |
| JPH02234242A (ja) | 部分書込み制御装置 | |
| JP2557102B2 (ja) | 大容量ｒａｍ及びその周辺回路のチェック方法 | |
| JP2021515308A (ja) | デバイスをデバッグするときにメタデータにアクセスするための装置及び方法 | |
| JPS6129024B2 (ja) | ||
| US20020157047A1 (en) | Logical verification apparatus and method for memory control circuit | |
| JPS6218063B2 (ja) | ||
| JP2954666B2 (ja) | メモリチェック方式 | |
| JPH0210446A (ja) | バッファ記憶装置 | |
| JPS59158450A (ja) | プログラムテスト装置 | |
| JPH01194046A (ja) | メモリアクセス方式 | |
| JPS61214039A (ja) | キヤツシユメモリ | |
| JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
| JPH02207355A (ja) | メモリ読出し方式 | |
| JPS6120160A (ja) | アドレツシング例外検出方式 | |
| JPS6195464A (ja) | デ−タ保護方式 | |
| JPH0512071A (ja) | トレース回路 | |
| JPH01119843A (ja) | アドレス変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |