JP2011125374A - 遊技台 - Google Patents

Abstract

【課題】記憶手段の検査を迅速に行うことができる遊技台を提供することである。
【解決手段】所定のデータを第２の記憶手段に書き込み処理と、第１の記憶手段および第２の記憶手段に記憶されているデータを読み込み処理と、を実行可能であり、読み込み処理が読み込んだデータに基づいて制御を行う制御手段を備え、第１の記憶手段に記憶されている第１のデータを読み込む第１の処理と、第１の処理が読み込んだ第１のデータを第２のデータとして第２の記憶手段に書き込む第２の処理と、第２の記憶手段に記憶されている第２のデータを読み込む第３の処理と、第１の処理により第１の記憶手段から読み込んだ第１のデータの読み込み結果および第３の処理により第２の記憶手段から読み込んだ第２のデータの読み込み結果を比較する比較処理と、比較処理による比較結果が特定の比較結果であった場合に行われる異常処理と、を制御手段が実行可能であることを特徴とする。
【選択図】図５

Description

本発明は、パチンコ機やスロットマシン（パチスロ機）に代表される遊技台に関する。

従来、パチンコ機などの遊技台では、遊技盤の遊技領域に、遊技球が入賞可能な始動口と、複数個の図柄を変動表示可能な図柄表示部を備え、始動口に遊技球が入賞すると、図柄表示部の図柄を所定時間変動して、変動後の図柄が予め定めた特定図柄の組み合わせである特定態様になった場合に、可変入賞手段を所定時間開放させる等、遊技者に有利な遊技状態を発生させるようにしている。

この種の遊技台では、電源断後の復電時に、メモリに格納した値のチェックサムを算出し、このチェックサムの結果によって状態を判断するのに用いている（例えば、特許文献１参照）。

特開２００８−１８３３１７号公報

特許文献１に記載のような従来の遊技台では、メモリすなわち記憶手段の検査を記憶手段ごとに行うものであるが、遊技台を迅速に遊技可能な状態にするためにも、検査を迅速に行うことが望まれる。

本発明の目的は、記憶手段の検査を迅速に行うことができる遊技台を提供することにある。

本発明は上記の目的を達成するために、所定のデータを第２の記憶手段に書き込む書き込み処理と、第１の記憶手段および前記第２の記憶手段に記憶されているデータを読み込む読み込み処理と、を実行可能であり、前記読み込み処理が読み込んだデータに基づいて制御を行う制御手段を備えた遊技台であって、前記第１の記憶手段に記憶されている第１のデータを読み込む第１の処理と、前記第１の処理が読み込んだ前記第１のデータを第２のデータとして前記第２の記憶手段に書き込む第２の処理と、前記第２の記憶手段に記憶されている第２のデータを読み込む第３の処理と、前記第１の処理により前記第１の記憶手段から読み込んだ前記第１のデータの読み込み結果および前記第３の処理により前記第２の記憶手段から読み込んだ前記第２のデータの読み込み結果を比較する比較処理と、前記比較処理による比較結果が特定の比較結果であった場合に行われる異常処理と、を前記制御手段が実行可能であることを特徴とする。

本発明によれば、記憶手段の検査を迅速に行うことができる。

パチンコ機１００を正面側（遊技者側）から見た外観斜視図である。 図１のパチンコ機１００を背面側から見た外観図である。 遊技盤２００を正面から見た略示正面図である。 制御部の回路ブロック図を示したものである。 （ａ）は、図４に示した主制御部３００のＣＰＵ３０４とＲＯＭ３０６とＲＡＭ３０８との接続関係を示すブロック図であり、（ｂ）は、図４に示した第１副制御部４００のＣＰＵ３０４とＲＯＭ３０６とＲＡＭ３０８との接続関係を示すブロック図である。 （ａ）は特図の停止図柄態様の一例を示したものであり、（ｂ）は装飾図柄の一例を示したものであり、（ｃ）は普図の停止表示図柄の一例を示したものである。 主制御部メイン処理の流れを示すフローチャートである。 （ａ）は、実施例１に係るメモリ接続状態確認処理の流れを示すフローチャートであり、（ｂ）はＲＯＭ３０６の様子の一例を示す表図であり、（ｃ）はＲＡＭ３０８の様子の一例を示す表図であり、（ｄ）はメモリ接続状態確認の結果が異常である場合の一例を示す図であり、（ｅ）はメモリ接続状態確認の結果が正常である場合の一例を示す図である。 主制御部タイマ割込処理の流れを示すフローチャートである。 （ａ）は、第１副制御部４００のＣＰＵ４０４が実行するメイン処理のフローチャートであり、（ｂ）は、第１副制御部４００のコマンド受信（ストローブ）割込み処理のフローチャートであり、（ｃ）は、第１副制御部４００のタイマ割込処理のフローチャートであり、（ｄ）は、第１副制御部４００の画像制御処理のフローチャートである。 （ａ）は第１副制御部４００のＣＰＵ４０４が実行する第１副制御部リセット信号割込み処理のフローチャートであり、（ｂ）は、ＲＯＭ４０６の様子の一例を示す表図であり、（ｃ）はＲＡＭ４０８の様子の一例を示す表図である。 （ａ）は、第２副制御部５００のＣＰＵ５０４が実行するメイン処理のフローチャートであり、（ｂ）は、第２副制御部５００のコマンド受信割込処理のフローチャートであり、（ｃ）は、第２副制御部５００のタイマ割込処理のフローチャートであり、（ｄ）は、（ａ）のステップＳＧ０７のコマンド処理のフローチャートである。 実施例３の第１副制御部４００のＣＰＵ４０４が実行する第１副制御部リセット信号割込み処理のフローチャートである。 （ａ）は、実施例３のＲＯＭ４０６の様子の一例を示す表図であり、（ｂ）は、実施例３のＲＡＭ４０８の様子の一例を示す表図である。 （ａ）は、実施例４のＲＯＭ４０６の様子の一例を示す表図であり、（ｂ）は、実施例４のＲＡＭ４０８の様子の一例を示す表図である。 （ａ）は、連続したアドレスを用いない場合のＲＯＭ４０６の様子の一例を示す表図であり、（ｂ）は、連続したアドレスを用いない場合のＲＡＭ４０８の様子の一例を示す表図である。 本発明が適用される遊技台の一例であるスロットマシンの構成を示す略示正面図である。

以下、図面を用いて、本発明の実施形態に係る遊技台（例えば、パチンコ機１００等の弾球遊技機やスロット機等の回胴遊技機）について詳細に説明する。

＜全体構成＞
まず、図１を用いて、本発明の実施形態１に係るパチンコ機１００の全体構成について説明する。なお、同図はパチンコ機１００を正面側（遊技者側）から見た外観斜視図である。

パチンコ機１００は、外部的構造として、外枠１０２と、本体１０４と、前面枠扉１０６と、球貯留皿付扉１０８と、発射装置１１０と、遊技盤２００と、をその前面に備える。

外枠１０２は、遊技機設置営業店に設けられた設置場所（島設備等）へと固定させるための縦長方形状から成る木製の枠部材である。

本体１０４は、外枠１０２の内部に備えられ、ヒンジ部１１２を介して外枠１０２に回動自在に装着された縦長方形状の遊技機基軸体となる部材である。また、本体１０４は、枠状に形成され、内側に空間部１１４を有している。

前面枠扉１０６は、ロック機能付きで且つ開閉自在となるようにパチンコ機１００の前面側となる本体１０４の前面に対しヒンジ部１１２を介して装着され、枠状に構成されることでその内側を開口部１１６とした扉部材である。なお、この前面枠扉１０６には、開口部１１６にガラス製又は樹脂製の透明板部材１１８が設けられ、前面側には、スピーカ１２０や枠ランプ１２２が取り付けられている。前面枠扉１０６の後面と遊技盤２００の前面とで遊技領域１２４を区画形成する。

球貯留皿付扉１０８は、パチンコ機１００の前面において本体１０４の下側に対して、ロック機能付きで且つ開閉自在となるように装着された扉部材である。球貯留皿付扉１０８は、複数の遊技球（以下、単に「球」と称する場合がある）が貯留可能で且つ発射装置１１０へと遊技球を案内させる通路が設けられている上皿１２６と、上皿１２６に貯留しきれない遊技球を貯留する下皿１２８と、遊技者の操作によって上皿１２６に貯留された遊技球を下皿１２８へと排出させる球抜ボタン１３０と、遊技者の操作によって下皿１２８に貯留された遊技球を不図示の遊技球収集容器（俗称、ドル箱）へと排出させる球排出レバー１３２と、遊技者の操作によって発射装置１１０へと案内された遊技球を遊技盤２００の遊技領域１２４へと打ち出す球発射ハンドル１３４と、遊技者の操作によって各種演出装置２０６（図３参照）の演出態様に変化を与えるチャンスボタン１３６と、チャンスボタン１３６を発光させるチャンスボタンランプ１３８と、遊技店に設置された不図示のカードユニット（ＣＲユニット）に対して球貸し指示を行う球貸操作ボタン１４０と、カードユニットに対して遊技者の残高の返却指示を行う返却操作ボタン１４２と、遊技者の残高やカードユニットの状態を表示する球貸表示部１４４と、を備える。

発射装置１１０は、本体１０４の下方に取り付けられ、球発射ハンドル１３４が遊技者に操作されることによって回動する発射杆１４６と、遊技球を発射杆１４６の先端で打突する発射槌１４８と、を備える。

遊技盤２００は、前面に遊技領域１２４を有し、本体１０４の空間部１１４に臨むように、所定の固定部材を用いて本体１０４に着脱自在に装着されている。なお、遊技領域１２４は、遊技盤２００を本体１０４に装着した後、開口部１１６から観察することができる。

図２は、図１のパチンコ機１００を背面側から見た外観図である。

パチンコ機１００の背面上部には、上方に開口した開口部を有し、遊技球を一時的に貯留するための球タンク１５０と、この球タンク１５０の下方に位置し、球タンク１５０の底部に形成した連通孔を通過して落下する球を背面右側に位置する払出装置１５２に導くためのタンクレール１５４とを配設している。

払出装置１５２は、筒状の部材からなり、その内部には、不図示の払出モータとスプロケットと払出センサとを備えている。

スプロケットは、払出モータによって回転可能に構成されており、タンクレール１５４を通過して払出装置１５２内に流下した遊技球を一時的に滞留させると共に、払出モータを駆動して所定角度だけ回転することにより、一時的に滞留した遊技球を払出装置１５２の下方へ１個ずつ送り出すように構成している。

払出センサは、スプロケットが送り出した遊技球の通過を検知するためのセンサであり、遊技球が通過しているときにハイまたはローの何れか一方の信号を、遊技球が通過していないときはハイまたはローの何れか他方の信号を不図示の払出制御部６００へ出力する。なお、この払出センサを通過した遊技球は、不図示の球レールを通過してパチンコ機１００の表側に配設した上皿１２６に到達するように構成しており、パチンコ機１００は、この構成により遊技者に対して球の払い出しを行う。

払出装置１５２の図中左側には、遊技全般の制御処理を行う主制御部３００を構成する主基板１５６を収納する主基板ケース１５８、主制御部３００が生成した処理情報に基づいて演出に関する制御処理を行う第１副制御部４００を構成する第１副基板１６０を収納する第１副基板ケース１６２、第１副制御部４００が生成した処理情報に基づいて演出に関する制御処理を行う第２副制御部５００を構成する第２副基板１６４を収納する第２副基板ケース１６６、遊技球の払出に関する制御処理を行う払出制御部６００を構成するとともに遊技店員の操作によってエラーを解除するエラー解除スイッチ１６８を備える払出基板１７０を収納する払出基板ケース１７２、遊技球の発射に関する制御処理を行う発射制御部６３０を構成する発射基板１７４を収納する発射基板ケース１７６、各種電気的遊技機器に電源を供給する電源管理部６６０を構成するとともに遊技店員の操作によって電源をオンオフする電源スイッチ１７８と電源投入時に操作されることによってＲＡＭクリア信号を主制御部３００に出力するＲＡＭクリアスイッチ１８０とを備える電源基板１８２を収納する電源基板ケース１８４、および、払出制御部６００とカードユニットとの信号の送受信を行うＣＲインタフェース部１８６を配設している。

図３は、遊技盤２００を正面から見た略示正面図である。

遊技盤２００には、外レール２０２と内レール２０４とを配設し、遊技球が転動可能な遊技領域１２４を区画形成している。

遊技領域１２４の略中央には、演出装置２０６を配設している。この演出装置２０６には、略中央に装飾図柄表示装置２０８を配設し、装飾図柄表示装置２０８の下部に、普通図柄表示装置２１０と、第１特別図柄表示装置２１２と、第２特別図柄表示装置２１４と、普通図柄保留ランプ２１６と、第１特別図柄保留ランプ２１８と、第２特別図柄保留ランプ２２０と、高確中ランプ２２２と、を配設し、装飾図柄表示装置２０８の右側に演出可動体２２４を配設している。なお、以下、普通図柄を「普図」、特別図柄を「特図」と称する場合がある。

装飾図柄表示装置２０８は、装飾図柄ならびに演出に用いる様々な表示を行うための表示装置であり、本実施例では液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）によって構成する。この装飾図柄表示装置２０８は、左図柄表示領域２０８ａ、中図柄表示領域２０８ｂ、右図柄表示領域２０８ｃおよび演出表示領域２０８ｄの４つの表示領域に分割し、左図柄表示領域２０８ａ、中図柄表示領域２０８ｂおよび右図柄表示領域２０８ｃはそれぞれ異なった装飾図柄を表示し、演出表示領域２０８ｄは演出に用いる画像を表示する。さらに、各表示領域２０８ａ、２０８ｂ、２０８ｃ、２０８ｄの位置や大きさは、装飾図柄表示装置２０８の表示画面内で自由に変更することを可能としている。なお、装飾図柄表示装置２０８として液晶表示装置を採用しているが、液晶表示装置でなくとも、種々の演出や種々の遊技情報を表示可能に構成されていればよく、例えば、ドットマトリクス表示装置、７セグメント表示装置、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）表示装置、リール（ドラム）式表示装置、リーフ式表示装置、プラズマディスプレイ、プロジェクタを含む他の表示デバイスを採用してもよい。

普図表示装置２１０は、普図の表示を行うための表示装置であり、本実施例では７セグメントＬＥＤによって構成する。第１特図表示装置２１２および第２特図表示装置２１４は、特図の表示を行うための表示装置であり、本実施例では７セグメントＬＥＤによって構成する。

普図保留ランプ２１６は、保留している普図変動遊技（詳細は後述）の数を示すためのランプであり、本実施例では、普図変動遊技を所定数（例えば、２つ）まで保留することを可能としている。第１特図保留ランプ２１８および第２特図保留ランプ２２０は、保留している特図変動遊技（詳細は後述）の数を示すためのランプであり、本実施例では、特図変動遊技を所定数（例えば、４つ）まで保留することを可能としている。高確中ランプ２２２は、遊技状態が大当りが発生し易い高確率状態であること、または高確率状態になることを示すためのランプであり、遊技状態を大当りが発生し難い低確率状態から高確率状態にする場合に点灯し、高確率状態から低確率状態にする場合に消灯する。

また、この演出装置２０６の周囲には、一般入賞口２２６と、普図始動口２２８と、第１特図始動口２３０と、第２特図始動口２３２と、可変入賞口２３４と、を配設している。

一般入賞口２２６は、本実施例では遊技盤２００に複数配設しており、この一般入賞口２２６への入球を所定の球検出センサ（図示省略）が検出した場合（一般入賞口２２６に入賞した場合）、払出装置１５２を駆動し、所定の個数（例えば、１０個）の球を賞球として上皿１２６に排出する。上皿１２６に排出した球は遊技者が自由に取り出すことが可能であり、これらの構成により、入賞に基づいて賞球を遊技者に払い出すようにしている。

なお、一般入賞口２２６に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。本実施例では、入賞の対価として遊技者に払い出す球を「賞球」、遊技者に貸し出す球を「貸球」と区別して呼ぶ場合があり、「賞球」と「貸球」を総称して「球（遊技球）」と呼ぶ。

普図始動口２２８は、ゲートやスルーチャッカーと呼ばれる、遊技領域１２４の所定の領域を球が通過したか否かを判定するための装置で構成しており、本実施例では遊技盤２００の左側に１つ配設している。普図始動口２２８を通過した球は一般入賞口２２６に入球した球と違って、遊技島側に排出することはない。球が普図始動口２２８を通過したことを所定の玉検出センサが検出した場合、パチンコ機１００は、普図表示装置２１０による普図変動遊技を開始する。

第１特図始動口２３０は、本実施例では遊技盤２００の中央に１つだけ配設している。この第１特図始動口２３０への入球を所定の球検出センサが検出した場合、後述する払出装置１５２を駆動し、所定の個数（例えば、３個）の球を賞球として上皿１２６に排出するとともに、第１特図表示装置２１２による特図変動遊技を開始する。なお、第１特図始動口２３０に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。

第２特図始動口２３２は、電動チューリップ（電チュー）と呼ばれ、本実施例では第１特図始動口２３０の真下に１つだけ配設している。この第２特図始動口２３２は、左右に開閉自在な羽根２３２ａを備え、羽根２３２ａの閉鎖中は球の入球が不可能であり、普図変動遊技に当選し、普図表示装置２１０が当たり図柄を停止表示した場合に羽根２３２ａが所定の時間間隔、所定の回数で開閉する。第２特図始動口２３２への入球を所定の球検出センサが検出した場合、払出装置１５２を駆動し、所定の個数（例えば、４個）の球を賞球として上皿１２６に排出するとともに、第２特図表示装置２１４による特図変動遊技を開始する。なお、第２特図始動口２３２に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。

可変入賞口２３４は、大入賞口またはアタッカーと呼ばれ、本実施例では遊技盤２００の中央部下方に１つだけ配設している。この可変入賞口２３４は、開閉自在な扉部材２３４ａを備え、扉部材２３４ａの閉鎖中は球の入球が不可能であり、特図変動遊技に当選して特図表示装置２１２、２１４が大当たり図柄を停止表示した場合に扉部材２３４ａが所定の時間間隔（例えば、開放時間２９秒、閉鎖時間１．５秒）、所定の回数（例えば１５回）で開閉する。

可変入賞口２３４への入球を所定の球検出センサが検出した場合、払出装置１５２を駆動し、所定の個数（例えば、１５個）の球を賞球として上皿１２６に排出する。なお、可変入賞口２３４に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。

さらに、これらの入賞口や始動口の近傍には、風車と呼ばれる円盤状の打球方向変換部材２３６や、遊技釘２３８を複数個、配設していると共に、内レール２０４の最下部には、いずれの入賞口や始動口にも入賞しなかった球をパチンコ機１００の裏側に誘導した後、遊技島側に排出するためのアウト口２４０を設けている。

このパチンコ機１００は、遊技者が上皿１２６に貯留している球を発射レールの発射位置に供給し、遊技者の球発射ハンドル１３４の操作量に応じた強度で発射モータを駆動し、発射杆１４６および発射槌１４８によって外レール２０２、内レール２０４を通過させて遊技領域１２４に打ち出す。そして、遊技領域１２４の上部に到達した球は、打球方向変換部材２３６や遊技釘２３８等によって進行方向を変えながら下方に落下し、入賞口（一般入賞口２２６、可変入賞口２３４）や始動口（第１特図始動口２３０、第２特図始動口２３２）に入賞するか、いずれの入賞口や始動口にも入賞することなく、または普図始動口２２８を通過するのみでアウト口２４０に到達する。

＜演出装置２０６＞
次に、パチンコ機１００の演出装置２０６について説明する。演出装置２０６は、第１副制御部４００や第２副制御部５００により駆動制御される。

この演出装置２０６の前面側には、遊技球の転動可能な領域にワープ装置２４２およびステージ２４４を配設し、遊技球の転動不可能な領域に演出可動体２２４を配設している。また、演出装置２０６の背面側には、装飾図柄表示装置２０８および遮蔽装置２４６（以下、扉と称する場合がある）を配設している。すなわち、演出装置２０６において、装飾図柄表示装置２０８および遮蔽装置２４６は、ワープ装置２４２、ステージ２４４、および演出可動体２２４の後方に位置することとなる。

ワープ装置２４２は、演出装置２０６の左上方に設けたワープ入口２４２ａに入った遊技球を演出装置２０６の前面下方のステージ２４４にワープ出口２４２ｂから排出する。

ステージ２４４は、ワープ出口２４２ｂから排出された球や、遊技盤２００の遊技釘２３８などによって乗り上げた球などが転動可能であり、ステージ２４４の中央部には、通過した球が第１特図始動口２３０へ入球し易くなるスペシャルルート２４４ａを設けている。

演出可動体２２４は、本実施例では人間の右腕の上腕と前腕を模した上腕部２２４ａと前腕部２２４ｂとからなり、肩の位置に上腕部２２４ａを回動させる不図示の上腕モータと肘の位置に前腕部２２４ｂを回動させる不図示の前腕モータを備える。演出可動体２２４は、上腕モータと前腕モータによって装飾図柄表示装置２０８の前方を移動する。

遮蔽装置２４６は、格子状の左扉２４６ａおよび右扉２４６ｂからなり、装飾図柄表示装置２０８および前面ステージ２４４の間に配設する。左扉２４６ａおよび右扉２４６ｂの上部には、不図示の２つのプーリに巻き回したベルトをそれぞれ固定している。すなわち、左扉２４６ａおよび右扉２４６ｂは、モータによりプーリを介して駆動するベルトの動作に伴って左右にそれぞれ移動する。

遮蔽装置２４６は、左扉２４６ａおよび右扉２４６ｂを閉じた状態ではそれぞれの内側端部が重なり、遊技者が装飾図柄表示装置２０８を視認し難いように遮蔽する。左扉２４６ａおよび右扉２４６ｂを開いた状態ではそれぞれの内側端部が装飾図柄表示装置２０８の表示画面の外側端部と若干重なるが、遊技者は装飾図柄表示装置２０８の表示の全てを視認可能である。また、左扉２４６ａおよび右扉２４６ｂは、それぞれ任意の位置で停止可能であり、例えば、表示した装飾図柄がどの装飾図柄であるかを遊技者が識別可能な程度に、装飾図柄の一部だけを遮蔽するようなことができる。

なお、左扉２４６ａおよび右扉２４６ｂは、格子の孔から後方の装飾図柄表示装置２０８の一部を視認可能にしてもよいし、格子の孔の障子部分を半透明のレンズ体で塞ぎ、後方の装飾図柄表示装置２０８による表示を漠然と遊技者に視認させるようにしてもよいし、格子の孔の障子部分を完全に塞ぎ（遮蔽し）、後方の装飾図柄表示装置２０８を全く視認不可にしてもよい。

＜制御部＞
次に、図４を用いて、このパチンコ機１００の制御部の回路構成について詳細に説明する。なお、同図は制御部の回路ブロック図を示したものである。

パチンコ機１００の制御部は、大別すると、遊技の中枢部分を制御する主制御部３００と、主制御部３００が送信するコマンド信号（以下、単に「コマンド」と呼ぶ）に応じて主に演出の制御を行う第１副制御部４００と、第１副制御部４００より送信されたコマンドに基づいて各種機器を制御する第２副制御部５００と、主制御部３００が送信するコマンドに応じて主に遊技球の払い出しに関する制御を行う払出制御部６００と、遊技球の発射制御を行う発射制御部６３０と、パチンコ機１００に供給される電源を制御する電源管理部６６０と、によって構成している。

＜主制御部＞
まず、パチンコ機１００の主制御部３００について説明する。

主制御部３００は、主制御部３００の全体を制御する基本回路３０２を備えており、この基本回路３０２には、ＣＰＵ３０４と、制御プログラムや各種データを記憶するためのＲＯＭ３０６と、一時的にデータを記憶するためのＲＡＭ３０８と、各種デバイスの入出力を制御するためのＩ／Ｏ３１０と、時間や回数等を計測するためのカウンタタイマ３１２と、プログラム処理の異常を監視するＷＤＴ３１４を搭載している。なお、ＲＯＭ３０６やＲＡＭ３０８については他の記憶装置を用いてもよく、この点は後述する第１副制御部４００についても同様である。この基本回路３０２のＣＰＵ３０４は、水晶発振器３１６ｂが出力する所定周期のクロック信号をシステムクロックとして入力して動作する。

また、基本回路３０２には、水晶発振器３１６ａが出力するクロック信号を受信する度に０〜６５５３５の範囲で数値を変動させるハードウェア乱数カウンタとして使用しているカウンタ回路３１８（この回路には２つのカウンタを内蔵しているものとする）と、所定の球検出センサ、例えば各始動口、入賞口、可変入賞口を通過する遊技球を検出するセンサや、前面枠扉開放センサや内枠開放センサや下皿満タンセンサを含む各種センサ３２０が出力する信号を受信し、増幅結果や基準電圧との比較結果をカウンタ回路３１８および基本回路３０２に出力するためのセンサ回路３２２と、所定の図柄表示装置、例えば第１特図表示装置２１２や第２特図表示装置２１４の表示制御を行うための駆動回路３２４と、所定の図柄表示装置、例えば普図表示装置２１０の表示制御を行うための駆動回路３２６と、各種状態表示部３２８（例えば、普図保留ランプ２１６、第１特図保留ランプ２１８、第２特図保留ランプ２２０、高確中ランプ２２２等）の表示制御を行うための駆動回路３３０と、所定の可動部材、例えば第２特図始動口２３２の羽根部材２３２ａや可変入賞口２３４の扉部材２３４ａ等を開閉駆動する各種ソレノイド３３２を制御するための駆動回路３３４を接続している。

なお、第１特図始動口２３０に球が入賞したことを球検出センサ３２０が検出した場合には、センサ回路３２２は球を検出したことを示す信号をカウンタ回路３１８に出力する。この信号を受信したカウンタ回路３１８は、第１特図始動口２３０に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、第１特図始動口２３０に対応する内蔵のカウンタ値記憶用レジスタに記憶する。また、カウンタ回路３１８は、第２特図始動口２３２に球が入賞したことを示す信号を受信した場合も同様に、第２特図始動口２３２に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、第２特図始動口２３２に対応する内蔵のカウンタ値記憶用レジスタに記憶する。

さらに、基本回路３０２には、情報出力回路３３６を接続しており、主制御部３００は、この情報出力回路３３６を介して、外部のホールコンピュータ（図示省略）等が備える情報入力回路３５０にパチンコ機１００の遊技情報（例えば、遊技状態）を出力する。

また、主制御部３００には、電源管理部６６０から主制御部３００に供給している電源の電圧値を監視する電圧監視回路３３８を設けており、この電圧監視回路３３８は、電源の電圧値が所定の値（本実施例では９ｖ）未満である場合に電圧が低下したことを示す低電圧信号を基本回路３０２に出力する。

また、主制御部３００には、電源が投入されると起動信号（リセット信号）を出力する起動信号出力回路（リセット信号出力回路）３４０を設けており、ＣＰＵ３０４は、この起動信号出力回路３４０から起動信号を入力した場合に、遊技制御を開始する（後述する主制御部メイン処理を開始する）。

また、主制御部３００は、第１副制御部４００にコマンドを送信するための出力インタフェースと、払出制御部６００にコマンドを送信するための出力インタフェースをそれぞれ備えており、この構成により、第１副制御部４００および払出制御部６００との通信を可能としている。なお、主制御部３００と第１副制御部４００および払出制御部６００との情報通信は一方向の通信であり、主制御部３００は第１副制御部４００および払出制御部６００にコマンド等の信号を送信できるように構成しているが、第１副制御部４００および払出制御部６００からは主制御部３００にコマンド等の信号を送信できないように構成している。

＜副制御部＞
次に、パチンコ機１００の第１副制御部４００について説明する。第１副制御部４００は、主に主制御部３００が送信したコマンド等に基づいて第１副制御部４００の全体を制御する基本回路４０２を備えており、この基本回路４０２には、ＣＰＵ４０４と、制御プログラムや各種演出データを記憶するためのＲＯＭ４０６と、一時的にデータを記憶するためのＲＡＭ４０８と、各種デバイスの入出力を制御するためのＩ／Ｏ４１０と、時間や回数等を計測するためのカウンタタイマ４１２と、プログラム処理の異常を監視するＷＤＴ４１４を搭載している。この基本回路４０２のＣＰＵ４０４は、水晶発振器４１５が出力する所定周期のクロック信号をシステムクロックとして入力して動作する。なお、ＲＯＭ４０６は、制御プログラムと各種演出データとを別々のＲＯＭに記憶させてもよい。

また、基本回路４０２には、スピーカ１２０（およびアンプ）の制御を行うための音源ＩＣ４１６と、各種ランプ４１８（例えば、チャンスボタンランプ１３８）の制御を行うための駆動回路４２０と、遮蔽装置２４６の駆動制御を行うための駆動回路４３２と、遮蔽装置２４６の現在位置を検出する遮蔽装置センサ４３０やチャンスボタン１３６の押下を検出するチャンスボタン検出センサ４２６からの検出信号を基本回路４０２に出力するセンサ回路４２８と、ＣＰＵ４０４からの信号に基づいてＲＯＭ４０６に記憶された画像データ等を読み出してＶＲＡＭ４３６のワークエリアを使用して表示画像を生成して装飾図柄表示装置２０８に画像を表示するＶＤＰ（ビデオ・ディスプレイ・プロセッサー）４３４と、を接続している。

次に、パチンコ機１００の第２副制御部５００について説明する。第２副制御部５００は、第１副制御部４００が送信した制御コマンドを入力インタフェースを介して受信し、この制御コマンドに基づいて第２副制御部５００の全体を制御する基本回路５０２を備えており、この基本回路５０２は、ＣＰＵ５０４と、一時的にデータを記憶するためのＲＡＭ５０８と、各種デバイスの入出力を制御するためのＩ／Ｏ５１０と、時間や回数等を計測するためのカウンタタイマ５１２を搭載している。基本回路５０２のＣＰＵ５０４は、水晶発振器５１４が出力する所定周期のクロック信号をシステムクロックとして入力して動作する。また、第２副制御部５００には、第２副制御部５００の全体を制御するための制御プログラム及びデータ、画像表示用のデータ等が記憶されたＲＯＭ５０６が設けられている。

また、基本回路５０２には、演出可動体２２４の駆動制御を行うための駆動回路５１６と、演出可動体２２４の現在位置を検出する演出可動体センサ４２４からの検出信号を基本回路５０２に出力するセンサ回路５１８と、遊技盤用ランプ５３２の制御を行うための遊技盤用ランプ駆動回路５３０と、遊技台枠用ランプ５４２の制御を行うための遊技台枠用ランプ駆動回路５４０と、遊技盤用ランプ駆動回路５３０と遊技台枠用ランプ駆動回路５４０との間でシリアル通信による点灯制御を行うシリアル通信制御回路５２０と、を接続している。

＜払出制御部、発射制御部、電源管理部＞
次に、パチンコ機１００の払出制御部６００、発射制御部６３０、電源管理部６６０について説明する。

払出制御部６００は、主に主制御部３００が送信したコマンド等の信号に基づいて払出装置１５２の払出モータ６０２を制御すると共に、払出センサ６０４が出力する制御信号に基づいて賞球または貸球の払い出しが完了したか否かを検出すると共に、インタフェース部６０６を介して、パチンコ機１００とは別体で設けられたカードユニット６０８との通信を行う。

発射制御部６３０は、払出制御部６００が出力する、発射許可または停止を指示する制御信号や、球発射ハンドル１３４内に設けた発射強度出力回路が出力する、遊技者による球発射ハンドル１３４の操作量に応じた発射強度を指示する制御信号に基づいて、発射杆１４６および発射槌１４８を駆動する発射モータ６３２の制御や、上皿１２６から発射装置１１０に球を供給する球送り装置６３４の制御を行う。

電源管理部６６０は、パチンコ機１００に外部から供給される交流電源を直流化し、所定の電圧に変換して主制御部３００、第１副制御部４００等の各制御部や払出装置１５２等の各装置に供給する。さらに、電源管理部６６０は、外部からの電源が断たれた後も所定の部品（例えば主制御部３００のＲＡＭ３０８等）に所定の期間（例えば１０日間）電源を供給するための蓄電回路（例えば、コンデンサ）を備えている。なお、本実施形態では、電源管理部６６０から払出制御部６００と第２副制御部５００に所定電圧を供給し、払出制御部６００から主制御部３００と第２副制御部５００と発射制御部６３０に所定電圧を供給しているが、各制御部や各装置に他の電源経路で所定電圧を供給してもよい。

＜ＣＰＵとＲＯＭおよびＲＡＭとの接続の説明＞
ここで、ＣＰＵとＲＯＭおよびＲＡＭとの接続について、図５を参照してさらに説明する。

図５（ａ）は、図４に示した主制御部３００のＣＰＵ３０４とＲＯＭ３０６とＲＡＭ３０８との接続関係を示すブロック図であり、また図５（ｂ）は、図４に示した第１副制御部４００のＣＰＵ３０４とＲＯＭ３０６とＲＡＭ３０８との接続関係を示すブロック図である。図５（ａ）および図５（ｂ）において、各バスは、転送するデータの各ビットに対応するピンを有する、シリアルバスである。

図５（ａ）を参照すると、主制御部３００の基本回路３０２に搭載されているＣＰＵ３０４は、コントロールバス３０２ａ、アドレスバス３０２ｃおよびデータバス３０２ｄでＲＯＭ３０６と接続されており、またＣＰＵ３０４は、コントロールバス３０２ｂ、アドレスバス３０２ｃおよびデータバス３０２ｄでＲＡＭ３０８と接続されている。

コントロールバス３０２ａは、ＣＰＵ３０４とＲＯＭ３０６との間で制御信号を双方向通信する。この制御信号としてはたとえばＣＰＵ３０４がＲＯＭ３０６に送信するＲＤ信号（リード信号）が含まれる。

コントロールバス３０２ｂは、ＣＰＵ３０４とＲＡＭ３０８との間で制御信号を双方向通信する。この制御信号としてはたとえばＣＰＵ３０４がＲＡＭ３０８に送信するＲＤ信号（リード信号）やＷＤ信号（ライト信号）が含まれる。

アドレスバス３０２ｃは、ＣＰＵ３０４からＲＯＭ３０６に対してデータを読み込むアドレスを送信する。また、アドレスバス３０２ｃは、ＣＰＵ３０４からＲＡＭ３０８に対してデータを読み込むアドレス、または書き込むアドレスを送信する。なお、図５（ａ）では、アドレスバス３０２ｃを、Ａ０〜Ａ１５の１５ピンとしているが、本発明はこれに限られるものではなく、ピン数の限定はない。

データバス３０２ｄは、ＲＯＭ３０６からＣＰＵ３０４に対して読み込むデータを送信する。また、データバス３０２ｄは、ＣＰＵ３０４からＲＡＭ３０８に対して書き込むデータを送信し、または、ＲＡＭ３０８からＣＰＵ３０４に対して読み込むデータを送信する。なお、図５（ａ）では、データバス３０２ｄを、Ｄ０〜Ｄ７の８ピンとしているが、本発明はこれに限られるものではなく、ピン数の限定はない。

ＣＰＵ３０４がＲＯＭ３０６からデータを読み込むときには、ＣＰＵ３０４は、コントロールバス３０２ａでＲＤ信号をＲＯＭ３０６に送信するとともに、アドレスバス３０２ｃで読み込むデータのアドレスをＲＯＭ３０６に送信する。これを受けたＲＯＭ３０６では、アドレスバス３０２ｃで受信したアドレスに格納されているデータを、データバス３０２ｄでＣＰＵ３０４に送信する。

ＣＰＵ３０４がＲＡＭ３０８からデータを読み込むときには、ＣＰＵ３０４は、コントロールバス３０２ｂでＲＤ信号をＲＡＭ３０８に送信するとともに、アドレスバス３０２ｃで読み込むデータのアドレスをＲＡＭ３０８に送信する。これを受けたＲＡＭ３０８では、アドレスバス３０２ｃで受信したアドレスに格納されているデータを、データバス３０２ｄでＣＰＵ３０４に送信する。

ＣＰＵ３０４がＲＡＭ３０８にデータを書き込むときには、ＣＰＵ３０４は、コントロールバス３０２ｂでＷＤ信号をＲＡＭ３０８に送信し、アドレスバス３０２ｃでデータを書き込むアドレスをＲＡＭ３０８に送信し、データバス３０２ｄで書き込むデータをＲＡＭ３０８に送信する。これを受けたＲＡＭ３０８では、データバス３０２ｄで受信したデータを、アドレスバス３０２ｃで受信したアドレスに書き込む。

図５（ｂ）を参照すると、第１副制御部４００の基本回路４０２に搭載されているＣＰＵ４０４は、コントロールバス４０２ａ、アドレスバス４０２ｃおよびデータバス４０２ｄでＲＯＭ４０６と接続されており、またＣＰＵ４０４は、コントロールバス４０２ｂ、アドレスバス４０２ｃおよびデータバス４０２ｄでＲＡＭ４０８と接続されている。

コントロールバス４０２ａは、ＣＰＵ４０４とＲＯＭ４０６との間で制御信号を双方向通信する。この制御信号としてはたとえばＣＰＵ４０４がＲＯＭ４０６に送信するＲＤ信号（リード信号）が含まれる。

コントロールバス４０２ｂは、ＣＰＵ４０４とＲＡＭ４０８との間で制御信号を双方向通信する。この制御信号としてはたとえばＣＰＵ４０４がＲＡＭ４０８に送信するＲＤ信号（リード信号）やＷＤ信号（ライト信号）が含まれる。

アドレスバス４０２ｃは、ＣＰＵ４０４からＲＯＭ４０６に対してデータを読み込むアドレスを送信する。また、アドレスバス４０２ｃは、ＣＰＵ４０４からＲＡＭ４０８に対してデータを読み込むアドレス、または書き込むアドレスを送信する。なお、図５（ｂ）では、アドレスバス４０２ｃを、Ａ０〜Ａ１５の１５ピンとしているが、本発明はこれに限られるものではなく、ピン数の限定はない。

データバス４０２ｄは、ＲＯＭ４０６からＣＰＵ４０４に対して読み込むデータを送信する。また、データバス４０２ｄは、ＣＰＵ４０４からＲＡＭ４０８に対して書き込むデータを送信し、または、ＲＡＭ４０８からＣＰＵ４０４に対して読み込むデータを送信する。なお、図５（ｂ）では、データバス４０２ｄを、Ｄ０〜Ｄ７の８ピンとしているが、本発明はこれに限られるものではなく、ピン数の限定はない。

ＣＰＵ４０４がＲＯＭ４０６からデータを読み込むときには、ＣＰＵ４０４は、コントロールバス４０２ａでＲＤ信号をＲＯＭ４０６に送信するとともに、アドレスバス４０２ｃで読み込むデータのアドレスをＲＯＭ４０６に送信する。これを受けたＲＯＭ４０６では、アドレスバス４０２ｃで受信したアドレスに格納されているデータを、データバス４０２ｄでＣＰＵ４０４に送信する。

ＣＰＵ４０４がＲＡＭ４０８からデータを読み込むときには、ＣＰＵ４０４は、コントロールバス４０２ｂでＲＤ信号をＲＡＭ４０８に送信するとともに、アドレスバス４０２ｃで読み込むデータのアドレスをＲＡＭ４０８に送信する。これを受けたＲＡＭ４０８では、アドレスバス４０２ｃで受信したアドレスに格納されているデータを、データバス４０２ｄでＣＰＵ４０４に送信する。

ＣＰＵ４０４がＲＡＭ４０８にデータを書き込むときには、ＣＰＵ４０４は、コントロールバス４０２ｂでＷＤ信号をＲＡＭ４０８に送信し、アドレスバス４０２ｃでデータを書き込むアドレスをＲＡＭ４０８に送信し、データバス４０２ｄで書き込むデータをＲＡＭ４０８に送信する。これを受けたＲＡＭ４０８では、データバス４０２ｄで受信したデータを、アドレスバス４０２ｃで受信したアドレスに書き込む。

＜図柄の種類＞
次に、図６（ａ）〜（ｃ）を用いて、パチンコ機１００の第１特別図柄表示装置２１２、第２特別図柄表示装置２１４、装飾図柄表示装置２０８、普通図柄表示装置２１０が停止表示する特図および普図の種類について説明する。

図６（ａ）は特図の停止図柄態様の一例を示したものである。

第１特図始動口２３０に球が入球したことを第１始動口センサが検出したことを条件として特図１変動遊技が開始され、第２特図始動口２３２に球が入球したことを第２始動口センサが検出したことを条件として特図２変動遊技が開始される。

特図１変動遊技が開始されると、第１特別図柄表示装置２１２は、７個のセグメントの全点灯と、中央の１個のセグメントの点灯を繰り返す「特図１の変動表示」を行う。また、特図２変動遊技が開始されると、第２特別図柄表示装置２１４は、７個のセグメントの全点灯と、中央の１個のセグメントの点灯を繰り返す「特図２の変動表示」を行う。これらの「特図１の変動表示」および「特図２の変動表示」が本発明にいう図柄の変動表示の一例に相当する。

そして、特図１の変動開始前に決定した変動時間（本発明にいう変動時間が相当）が経過すると、第１特別図柄表示装置２１２は特図１の停止図柄態様を停止表示し、特図２の変動開始前に決定した変動時間（これも本発明にいう変動時間が相当）が経過すると、第２特別図柄表示装置２１４は特図２の停止図柄態様を停止表示する。

したがって、「特図１の変動表示」を開始してから特図１の停止図柄態様を停止表示するまで、あるいは「特図２の変動表示」を開始してから特図２の停止図柄態様を停止表示するまでが本発明にいう図柄変動停止表示の一例に相当し、以下、この「特図１又は２の変動表示」を開始してから特図１又は２の停止図柄態様を停止表示するまでの一連の表示を図柄変動停止表示と称する。後述するように、図柄変動停止表示は複数回、連続して行われることがある。

図６（ａ）には、図柄変動停止表示における停止図柄態様として「特図Ａ」から「特図Ｊ」までの１０種類の特図が示されている。図６（ａ）においては、図中の白抜きの部分が消灯するセグメントの場所を示し、黒塗りの部分が点灯するセグメントの場所を示している。

「特図Ａ」は１５ラウンド（１５Ｒ）特別大当たり図柄であり、「特図Ｂ」は１５Ｒ大当たり図柄である。本実施形態のパチンコ機１００では、後述するように、特図変動遊技における大当りか否かの決定はハードウェア乱数の抽選によって行い、特別大当りか否かの決定はソフトウェア乱数の抽選によって行う。大当りと特別大当りの違いは、次回の特図変動遊技で、大当りに当選する確率が高い（特別大当り）か、低い（大当り）かの違いである。以下、この大当りに当選する確率が高い状態のことを特図高確率状態と称し、その確率が低い状態のことを特図低確率状態と称する。また、１５Ｒ特別大当たり遊技終了後および１５Ｒ大当たり遊技終了後はいずれも時短状態に移行する。時短については詳しくは後述するが、時短状態に移行する状態のことを普図高確率状態と称し、時短状態に移行しない状態のことを普図低確率状態と称する。１５Ｒ特別大当たり図柄である「特図Ａ」は、特図高確率普図高確率状態であり、１５Ｒ大当たり図柄である「特図Ｂ」は、特図低確率普図高確率状態である。これらの「特図Ａ」および「特図Ｂ」は、遊技者に付与する利益量が相対的に大きな利益量になる図柄である。

「特図Ｃ」は突然確変と称される２Ｒ大当たり図柄であり、特図高確率普図高確率状態である。すなわち、１５Ｒである「特図Ａ」と比べて、「特図Ｃ」は２Ｒである点が異なる。「特図Ｄ」は突然時短と称される２Ｒ大当たり図柄であり、特図低確率普図高確率状態である。すなわち、１５Ｒである「特図Ｂ」と比べて、「特図Ｄ」は２Ｒである点が異なる。

「特図Ｅ」は隠れ確変と称される２Ｒ大当たり図柄であり、特図高確率普図低確率状態である。「特図Ｆ」は突然通常と称される２Ｒ大当たり図柄であり、特図低確率普図低確率状態である。これら「特図Ｅ」および「特図Ｆ」はいずれも、２Ｒであるとともに、時短状態に移行しない状態である。

「特図Ｇ」は第１小当たり図柄であり、「特図Ｈ」は第２小当たり図柄であり、何れも特図低確率普図低確率状態である。ここにいう小当たりは、２Ｒ時短無し大当たりと同じものに相当する。すなわち、この「特図Ｇ」、「特図Ｈ」は「特図Ｆ」と同じ状態であるが、両者では装飾図柄表示装置２０８に表示される演出が異なり、あえて、同じ状態でも「特図Ｇ」、「特図Ｈ」と「特図Ｆ」を設けておくことで、遊技の興趣を高めている。

また、「特図Ｉ」は第１はずれ図柄であり、「特図Ｊ」は第２はずれ図柄であり、遊技者に付与する利益量が相対的に小さな利益量になる図柄である。

なお、本実施形態のパチンコ機１００には、１５Ｒ特別大当たり図柄として「特図Ａ」以外の図柄も用意されており、１５Ｒ大当たり図柄等の他の図柄についても同様である。

図６（ｂ）は装飾図柄の一例を示したものである。本実施形態の装飾図柄には、「装飾１」〜「装飾１０」の１０種類がある。第１特図始動口２３０または第２特図始動口２３２に球が入賞したこと、すなわち、第１特図始動口２３０に球が入球したことを第１始動口センサが検出したこと、あるいは第２特図始動口２３２に球が入球したことを第２始動口センサが検出したことを条件にして、装飾図柄表示装置２０８の左図柄表示領域２０８ａ、中図柄表示領域２０８ｂ、右図柄表示領域２０８ｃの各図柄表示領域に、「装飾１」→「装飾２」→「装飾３」→・・・・「装飾９」→「装飾１０」→「装飾１」→・・・の順番で表示を切り替える「装飾図柄の変動表示」を行う。

そして、「特図Ｂ」の１５Ｒ大当たりを報知する場合には、図柄表示領域２０８ａ〜２０８ｃに１５Ｒ大当たりに対応する、同じ装飾図柄が３つ並んだ図柄組合せ（例えば「装飾１−装飾１−装飾１」や「装飾２−装飾２−装飾２」等）を停止表示する。「特図Ａ」の１５Ｒ特別大当たりを報知する場合には、同じ奇数の装飾図柄が３つ並んだ図柄組合せ（例えば「装飾３−装飾３−装飾３」や「装飾７−装飾７−装飾７」等）を停止表示する。

また、「特図Ｅ」の隠れ確変と称される２Ｒ大当たり、「特図Ｆ」の突然通常と称される２Ｒ大当たり、あるいは「特図Ｇ」の第１小当たり、「特図Ｈ」の第２小当たりを報知する場合には、「装飾１−装飾２−装飾３」を停止表示する。さらに、「特図Ｃ」の突然確変と称される２Ｒ大当たり、あるいは「特図Ｄ」の突然時短と称される２Ｒ大当たりを報知する場合には、「装飾１−装飾３−装飾５」を停止表示する。

一方、「特図Ｉ」の第１はずれ、「特図Ｊ」の第２はずれを報知する場合には、図柄表示領域２０８ａ〜２０８ｃに図６（ｂ）に示す図柄組合せ以外の図柄組合せを停止表示する。

図６（ｃ）は普図の停止表示図柄の一例を示したものである。本実施形態の普図の停止表示態様には、当たり図柄である「普図Ａ」と、外れ図柄である「普図Ｂ」の２種類がある。普図始動口２２８を球が通過したことを上述のゲートセンサが検出したことに基づいて、普通図柄表示装置２１０は、７個のセグメントの全点灯と、中央の１個のセグメントの点灯を繰り返す「普図の変動表示」を行う。そして、普図変動遊技の当選を報知する場合には「普図Ａ」を停止表示し、普図変動遊技の外れを報知する場合には「普図Ｂ」を停止表示する。この図６（ｃ）においても、図中の白抜きの部分が消灯するセグメントの場所を示し、黒塗りの部分が点灯するセグメントの場所を示している。

＜主制御部メイン処理＞
次に、図７を用いて、主制御部３００のＣＰＵ３０４が実行する主制御部メイン処理について説明する。なお、同図は主制御部メイン処理の流れを示すフローチャートである。

上述したように、主制御部３００には、電源が投入されると起動信号（リセット信号）を出力する起動信号出力回路（リセット信号出力回路）３４０を設けている。この起動信号を入力した基本回路３０２のＣＰＵ３０４は、リセット割込によりリセットスタートしてＲＯＭ３０６に予め記憶している制御プログラムに従って図７に示す主制御部メイン処理を実行する。

ステップＳＡ０１では、初期設定１を行う。この初期設定１では、ＣＰＵ３０４のスタックポインタ（ＳＰ）へのスタック初期値の設定（仮設定）、割込マスクの設定、Ｉ／Ｏ３１０の初期設定、ＲＡＭ３０８に記憶する各種変数の初期設定、ＷＤＴ３１４への動作許可及び初期値の設定等を行う。なお、本実施形態では、ＷＤＴ３１４に、初期値として３２．８ｍｓに相当する数値を設定する。

ステップＳＡ０３では、ＷＤＴ３１４のカウンタの値をクリアし、ＷＤＴ３１４による時間計測を再始動する。

ステップＳＡ０５では、低電圧信号がオンであるか否か、すなわち、電圧監視回路３３８が、電源管理部６６０から主制御部３００に供給している電源の電圧値が所定の値（本実施形態では９ｖ）未満である場合に電圧が低下したことを示す低電圧信号を出力しているか否かを監視する。そして、低電圧信号がオンの場合（ＣＰＵ３０４が電源の遮断を検知した場合）にはステップＳＡ０３に戻り、低電圧信号がオフの場合（ＣＰＵ３０４が電源の遮断を検知していない場合）にはステップＳＡ０７に進む。なお、電源が投入された直後で未だ上記所定の値（９Ｖ）に達しない場合にもステップＳＡ０３に戻り、供給電圧がその所定の値以上になるまで、ステップＳＡ０５は繰り返し実行される。

ステップＳＡ０６では、メモリ接続状態確認処理を行う。このメモリ接続状態確認処理は、主制御部３００の基本回路３０２に搭載されているＲＯＭ３０６およびＲＡＭ３０８といったメモリの接続状態を確認する。このメモリ接続状態確認処理は、割り込み禁止期間で実施されるものであり、メモリ接続状態確認処理によって割り込み禁止期間でメモリの接続状態を確認しておくことにより、メモリ接続状態不良により誤データを扱ってプログラムが暴走し誤動作してしまうことを防止でき、遊戯に影響しないようにすることができる。このメモリ接続状態確認処理の詳細については後述する。

ステップＳＡ０７では、初期設定２を行う。この初期設定２では、後述する主制御部タイマ割込処理を定期毎に実行するための周期を決める数値をカウンタタイマ３１２に設定する処理、Ｉ／Ｏ３１０の所定のポート（例えば試験用出力ポート、第１副制御部４００への出力ポート）からクリア信号を出力する処理、ＲＡＭ３０８への書き込みを許可する設定等を行う。

ステップＳＡ０９では、電源の遮断前（電断前）の状態に復帰するか否かの判定を行い、電断前の状態に復帰しない場合（主制御部３００の基本回路３０２を初期状態にする場合）には初期化処理（ステップＳＡ１３）に進む。

具体的には、最初に、電源基板に設けたＲＡＭクリアスイッチ１８０を遊技店の店員などが操作した場合に送信されるＲＡＭクリア信号がオン（操作があったことを示す）であるか否か、すなわちＲＡＭクリアが必要であるか否かを判定し、ＲＡＭクリア信号がオンの場合（ＲＡＭクリアが必要な場合）には、基本回路３０２を初期状態にすべくステップＳＡ１３に進む。一方、ＲＡＭクリア信号がオフの場合（ＲＡＭクリアが必要でない場合）には、ＲＡＭ３０８に設けた電源ステータス記憶領域に記憶した電源ステータスの情報を読み出し、この電源ステータスの情報がサスペンドを示す情報であるか否かを判定する。そして、電源ステータスの情報がサスペンドを示す情報でない場合には、基本回路３０２を初期状態にすべくステップＳＡ１３に進み、電源ステータスの情報がサスペンドを示す情報である場合には、ＲＡＭ３０８の所定の領域（例えば全ての領域）に記憶している１バイトデータを初期値が０である１バイト構成のレジスタに全て加算することによりチェックサムを算出し、算出したチェックサムの結果が特定の値（例えば０）であるか否か（チェックサムの結果が正常であるか否か）を判定する。そして、チェックサムの結果が特定の値（例えば０）の場合（チェックサムの結果が正常である場合）には電断前の状態に復帰すべくステップＳＡ１１に進み、チェックサムの結果が特定の値（例えば０）以外である場合（チェックサムの結果が異常である場合）には、パチンコ機１００を初期状態にすべくステップＳＡ１３に進む。同様に電源ステータスの情報が「サスペンド」以外の情報を示している場合にもステップＳＡ１３に進む。

ステップＳＡ１１では、復電時処理を行う。この復電時処理では、電断時にＲＡＭ３０８に設けられたスタックポインタ退避領域に記憶しておいたスタックポインタの値を読み出し、スタックポインタに再設定（本設定）する。また、電断時にＲＡＭ３０８に設けられたレジスタ退避領域に記憶しておいた各レジスタの値を読み出し、各レジスタに再設定した後、割込許可の設定を行う。以降、ＣＰＵ３０４が、再設定後のスタックポインタやレジスタに基づいて制御プログラムを実行する結果、パチンコ機１００は電源断時の状態に復帰する。すなわち、電断直前にタイマ割込処理（後述）に分岐する直前に行った（ステップＳＡ１５内の所定の）命令の次の命令から処理を再開する。また、図４に示す主制御部３００における基本回路３０２に搭載されているＲＡＭ３０８には、送信情報記憶領域が設けられている。このステップＳＡ１１では、その送信情報記憶領域に、復電コマンドをセットする。この復電コマンドは、電源断時の状態に復帰したことを表すコマンドであり、後述する、主制御部３００のタイマ割込処理におけるステップＳＢ３３において、第１副制御部４００へ送信される。

ステップＳＡ１３では、初期化処理を行う。この初期化処理では、割込禁止の設定、スタックポインタへのスタック初期値の設定（本設定）、ＲＡＭ３０８の全ての記憶領域の初期化などを行う。さらにここで、主制御部３００のＲＡＭ３０８に設けられた送信情報記憶領域に正常復帰コマンドをセットする。この正常復帰コマンドは、主制御部３００の初期化処理（ステップＳＡ１３）が行われたことを表すコマンドであり、復電コマンドと同じく、主制御部３００のタイマ割込処理におけるステップＳＢ３３において、第１副制御部４００へ送信される。

ステップＳＡ１５では、割込禁止の設定を行った後、基本乱数初期値更新処理を行う。この基本乱数初期値更新処理では、普図当選乱数カウンタ、および特図乱数値カウンタの初期値をそれぞれ生成するための２つの初期値生成用乱数カウンタと、普図タイマ乱数値、および特図タイマ乱数値それぞれを生成するための２つの乱数カウンタを更新する。例えば、普図タイマ乱数値として取り得る数値範囲が０〜１００とすると、ＲＡＭ３０８に設けた普図タイマ乱数値を生成するための乱数カウンタ記憶領域から値を取得し、取得した値に１を加算してから元の乱数カウンタ記憶領域に記憶する。このとき、取得した値に１を加算した結果が１０１であれば０を元の乱数カウンタ記憶領域に記憶する。他の初期値生成用乱数カウンタ、乱数カウンタもそれぞれ同様に更新する。なお、初期値生成用乱数カウンタは、後述するステップＳＢ０７でも更新する。

主制御部３００は、所定の周期ごとに開始するタイマ割込処理を行っている間を除いて、ステップＳＡ１５の処理を繰り返し実行する。

＜＜実施例１＞＞
＜メモリ接続状態確認処理＞
実施例１では、主制御部３００のＣＰＵ３０４が実行するメモリ接続状態確認処理の一例を示す。

次に、図８を用いて、主制御部３００のＣＰＵ３０４が実行するメモリ接続状態確認処理について説明する。なお、同図（ａ）は、実施例１に係るメモリ接続状態確認処理の流れを示すフローチャートであり、（ｂ）はＲＯＭ３０６の様子の一例を示す表図であり、（ｃ）はＲＡＭ３０８の様子の一例を示す表図であり、（ｄ）はメモリ接続状態確認の結果が異常である場合の一例を示す図であり、（ｅ）はメモリ接続状態確認の結果が正常である場合の一例を示す図である。このメモリ接続状態確認処理は、図７に示すステップＳＡ０６で実行される。

ステップＳＡＡ０１では、ＲＯＭ３０６の所定アドレスに格納されているチェックデータを読み込む。ここでは、図８（ｂ）に一例を示すように、ＲＯＭ３０６のアドレス０１００Ｈ（１６進数）にデータ１１１１１１１１Ｂ（２進数）が格納されており、ステップＳＡＡ０１では、これをチェックデータとして読み込む。チェックデータの読み込みは、図５（ａ）を参照して説明したようにして行う。チェックデータは図５（ａ）に示すデータバス３０２ｄのすべてのピンを使うもの（たとえばすべてのピンで１となる値である全ビット１のもの）であることが好ましい。

ステップＳＡＡ０２では、ステップＳＡＡ０１でＲＯＭ３０６から読み込んだチェックデータをＲＡＭ３０８の所定アドレスに書き込む。ここでは、図８（ｃ）に一例を示すように、ＲＡＭ３０８のアドレス９９Ｈ（１６進数）に、ステップＳＡＡ０１でＲＯＭ３０６から読み込んだデータ１１１１１１１１Ｂ（２進数）をチェックデータとして書き込む。チェックデータの書き込みは、図５（ａ）を参照して説明したようにして行う。

ステップＳＡＡ０３では、ステップＳＡＡ０２でＲＡＭ３０８に書き込んだチェックデータをそのＲＡＭ３０８から読み込む。ここでは、図８（ｃ）に一例を示すように、ＲＡＭ３０８のアドレス９９Ｈのデータをチェックデータとして読み込む。チェックデータの読み込みは、図５（ａ）を参照して説明したようにして行う。

続いてステップＳＡＡ０４では、ＲＯＭ３０６から読み込んだ（ステップＳＡＡ０１）チェックデータと、ＲＡＭ３０８から読み込んだ（ステップＳＡＡ０３）チェックデータと、が一致するかを判定する。メモリ接続状態すなわち、ＣＰＵ３０４とＲＯＭ３０６との接続状態およびＣＰＵ３０４とＲＡＭ３０８との接続状態が正常であれば、ＲＯＭ３０６から読み込んだチェックデータと、ＲＡＭ３０８から読み込んだチェックデータと、が一致するので、これによって、メモリ接続状態の確認すなわちメモリ接続状態が正常か異常かを判定する。

ＲＯＭ３０６から読み込んだチェックデータと、ＲＡＭ３０８から読み込んだチェックデータと、が一致するかの判定の仕方の例として、ここでは、ＲＯＭ３０６から読み込んだチェックデータと、ＲＡＭ３０８から読み込んだチェックデータと、の排他的論理和（ＸＯＲ）を演算することによって判定することができる。ＲＯＭ３０６から読み込んだチェックデータと、ＲＡＭ３０８から読み込んだチェックデータと、が一致する場合には、排他的論理和の結果は０になり（図８（ｅ）参照）、また、ＲＯＭ３０６から読み込んだチェックデータと、ＲＡＭ３０８から読み込んだチェックデータと、が一致しない場合には、排他的論理和の結果は０以外になる（図８（ｄ）参照）。すなわち、排他的論理和の結果が０であれば、ＲＯＭ３０６から読み込んだチェックデータと、ＲＡＭ３０８から読み込んだチェックデータと、が一致と判定し、また、排他的論理和の結果が０でなければ、ＲＯＭ３０６から読み込んだチェックデータと、ＲＡＭ３０８から読み込んだチェックデータと、が不一致と判定する。また、チェックデータを全ビット１にして、チェックデータの各ビットをデータバス３０２ｄの各ピンに対応させておくことにより、排他的論理和の結果が０以外の場合に、その結果の値のどのビットが１になっているかをみることにより、その１になっているビットに対応したデータバス３０２ｄのピンの接続が不良であることを認識することができる。ＣＰＵ３０４ではこの認識処理を行うことができる場合がある。

ステップＳＡＡ０４の判定の結果、ＲＯＭ３０６から読み込んだチェックデータと、ＲＡＭ３０８から読み込んだチェックデータと、が一致した場合には（ステップＳＡＡ０４：Ｙｅｓ）、処理を終了して、図７のステップＳＡ０７へと進む。

一方、ステップＳＡＡ０４の判定の結果、ＲＯＭ３０６から読み込んだチェックデータと、ＲＡＭ３０８から読み込んだチェックデータと、が不一致の場合には（ステップＳＡＡ０４：Ｎｏ）、メモリの接続状態が異常であるため、動作を行うと何らかの不具合を生じる可能性があるため、動作をせずにループを繰り返す。

なお、この実施例１のメモリ接続状態確認処理を、第１副制御部４００に適用してもよい場合がある。

＜主制御部タイマ割込処理＞
次に、図９を用いて、主制御部３００のＣＰＵ３０４が実行する主制御部タイマ割込処理について説明する。なお、同図は主制御部タイマ割込処理の流れを示すフローチャートである。

主制御部３００は、所定の周期（本実施形態では約２ｍｓに１回）でタイマ割込信号を発生するカウンタタイマ３１２を備えており、このタイマ割込信号を契機として主制御部タイマ割込処理を所定の周期で開始する。

ステップＳＢ０１では、タイマ割込開始処理を行う。このタイマ割込開始処理では、ＣＰＵ３０４の各レジスタの値をスタック領域に一時的に退避する処理などを行う。

ステップＳＢ０３では、ＷＤＴ３１４のカウント値が初期設定値（本実施形態では３２．８ｍｓ）を超えてＷＤＴ割込が発生しないように（処理の異常を検出しないように）、ＷＤＴを定期的に（本実施形態では、主制御部タイマ割込の周期である約２ｍｓに１回）リスタートを行う。

ステップＳＢ０５では、入力ポート状態更新処理を行う。この入力ポート状態更新処理では、Ｉ／Ｏ３１０の入力ポートを介して、上述の前面枠扉開放センサや内枠開放センサや下皿満タンセンサ、各種の球検出センサを含む各種センサ３２０の検出信号を入力して検出信号の有無を監視し、ＲＡＭ３０８に各種センサ３２０ごとに区画して設けた信号状態記憶領域に記憶する。球検出センサの検出信号を例にして説明すれば、前々回のタイマ割込処理（約４ｍｓ前）で検出した各々の球検出センサの検出信号の有無の情報を、ＲＡＭ３０８に各々の球検出センサごとに区画して設けた前回検出信号記憶領域から読み出し、この情報をＲＡＭ３０８に各々の球検出センサごとに区画して設けた前々回検出信号記憶領域に記憶し、前回のタイマ割込処理（約２ｍｓ前）で検出した各々の球検出センサの検出信号の有無の情報を、ＲＡＭ３０８に各々の球検出センサごとに区画して設けた今回検出信号記憶領域から読み出し、この情報を上述の前回検出信号記憶領域に記憶する。また、今回検出した各々の球検出センサの検出信号を、上述の今回検出信号記憶領域に記憶する。

また、ステップＳＢ０５では、上述の前々回検出信号記憶領域、前回検出信号記憶領域、および今回検出信号記領域の各記憶領域に記憶した各々の球検出センサの検出信号の有無の情報を比較し、各々の球検出センサにおける過去３回分の検出信号の有無の情報が入賞判定パターン情報と一致するか否かを判定する。一個の遊技球が一つの球検出センサを通過する間に、約２ｍｓという非常に短い間隔で起動を繰り返すこの主制御部タイマ割込処理は何回か起動する。このため、主制御部タイマ割込処理が起動する度に、上述のステップＳＢ０５では、同じ遊技球が同じ球検出センサを通過したことを表す検出信号を確認することになる。この結果、上述の前々回検出信号記憶領域、前回検出信号記憶領域、および今回検出信号記領域それぞれに、同じ遊技球が同じ球検出センサを通過したことを表す検出信号が記憶される。すなわち、遊技球が球検出センサを通過し始めたときには、前々回検出信号無し、前回検出信号有り、今回検出信号有りになる。本実施形態では、球検出センサの誤検出やノイズを考慮して、検出信号無しの後に検出信号が連続して２回記憶されている場合には、入賞があったと判定する。図４に示す主制御部３００のＲＯＭ３０６には、入賞判定パターン情報（本実施形態では、前々回検出信号無し、前回検出信号有り、今回検出信号有りであることを示す情報）が記憶されている。このステップＳＢ０５では、各々の球検出センサにおいて過去３回分の検出信号の有無の情報が、予め定めた入賞判定パターン情報（本実施形態では、前々回検出信号無し、前回検出信号有り、今回検出信号有りであることを示す情報）と一致した場合に、一般入賞口２２６、可変入賞口２３４、第１特図始動口２３０、および第２特図始動口２３２への入球、または普図始動口２２８の通過があったと判定する。すなわち、これらの入賞口２２６、２３４やこれらの始動口２３０、２３２、２２８への入賞があったと判定する。例えば、一般入賞口２２６への入球を検出する一般入賞口センサにおいて過去３回分の検出信号の有無の情報が上述の入賞判定パターン情報と一致した場合には、一般入賞口２２６へ入賞があったと判定し、以降の一般入賞口２２６への入賞に伴う処理を行うが、過去３回分の検出信号の有無の情報が上述の入賞判定パターン情報と一致しなかった場合には、以降の一般入賞口２２６への入賞に伴う処理を行わずに後続の処理に分岐する。なお、主制御部３００のＲＯＭ３０６には、入賞判定クリアパターン情報（本実施形態では、前々回検出信号有り、前回検出信号無し、今回検出信号無しであることを示す情報）が記憶されている。入賞が一度あったと判定した後は、各々の球検出センサにおいて過去３回分の検出信号の有無の情報が、その入賞判定クリアパターン情報に一致するまで入賞があったとは判定せず、入賞判定クリアパターン情報に一致すれば、次からは上記入賞判定パターン情報に一致するか否かの判定を行う。

ステップＳＢ０７およびステップＳＢ０９では、基本乱数初期値更新処理および基本乱数更新処理を行う。これらの基本乱数初期値更新処理および基本乱数更新処理では、上記ステップＳＡ１５で行った初期値生成用乱数カウンタの値の更新を行い、次に主制御部３００で使用する、普図当選乱数値、特図１乱数値、および特図２乱数値をそれぞれ生成するための２つの乱数カウンタを更新する。例えば、普図当選乱数値として取り得る数値範囲が０〜１００とすると、ＲＡＭ３０８に設けた普図当選乱数値を生成するための乱数カウンタ記憶領域から値を取得し、取得した値に１を加算してから元の乱数カウンタ記憶領域に記憶する。このとき、取得した値に１を加算した結果が１０１であれば０を元の乱数カウンタ記憶領域に記憶する。また、取得した値に１を加算した結果、乱数カウンタが一周していると判定した場合にはそれぞれの乱数カウンタに対応する初期値生成用乱数カウンタの値を取得し、乱数カウンタの記憶領域にセットする。例えば、０〜１００の数値範囲で変動する普図当選乱数値生成用の乱数カウンタから値を取得し、取得した値に１を加算した結果が、ＲＡＭ３０８に設けた所定の初期値記憶領域に記憶している前回設定した初期値と等しい値（例えば７）である場合に、普図当選乱数値生成用の乱数カウンタに対応する初期値生成用乱数カウンタから値を初期値として取得し、普図当選乱数値生成用の乱数カウンタにセットすると共に、普図当選乱数値生成用の乱数カウンタが次に１周したことを判定するために、今回設定した初期値を上述の初期値記憶領域に記憶しておく。また、普図当選乱数値生成用の乱数カウンタが次に１周したことを判定するための上述の初期値記憶領域とは別に、特図乱数生成用の乱数カウンタが１周したことを判定するための初期値記憶領域をＲＡＭ３０８に設けている。なお、本実施形態では特図１の乱数値を取得するためのカウンタと特図２の乱数値を取得するためのカウンタとを別に設けたが、同一のカウンタを用いてもよい。

ステップＳＢ１１では、演出乱数更新処理を行う。この演出乱数更新処理では、主制御部３００で使用する演出用乱数値を生成するための乱数カウンタを更新する。

ステップＳＢ１３では、タイマ更新処理を行う。このタイマ更新処理では、普通図柄表示装置２１０に図柄を変動・停止表示する時間を計時するための普図表示図柄更新タイマ、第１特別図柄表示装置２１２に図柄を変動・停止表示する時間を計時するための特図１表示図柄更新タイマ、第２特図表示装置２１４に図柄を変動・停止表示する時間を計時するための特図２表示図柄更新タイマ、所定の入賞演出時間、所定の開放時間、所定の閉鎖時間、所定の終了演出期間などを計時するためのタイマなどを含む各種タイマを更新する。

ステップＳＢ１５では、入賞口カウンタ更新処理を行う。この入賞口カウンタ更新処理では、入賞口２２６、２３４や始動口２３０、２３２、２２８に入賞があった場合に、ＲＡＭ３０８に各入賞口ごと、あるいは各始動口ごとに設けた賞球数記憶領域の値を読み出し、１を加算して、元の賞球数記憶領域に設定する。

また、ステップＳＢ１７では、入賞受付処理を行う。この入賞受付処理では、第１特図始動口２３０、第２特図始動口２３２、普図始動口２２８および可変入賞口２３４への入賞があったか否かを判定する。ここでは、ステップＳＢ０３における入賞判定パターン情報と一致するか否かの判定結果を用いて判定する。第１特図始動口２３０へ入賞があった場合且つＲＡＭ３０８に設けた対応する保留数記憶領域が満タンでない場合、カウンタ回路３１８の当選用カウンタ値記憶用レジスタから値を特図１当選乱数値として取得するとともに特図１乱数値生成用の乱数カウンタから値を特図１乱数値として取得して対応する乱数値記憶領域に格納する。第２特図始動口２３２へ入賞があった場合且つＲＡＭ３０８に設けた対応する保留数記憶領域が満タンでない場合、カウンタ回路３１８の当選用カウンタ値記憶用レジスタから値を特図２当選乱数値として取得するとともに特図２乱数値生成用の乱数カウンタから値を特図２乱数値として取得して対応する乱数値記憶領域に格納する。普図始動口２２８へ入賞があった場合且つＲＡＭ３０８に設けた対応する保留数記憶領域が満タンでない場合、普図当選乱数値生成用の乱数カウンタから値を普図当選乱数値として取得して対応する乱数値記憶領域に格納する。可変入賞口２３４へ入賞があった場合には、可変入賞口用の入賞記憶領域に、可変入賞口２３４に球が入球したことを示す情報を格納する。

ステップＳＢ１９では、払出要求数送信処理を行う。なお、払出制御部６００に出力する出力予定情報および払出要求情報は、例えば１バイトで構成しており、ビット７にストローブ情報（オンの場合、データをセットしていることを示す）、ビット６に電源投入情報（オンの場合、電源投入後一回目のコマンド送信であることを示す）、ビット４〜５に暗号化のための今回加工種別（０〜３）、およびビット０〜３に暗号化加工後の払出要求数を示すようにしている。

ステップＳＢ２１では、普図状態更新処理を行う。この普図状態更新処理は、普図の状態に対応する複数の処理のうちの１つの処理を行う。例えば、普図変動表示の途中（上述する普図表示図柄更新タイマの値が１以上）における普図状態更新処理では、普通図柄表示装置２１０を構成する７セグメントＬＥＤの点灯と消灯を繰り返す点灯・消灯駆動制御を行う。この制御を行うことで、普通図柄表示装置２１０は普図の変動表示（普図変動遊技）を行う。

また、普図変動表示時間が経過したタイミング（普図表示図柄更新タイマの値が１から０になったタイミング）における普図状態更新処理では、当りフラグがオンの場合には、当たり図柄の表示態様となるように普通図柄表示装置２１０を構成する７セグメントＬＥＤの点灯・消灯駆動制御を行い、当りフラグがオフの場合には、外れ図柄の表示態様となるように普通図柄表示装置２１０を構成する７セグメントＬＥＤの点灯・消灯駆動制御を行う。また、主制御部３００のＲＡＭ３０８には、普図状態更新処理に限らず各種の処理において各種の設定を行う設定領域が用意されている。ここでは、上記点灯・消灯駆動制御を行うとともに、その設定領域に普図停止表示中であることを示す設定を行う。この制御を行うことで、普通図柄表示装置２１０は、当り図柄（図６（ｃ）に示す普図Ａ）および外れ図柄（図６（ｃ）に示す普図Ｂ）いずれか一方の図柄の確定表示を行う。さらにその後、所定の停止表示期間（例えば５００ｍｓ間）、その表示を維持するためにＲＡＭ３０８に設けた普図停止時間管理用タイマの記憶領域に停止期間を示す情報を設定する。この設定により、確定表示された図柄が所定期間停止表示され、普図変動遊技の結果が遊技者に報知される。

また、普図変動遊技の結果が当りであれば、後述するように、普図当りフラグがオンされる。この普図当りフラグがオンの場合には、所定の停止表示期間が終了したタイミング（普図停止時間管理用タイマの値が１から０になったタイミング）における普図状態更新処理では、ＲＡＭ３０８の設定領域に普図作動中を設定するとともに、所定の開放期間（例えば２秒間）、第２特図始動口２３２の羽根部材２３２ａの開閉駆動用のソレノイド３３２に、羽根部材２３２ａを開放状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた羽根開放時間管理用タイマの記憶領域に開放期間を示す情報を設定する。

また、所定の開放期間が終了したタイミング（羽根開放時間管理用タイマの値が１から０になったタイミング）で開始する普図状態更新処理では、所定の閉鎖期間（例えば５００ｍｓ間）、羽根部材の開閉駆動用のソレノイド３３２に、羽根部材を閉鎖状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた羽根閉鎖時間管理用タイマの記憶領域に閉鎖期間を示す情報を設定する。

また、所定の閉鎖期間が終了したタイミング（羽根閉鎖時間管理用タイマの値が１から０になったタイミング）で開始する普図状態更新処理では、ＲＡＭ３０８の設定領域に普図非作動中を設定する。さらに、普図変動遊技の結果が外れであれば、後述するように、普図外れフラグがオンされる。この普図外れフラグがオンの場合には、上述した所定の停止表示期間が終了したタイミング（普図停止時間管理用タイマの値が１から０になったタイミング）における普図状態更新処理でも、ＲＡＭ３０８の設定領域に普図非作動中を設定する。普図非作動中の場合における普図状態更新処理では、何もせずに次のステップＳＢ２３に移行するようにしている。

ステップＳＢ２３では、普図関連抽選処理を行う。この普図関連抽選処理では、普図変動遊技および第２特図始動口２３２の開閉制御を行っておらず（普図の状態が非作動中）、且つ、保留している普図変動遊技の数が１以上である場合に、上述の乱数値記憶領域に記憶している普図当選乱数値に基づいた乱数抽選により普図変動遊技の結果を当選とするか、不当選とするかを決定する当り判定をおこない、当選とする場合にはＲＡＭ３０８に設けた当りフラグにオンを設定する。不当選の場合には、当りフラグにオフを設定する。また、当り判定の結果に関わらず、次に上述の普図タイマ乱数値生成用の乱数カウンタの値を普図タイマ乱数値として取得し、取得した普図タイマ乱数値に基づいて複数の変動時間のうちから普図表示装置２１０に普図を変動表示する時間を１つ選択し、この変動表示時間を、普図変動表示時間として、ＲＡＭ３０８に設けた普図変動時間記憶領域に記憶する。なお、保留している普図変動遊技の数は、ＲＡＭ３０８に設けた普図保留数記憶領域に記憶するようにしており、当り判定をするたびに、保留している普図変動遊技の数から１を減算した値を、この普図保留数記憶領域に記憶し直すようにしている。また当り判定に使用した乱数値を消去する。

次いで、特図１および特図２それぞれについての特図状態更新処理を行うが、最初に、特図２についての特図状態更新処理（特図２状態更新処理）を行う（ステップＳＢ２５）。この特図２状態更新処理は、特図２の状態に応じて、次の８つの処理のうちの１つの処理を行う。例えば、特図２変動表示の途中（上述の特図２表示図柄更新タイマの値が１以上）における特図２状態更新処理では、第２特別図柄表示装置２１４を構成する７セグメントＬＥＤの点灯と消灯を繰り返す点灯・消灯駆動制御を行う。この制御を行うことで、第２特別図柄表示装置２１４は特図２の変動表示（特図２変動遊技）を行う。

また、コマンド設定送信処理（後述のステップＳＢ３３）で回転開始設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶してから処理を終了する。

また、主制御部３００のＲＡＭ３０８には、１５Ｒ大当りフラグ、２Ｒ大当たりフラグ、第１小当たりフラグ、第２小当たりフラグ、第１はずれフラグ、第２はずれフラグ、特図確率変動フラグ、および普図確率変動フラグそれぞれのフラグが用意されている。特図２変動表示時間が経過したタイミング（特図２表示図柄更新タイマの値が１から０になったタイミング）で開始する特図２状態更新処理では、１５Ｒ大当りフラグはオン、特図確率変動フラグもオン、普図確率変動フラグもオンの場合には図６（ａ）に示す特図Ａ、１５Ｒ大当りフラグはオン、特図確率変動フラグはオフ、普図確率変動フラグはオンの場合には特図Ｂ、２Ｒ大当りフラグはオン、特図確率変動フラグもオン、普図確率変動フラグもオンの場合には特図Ｃ、２Ｒ大当りフラグはオン、特図確率変動フラグはオフ、普図確率変動フラグはオンの場合には特図Ｄ、２Ｒ大当りフラグはオン、特図確率変動フラグもオン、普図確率変動フラグはオンの場合には特図Ｅ、２Ｒ大当りフラグはオン、特図確率変動フラグはオフ、普図確率変動フラグもオフの場合には特図Ｆ、第１小当たりフラグがオンの場合には特図Ｇ、第２小当たりフラグがオンの場合には特図Ｈ、第１はずれフラグがオンの場合には特図Ｉ、第２はずれフラグがオンの場合には特図Ｉそれぞれの態様となるように、第２特別図柄表示装置２１４を構成する７セグメントＬＥＤの点灯・消灯駆動制御を行い、ＲＡＭ３０８の設定領域に特図２停止表示中であることを表す設定を行う。この制御を行うことで、第２特別図柄表示装置２１４は、１５Ｒ特別大当たり図柄（特図Ａ）、１５Ｒ大当たり図柄（特図Ｂ）、突然確変図柄（特図Ｃ）、突然時短図柄（特図Ｄ）、隠れ確変図柄（特図Ｅ）、突然通常図柄（特図Ｆ）、第１小当たり図柄（特図Ｇ）、第２小当たり図柄（特図Ｈ）、第１はずれ図柄（特図Ｉ）、および第１はずれ図柄（特図Ｊ）のいずれか一つの図柄の確定表示を行う。さらにその後、所定の停止表示期間（例えば５００ｍｓ間）その表示を維持するためにＲＡＭ３０８に設けた特図２停止時間管理用タイマの記憶領域に停止期間を示す情報を設定する。この設定により、確定表示された特図２が所定期間停止表示され、特図２変動遊技の結果が遊技者に報知される。また、ＲＡＭ３０８に設けられた時短回数記憶部に記憶された時短回数が１以上であれば、その時短回数から１を減算し、減算結果が１から０となった場合は、特図確率変動中（詳細は後述）でなければ、時短フラグをオフする。さらに、大当り遊技中（特別遊技状態中）にも、時短フラグをオフする。

また、コマンド設定送信処理（後述のステップＳＢ３３）で回転停止設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶するとともに、変動表示を停止する図柄が特図２であることを示す特図２識別情報を、後述するコマンドデータに含める情報としてＲＡＭ３０８に追加記憶してから処理を終了する。

また、特図２変動遊技の結果が大当りであれば、後述するように、大当りフラグがオンされる。この大当りフラグがオンの場合には、所定の停止表示期間が終了したタイミング（特図２停止時間管理用タイマの値が１から０になったタイミング）における特図２状態更新処理では、ＲＡＭ３０８の設定領域に特図２作動中を設定するとともに、所定の入賞演出期間（例えば３秒間）すなわち装飾図柄表示装置２０８による大当りを開始することを遊技者に報知する画像を表示している期間待機するためにＲＡＭ３０８に設けた特図２待機時間管理用タイマの記憶領域に入賞演出期間を示す情報を設定する。また、コマンド設定送信処理（後述のステップＳＢ３３）で入賞演出設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶する。

また、所定の入賞演出期間が終了したタイミング（特図２待機時間管理用タイマの値が１から０になったタイミング）で開始する特図２状態更新処理では、所定の開放期間（例えば２９秒間、または可変入賞口２３４に所定球数（例えば１０球）の遊技球の入賞を検出するまで）可変入賞口２３４の扉部材２３４ａの開閉駆動用のソレノイド３３２に、扉部材２３４ａを開放状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた扉開放時間管理用タイマの記憶領域に開放期間を示す情報を設定する。また、コマンド設定送信処理（後述のステップＳＢ３３）で大入賞口開放設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶する。

また、所定の開放期間が終了したタイミング（扉開放時間管理用タイマの値が１から０になったタイミング）で開始する特図２状態更新処理では、所定の閉鎖期間（例えば１．５秒間）可変入賞口２３４の扉部材２３４ａの開閉駆動用のソレノイド３３２に、扉部材２３４ａを閉鎖状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた扉閉鎖時間管理用タイマの記憶領域に閉鎖期間を示す情報を設定する。また、コマンド設定送信処理（後述のステップＳＢ３３）で大入賞口閉鎖設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶する。

また、この扉部材の開放・閉鎖制御を所定回数（本実施例では１５ラウンドか２ラウンド）繰り返し、終了したタイミングで開始する特図２状態更新処理では、所定の終了演出期間（例えば３秒間）すなわち装飾図柄表示装置２０８による大当りを終了することを遊技者に報知する画像を表示している期間待機するように設定するためにＲＡＭ３０８に設けた演出待機時間管理用タイマの記憶領域に演出待機期間を示す情報を設定する。また、普図確率変動フラグがオンに設定されていれば、この大当たり遊技の終了と同時に、ＲＡＭ３０８に設けられた時短回数記憶部に時短回数１００回をセットするともに、ＲＡＭ３０８に設けられた時短フラグをオンする。なお、その普図確率変動フラグがオフに設定されていれば、時短回数記憶部に時短回数をセットすることもなく、また時短フラグをオンすることもない。ここにいう時短とは、特図変動遊技における大当りを終了してから、次の大当りを開始するまでの時間を短くするため、パチンコ機が遊技者にとって有利な状態になることをいう。この時短フラグがオンに設定されていると、普図高確率状態である。普図高確率状態では普図低確率状態に比べて、普図変動遊技に大当りする可能性が高い。また、普図高確率状態の方が、普図低確率状態に比べて普図変動遊技の変動時間および特図変動遊技の変動時間は短くなる。さらに、普図高確率状態では普図低確率状態に比べて、第２特図始動口２３２の一対の羽根部材２３２ａの１回の開放における開放時間が長くなりやすい。加えて、普図高確率状態では普図低確率状態に比べて、一対の羽根部材２３２ａは多く開きやすい。また、上述のごとく、時短フラグは、大当り遊技中（特別遊技状態中）にはオフに設定される。したがって、大当たり遊技中には、普図低確率状態が維持される。これは、大当たり遊技中に普図高確率状態であると、大当たり遊技中に可変入賞口２３４に所定の個数、遊技球が入球するまでの間に第２特図始動口２３２に多くの遊技球が入球し、大当たり中に獲得することができる遊技球の数が多くなってしまい射幸性が高まってしまうという問題があり、これを解決するためのものである。

さらに、コマンド設定送信処理（後述のステップＳＢ３３）で終了演出設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶する。

また、所定の終了演出期間が終了したタイミング（演出待機時間管理用タイマの値が１から０になったタイミング）で開始する特図２状態更新処理では、ＲＡＭ３０８の設定領域に特図２非作動中を設定する。さらに、特図２変動遊技の結果が外れであれば、後述するように、はずれフラグがオンされる。このはずれフラグがオンの場合には、上述した所定の停止表示期間が終了したタイミング（特図２停止時間管理用タイマの値が１から０になったタイミング）における特図２状態更新処理でも、ＲＡＭ３０８の設定領域に特図２非作動中を設定する。特図２非作動中の場合における特図２状態更新処理では、何もせずに次のステップＳＢ２７に移行するようにしている。

続いて、特図１についての特図状態更新処理（特図１状態更新処理）を行う（ステップＳＢ２７）。この特図１状態更新処理では、特図１の状態に応じて、上述の特図２状態更新処理で説明した各処理を行う。この特図１状態更新処理で行う各処理は、上述の特図２状態更新処理で説明した内容の「特図２」を「特図１」と読み替えた処理と同一であるため、その説明は省略する。なお、特図２状態更新処理と特図１状態更新処理の順番は逆でもよい。

ステップＳＢ２５およびステップＳＢ２７における特図状態更新処理が終了すると、今度は、特図１および特図２それぞれについての特図関連抽選処理を行う。ここでも先に、特図２についての特図関連抽選処理（特図２関連抽選処理）を行い（ステップＳＢ２９）、その後で、特図１についての特図関連抽選処理（特図１関連抽選処理）を行う（ステップＳＢ３１）。これらの特図関連抽選処理についても、主制御部３００が特図２関連抽選処理を特図１関連抽選処理よりも先に行うことで、特図２変動遊技の開始条件と、特図１変動遊技の開始条件が同時に成立した場合でも、特図２変動遊技が先に変動中となるため、特図１変動遊技は変動を開始しない。また、装飾図柄表示装置２０８による、特図変動遊技の大当り判定の結果の報知は、第１副制御部４００によって行われ、第２特図始動口２３２への入賞に基づく抽選の抽選結果の報知が、第１特図始動口２３０への入賞に基づく抽選の抽選結果の報知よりも優先して行われる。

ステップＳＢ３３では、コマンド設定送信処理を行い、各種のコマンドが第１副制御部４００に送信される。なお、第１副制御部４００に送信する出力予定情報は例えば１６ビットで構成しており、ビット１５はストローブ情報（オンの場合、データをセットしていることを示す）、ビット１１〜１４はコマンド種別（本実施形態では、基本コマンド、図柄変動開始コマンド、図柄変動停止コマンド、入賞演出開始コマンド、終了演出開始コマンド、大当りラウンド数指定コマンド、復電コマンド、ＦＲＡＭクリアコマンドなどコマンドの種類を特定可能な情報）、ビット０〜１０はコマンドデータ（コマンド種別に対応する所定の情報）で構成している。

具体的には、ストローブ情報は上述のコマンド設定送信処理でオン、オフするようにしている。また、コマンド種別が図柄変動開始コマンドの場合であればコマンドデータに、１５Ｒ大当りフラグや２Ｒ大当たりフラグの値、特図確率変動フラグの値、特図関連抽選処理で選択したタイマ番号などを示す情報を含み、図柄変動停止コマンドの場合であれば、１５Ｒ大当りフラグや２Ｒ大当たりフラグの値、特図確率変動フラグの値などを含み、入賞演出コマンドおよび終了演出開始コマンドの場合であれば、特図確率変動フラグの値などを含み、大当りラウンド数指定コマンドの場合であれば特図確率変動フラグの値、大当りラウンド数などを含むようにしている。コマンド種別が基本コマンドを示す場合は、コマンドデータにデバイス情報、第１特図始動口２３０への入賞の有無、第２特図始動口２３２への入賞の有無、可変入賞口２３４への入賞の有無などを含む。

また、上述の回転開始設定送信処理では、コマンドデータにＲＡＭ３０８に記憶している、１５Ｒ大当りフラグや２Ｒ大当たりフラグの値、特図確率変動フラグの値、特図１関連抽選処理および特図２関連抽選処理で選択したタイマ番号、保留している第１特図変動遊技または第２特図変動遊技の数などを示す情報を設定する。

上述の回転停止設定送信処理では、コマンドデータにＲＡＭ３０８に記憶している、１５Ｒ大当りフラグや２Ｒ大当たりフラグの値、特図確率変動フラグの値などを示す情報を設定する。

上述の入賞演出設定送信処理では、コマンドデータに、ＲＡＭ３０８に記憶している、入賞演出期間中に装飾図柄表示装置２０８・各種ランプ４１８・スピーカ１２０に出力する演出制御情報、特図確率変動フラグの値、保留している第１特図変動遊技または第２特図変動遊技の数などを示す情報を設定する。

上述の終了演出設定送信処理では、コマンドデータに、ＲＡＭ３０８に記憶している、演出待機期間中に装飾図柄表示装置２０８・各種ランプ４１８・スピーカ１２０に出力する演出制御情報、特図確率変動フラグの値、保留している第１特図変動遊技または第２特図変動遊技の数などを示す情報を設定する。

上述の大入賞口開放設定送信処理では、コマンドデータにＲＡＭ３０８に記憶している大当りラウンド数、特図確率変動フラグの値、保留している第１特図変動遊技または第２特図変動遊技の数などを示す情報を設定する。

上述の大入賞口閉鎖設定送信処理では、コマンドデータにＲＡＭ３０８に記憶している大当りラウンド数、特図確率変動フラグの値、保留している第１特図変動遊技または第２特図変動遊技の数などを示す情報を設定する。

また、このステップＳＢ３３では一般コマンド特図保留増加処理も行われる。この一般コマンド特図保留増加処理では、コマンドデータにＲＡＭ３０８の送信用情報記憶領域に記憶している特図識別情報（特図１または特図２を示す情報）、予告情報（事前予告情報、偽事前予告情報、または事前予告無情報のいずれか）を設定する。

第１副制御部４００では、受信した出力予定情報に含まれるコマンド種別により、主制御部３００における遊技制御の変化に応じた演出制御の決定が可能になるとともに、出力予定情報に含まれているコマンドデータの情報に基づいて、演出制御内容を決定することができるようになる。

ステップＳＢ３５では、外部出力信号設定処理を行う。この外部出力信号設定処理では、ＲＡＭ３０８に記憶している遊技情報を、情報出力回路３３６を介してパチンコ機１００とは別体の情報入力回路３５０に出力する。

ステップＳＢ３７では、デバイス監視処理を行う。このデバイス監視処理では、ステップＳＢ０５において信号状態記憶領域に記憶した各種センサの信号状態を読み出して、所定のエラーの有無、例えば前面枠扉開放エラーの有無または下皿満タンエラーの有無などを監視し、前面枠扉開放エラーまたは下皿満タンエラーを検出した場合に、第１副制御部４００に送信すべき送信情報に、前面枠扉開放エラーの有無または下皿満タンエラーの有無を示すデバイス情報を設定する。また、各種ソレノイド３３２を駆動して第２特図始動口２３２や、可変入賞口２３４の開閉を制御したり、駆動回路３２４、３２６、３３０を介して第１特別図柄表示装置２１２、第２特別図柄表示装置２１４、普通図柄表示装置２１０、各種状態表示部３２８などに出力する表示データを、Ｉ／Ｏ３１０の出力ポートに設定する。また、払出要求数送信処理（ステップＳＢ１９）で設定した出力予定情報を出力ポート（Ｉ／Ｏ３１０）を介して第１副制御部４００に出力する。

ステップＳＢ３９では、低電圧信号がオンであるか否かを監視する。そして、低電圧信号がオンの場合（電源の遮断を検知した場合）にはステップＳＢ４３に進み、低電圧信号がオフの場合（電源の遮断を検知していない場合）にはステップＳＢ４１に進む。

ステップＳＢ４１では、タイマ割込終了処理を行う。このタイマ割込終了処理では、ステップＳＢ０１で一時的に退避した各レジスタの値を元の各レジスタに設定したり、割込許可の設定などを行い、その後、図７に示す主制御部メイン処理に復帰する。

一方、ステップＳＢ４３では、復電時に電断時の状態に復帰するための特定の変数やスタックポインタを復帰データとしてＲＡＭ３０８の所定の領域に退避し、入出力ポートの初期化等の電断処理を行い、その後、図７に示す主制御部メイン処理に復帰する。

＜第１副制御部４００の処理＞
図１０および図１１を用いて、第１副制御部４００の処理について説明する。

なお、図１０（ａ）は、第１副制御部４００のＣＰＵ４０４が実行するメイン処理のフローチャートである。図１０（ｂ）は、第１副制御部４００のコマンド受信（ストローブ）割込み処理のフローチャートである。図１０（ｃ）は、第１副制御部４００のタイマ割込処理のフローチャートである。図１０（ｄ）は、第１副制御部４００の画像制御処理のフローチャートである。

図１０（ａ）を参照すると、第１副制御部４００では、電源投入が行われると、まず、ステップＳＣ０１で初期化処理が実行される。この初期化処理では、入出力ポートの初期設定や、ＲＡＭ４０８内の記憶領域の初期化処理等を行う。この初期化処理はその完了までに１秒程度の時間を要する。

ステップＳＣ０３では、タイマ変数が３３以上か否かを判定し、タイマ変数が３３となるまでこの処理を繰り返し、タイマ変数が３３以上となったときには、ステップＳＣ０５の処理に移行する。

ステップＳＣ０５では、タイマ変数に０を代入する。

ステップＳＣ０７では、コマンド処理を行う。第１副制御部４００のＣＰＵ４０４は、主制御部３００からコマンドを受信したか否かを判別する。

ステップＳＣ０９では、演出制御処理を行う。例えば、ＳＣ０７で新たなコマンドがあった場合には、このコマンドに対応する演出データをＲＯＭ４０６から読み出す等の処理を行い、演出データの更新が必要な場合には演出データの更新処理を行う。

ステップＳＣ１１では、チャンスボタン１３６の押下を検出していた場合、ステップＳＣ０９で更新した演出データをチャンスボタン１３６の押下に応じた演出データに変更する処理を行う。

ステップＳＣ１３では、ＳＣ０９で読み出した演出データの中にＶＤＰ４３４への命令がある場合には、この命令をＶＤＰ４３４に出力する（詳細は後述）。

ステップＳＣ１５では、ＳＣ０９で読み出した演出データの中に音源ＩＣ４１６への命令がある場合には、この命令を音源ＩＣ４１６に出力する。

ステップＳＣ１７では、ＳＣ０９で読み出した演出データの中に各種ランプ４１８への命令がある場合には、この命令を駆動回路４２０に出力する。

ステップＳＣ１９では、ＳＣ０９で読み出した演出データの中に遮蔽装置２４６への命令がある場合には、この命令を駆動回路４３２に出力する。

ステップＳＣ２１では、ＳＣ０９で読み出した演出データの中に第２副制御部５００に送信する制御コマンドがある場合には、この制御コマンドを出力する設定を行う。

また、ステップＳＣ２１では、第２副制御部５００に定期的にコマンドを送信する。ステップＳＣ０３からステップＳＣ２１までの処理を１回実行するのにかかる時間は３３ｍｓ程度であるので、ステップＳＣ２１で第２副制御部５００に送信される定期コマンドは３３ｍｓ程度間隔で送信される。

ステップＳＣ２１を実行した後、ＳＣ０３へ戻り、処理を繰り返す。

次に、図１０（ｂ）を用いて、第１副制御部４００のコマンド受信割込処理について説明する。このコマンド受信割込処理は、第１副制御部４００が、主制御部３００が出力するストローブ信号を検出した場合に実行する処理である。コマンド受信割込処理のステップＳＤ０１では、主制御部３００が出力したコマンドを未処理コマンドとしてＲＡＭ４０８に設けたコマンド記憶領域に記憶する。

次に、図１０（ｃ）を用いて、第１副制御部４００のＣＰＵ４０４によって実行する第１副制御部タイマ割込処理について説明する。第１副制御部４００は、所定の周期（本実施例では１ｍｓに１回）でタイマ割込を発生するハードウェアタイマを備えており、このタイマ割込を契機として、第１副制御部タイマ割込処理を所定の周期で実行する。

第１副制御部タイマ割込処理のステップＳＥ０１では、図８（ａ）に示す第１副制御部メイン処理におけるステップＳＣ０３において説明したＲＡＭ４０８のタイマ変数記憶領域の値に、１を加算して元のタイマ変数記憶領域に記憶する。従って、ステップＳＣ０３において、タイマ変数の値が３３以上と判定されるのは３３ｍｓ毎（１ｍｓ×３３）となる。

第１副制御部タイマ割込処理のステップＳＥ０３では、ステップＳＣ１９で設定された第２副制御部５００への制御コマンドの送信や、演出用乱数値の更新処理等を行う。

ステップＳＥ０５では、ＷＤＴ４１４のカウント値が初期設定値（本実施形態では３２．８ｍｓ）を超えてＷＤＴ割込が発生しないように（処理の異常を検出しないように）、ＷＤＴを定期的に（本実施形態では、第１副制御部タイマ割込の周期である約１ｍｓに１回）リスタートを行う。

次に、図１０（ｄ）を用いて、第１副制御部４００のメイン処理におけるステップＳＣ１３の画像制御処理について説明する。図１０（ｄ）は、画像制御処理の流れを示すフローチャートを示した図である。

ステップＳＦ０１では、画像データの転送指示を行う。ここでは、ＣＰＵ４０４は、まず、ＶＲＡＭ４３６の表示領域Ａと表示領域Ｂの描画領域の指定をスワップする。これにより、描画領域に指定されていない表示領域に記憶された１フレームの画像が装飾図柄表示装置２０８に表示される。次に、ＣＰＵ４０４は、ＶＤＰ４３４のアトリビュートレジスタに、位置情報等テーブルに基づいてＲＯＭ座標（ＲＯＭ４０６の転送元アドレス）、ＶＲＡＭ座標（ＶＲＡＭ４３６の転送先アドレス）などを設定した後、ＲＯＭ４０６からＶＲＡＭ４３６への画像データの転送開始を指示する命令を設定する。ＶＤＰ４３４は、アトリビュートレジスタに設定された命令に基づいて画像データをＲＯＭ４０６からＶＲＡＭ４３６に転送する。その後、ＶＤＰ４３４は、転送終了割込信号をＣＰＵ４０４に対して出力する。

ステップＳＦ０３では、ＶＤＰ４３４からの転送終了割込信号が入力されたか否かを判定し、転送終了割込信号が入力された場合はステップＳＦ０５に進み、そうでない場合は転送終了割込信号が入力されるのを待つ。

ステップＳＦ０５では、演出シナリオ構成テーブルおよびアトリビュートデータなどに基づいて、パラメータ設定を行う。ここでは、ＣＰＵ４０４は、ステップＳＦ０１でＶＲＡＭ４３６に転送した画像データに基づいてＶＲＡＭ４３６の表示領域ＡまたはＢに表示画像を形成するために、表示画像を構成する画像データの情報（ＶＲＡＭ４３６の座標軸、画像サイズ、ＶＲＡＭ座標（配置座標）など）をＶＤＰ４３４に指示する。ＶＤＰ４３４はアトリビュートレジスタに格納された命令に基づいてアトリビュートに従ったパラメータ設定を行う。

ステップＳＦ０７では、描画指示を行う。この描画指示では、ＣＰＵ４０４は、ＶＤＰ４３４に画像の描画開始を指示する。ＶＤＰ４３４は、ＣＰＵ４０４の指示に従ってフレームバッファにおける画像描画を開始する。

ステップＳＦ０９では、画像の描画終了に基づくＶＤＰ４３４からの生成終了割込み信号が入力されたか否かを判定し、生成終了割込み信号が入力された場合はステップＳＦ１１に進み、そうでない場合は生成終了割込み信号が入力されるのを待つ。

ステップＳＦ１１では、ＲＡＭ４０８の所定の領域に設定され、何シーンの画像を生成したかをカウントするシーン表示カウンタをインクリメント（＋１）して処理を終了する。

＜＜実施例２＞＞
実施例２では、第１副制御部４００のＣＰＵ４０４が実行するメモリ接続状態確認処理の一例を示す。

図１１は、実施例２に係る第１副制御部４００のメモリ接続状態確認処理を説明する図である。実施例２では、第１副制御部４００のメモリ接続状態確認処理は、第１副制御部４００のＣＰＵ４０４が実行する第１副制御部リセット信号割込み処理で実行される。このメモリ接続状態確認処理は、図１１（ａ）に破線で囲んで示している。

図１１（ａ）は第１副制御部４００のＣＰＵ４０４が実行する第１副制御部リセット信号割込み処理のフローチャートであり、図１１（ｂ）は、ＲＯＭ４０６の様子の一例を示す表図であり、図１１（ｃ）はＲＡＭ４０８の様子の一例を示す表図である。

なお、図８では、１つのアドレスの１つのチェックデータを読み込んで用いる例を示したが、ここでは、複数のアドレスのそれぞれに格納した複数のデータを用いる例を示す。

第１副制御部４００には、電源が投入されると起動信号（リセット信号）を出力する起動信号出力回路（リセット信号出力回路）（図示せず）を設けている。このリセット信号を入力した基本回路４０２のＣＰＵ４０４は、リセット割込が生じ、図１１（ａ）に示す第１副制御部リセット信号割込み処理を実行する。

図１１（ａ）を参照すると、第１副制御部リセット信号割込み処理では、まず、ステップＳＣＡ０１において、ＲＯＭ４０６の所定アドレスに格納されているチェックデータを読み込む。

ここでは、図１１（ｂ）に一例を示すように、ＲＯＭ４０６のアドレス００４０Ｈ（１６進数）にデータ０００００００１Ｂ（２進数）が格納されており、アドレス００４１Ｈにデータ００００００１０Ｂが格納されており、アドレス００４２Ｈにデータ０００００１００Ｂが格納されており、アドレス００４３Ｈにデータ００００１０００Ｂが格納されており、アドレス００４４Ｈにデータ０００１００００Ｂが格納されており、アドレス００４５Ｈにデータ００１０００００Ｂが格納されており、アドレス００４６Ｈにデータ０１００００００Ｂが格納されており、アドレス００４７Ｈにデータ１０００００００Ｂが格納されている。また、ＲＯＭ４０６のアドレス００ＦＦＨには、アドレス００４０Ｈ〜００４７Ｈのデータをすべて合計した値である１１１１１１１１Ｂが格納されている。

ステップＳＡＡ０１では、このＲＯＭ４０６のアドレス００４０Ｈ〜００４７Ｈのデータを順にチェックデータとして読み込む。チェックデータの読み込みは、図５（ｂ）を参照して説明したようにして行う。チェックデータは図５（ｂ）に示すデータバス４０２ｄのすべてのピンを使うもの（たとえばアドレス００４０Ｈ〜００４７Ｈのデータを合計することによって、すべてのピンで１となる値である全ビット１になるもの）であることが好ましい。なお、この読み込みと同時に、チェックデータを読み込んだ順に順次加算処理を行い、最後にアドレス００ＦＦＨのデータを読み込み、アドレス００４０Ｈ〜００４７Ｈのデータの加算結果の値と、アドレス００ＦＦＨのデータと、を比較することによって、ＲＯＭ４０６の接続状態を確認可能である。比較結果が一致ならば接続正常、不一致ならば接続異常である。

ステップＳＣＡ０２では、ステップＳＣＡ０１でＲＯＭ４０６から読み込んだチェックデータをＲＡＭ４０８の所定アドレスに書き込む。

ここでは、図１１（ｃ）に一例を示すように、ＲＡＭ４０８のアドレス４０Ｈ（１６進数）に、ステップＳＣＡ０１でＲＯＭ４０６のアドレス００４０Ｈ（１６進数）から読み込んだデータ０００００００１Ｂ（２進数）を、チェックデータとして書き込み、ＲＡＭ４０８のアドレス４１Ｈに、ステップＳＣＡ０１でＲＯＭ４０６のアドレス００４１Ｈから読み込んだデータ００００００１０Ｂを、チェックデータとして書き込み、ＲＡＭ４０８のアドレス４２Ｈに、ステップＳＣＡ０１でＲＯＭ４０６のアドレス００４２Ｈから読み込んだデータ０００００１００Ｂを、チェックデータとして書き込み、ＲＡＭ４０８のアドレス４３Ｈに、ステップＳＣＡ０１でＲＯＭ４０６のアドレス００４３Ｈから読み込んだデータ００００１０００Ｂを、チェックデータとして書き込み、ＲＡＭ４０８のアドレス４４Ｈに、ステップＳＣＡ０１でＲＯＭ４０６のアドレス００４４Ｈから読み込んだデータ０００１００００Ｂを、チェックデータとして書き込み、ＲＡＭ４０８のアドレス４５Ｈに、ステップＳＣＡ０１でＲＯＭ４０６のアドレス００４５Ｈから読み込んだデータ００１０００００Ｂを、チェックデータとして書き込み、ＲＡＭ４０８のアドレス４６Ｈに、ステップＳＣＡ０１でＲＯＭ４０６のアドレス００４６Ｈから読み込んだデータ０１００００００Ｂを、チェックデータとして書き込み、ＲＡＭ４０８のアドレス４７Ｈに、ステップＳＣＡ０１でＲＯＭ４０６のアドレス００４７Ｈから読み込んだデータ１０００００００Ｂを、チェックデータとして書き込む。チェックデータの書き込みは、図５（ｂ）を参照して説明したようにして行う。

ステップＳＣＡ０３では、ステップＳＣＡ０２でＲＡＭ４０８に書き込んだチェックデータをそのＲＡＭ４０８から読み込む。

ここでは、図１１（ｃ）に一例を示すように、ＲＡＭ４０８のアドレス４０Ｈ〜４７Ｈのデータを順にチェックデータとして読み込む。チェックデータの読み込みは、図５（ｂ）を参照して説明したようにして行う。なお、この読み込みと同時に、読み込んだ順にチェックデータの順次加算処理を行い、アドレス４０Ｈ〜４７Ｈのデータの加算結果の値と、ステップＳＣＡ０１で読み込んだＲＯＭ４０６のアドレス００ＦＦＨのデータと、を比較することによって、ＲＡＭ４０８の接続状態を確認可能である。比較結果が一致ならば接続正常、不一致ならば接続異常である。

続いてステップＳＣＡ０４では、ＲＯＭ４０６から読み込んだ（ステップＳＣＡ０１）チェックデータと、ＲＡＭ４０８から読み込んだ（ステップＳＣＡ０３）チェックデータと、が一致するかを判定する。この判定は図８（ａ）のステップＳＡＡ０４と同様であるので詳しい説明は省略する。また、この判定は、ＲＯＭ４０６のアドレス００４０Ｈのデータと、ＲＡＭ４０８のアドレス４０Ｈのデータと、を比較し、その後、順にＲＯＭ４０６のアドレス００４７Ｈのデータと、ＲＡＭ４０８のアドレス４７Ｈのデータと、の比較まで、各アドレスごとに比較をしてもよいし、ＲＯＭ４０６のアドレス００４０Ｈ〜００４７Ｈのデータの加算結果の値と、ＲＡＭ４０８のアドレス４０Ｈ〜４７Ｈのデータの加算結果の値と、を比較してもよい。

ステップＳＣＡ０４の判定の結果、ＲＯＭ４０６から読み込んだチェックデータと、ＲＡＭ４０８から読み込んだチェックデータと、が一致した場合には（ステップＳＣＡ０４：Ｙｅｓ）、ＷＤＴ４１４のリスタートを行って処理を終了する。振動などによって、ごく微小な時間にのみメモリの接続状態に異常が発生した場合には、初期化することなくＷＤＴ４１４をリスタートさせ、通常遊技に復帰する（ＳＣＡ０５）。

一方、ステップＳＣＡ０４の判定の結果、ＲＯＭ４０６から読み込んだチェックデータと、ＲＡＭ４０８から読み込んだチェックデータと、が不一致の場合には（ステップＳＣＡ０４：Ｎｏ）、メモリの接続状態が異常であるため、その通知を後述の第２副制御部５００の処理で行うよう、図１０（ａ）のステップＳＣ０１にジャンプし（ＳＣＡ０６）、ステップＳＣ０１の初期化処理を行う。

＜第２副制御部５００の処理＞
図１２を用いて、第２副制御部５００の処理について説明する。なお、同図（ａ）は、第２副制御部５００のＣＰＵ５０４が実行するメイン処理のフローチャートである。同図（ｂ）は、第２副制御部５００のコマンド受信割込処理のフローチャートである。同図（ｃ）は、第２副制御部５００のタイマ割込処理のフローチャートである。同図（ｄ）は、同図（ａ）のステップＳＧ０７のコマンド処理のフローチャートである。

まず、同図（ａ）のステップＳＧ０１では、各種の初期設定を行う。電源投入が行われると、まずＳＧ０１で初期化処理が実行される。この初期化処理では、入出力ポートの初期設定や、ＲＡＭ５０８内の記憶領域の初期化処理等を行う。

ステップＳＧ０３では、ＲＡＭ５０８のタイマ変数記憶領域に記憶されているタイマ変数が１０以上か否かを判定し、タイマ変数が１０となるまでこの処理を繰り返し、タイマ変数が１０以上となったときには、ステップＳＧ０５の処理に移行する。

ステップＳＧ０５では、ＲＡＭ５０８のタイマ変数記憶領域のタイマ変数に０を代入する。

ステップＳＧ０７では、コマンド処理を行う。第２副制御部５００のＣＰＵ５０４は、第１副制御部４００のＣＰＵ４０４からコマンドを受信したか否かを判別する。このコマンド処理については、図１２（ｄ）を参照して後述する。

ステップＳＧ０９では、演出制御処理を行う。例えば、ＳＧ０７で新たなコマンドがあった場合には、このコマンドに対応する演出データをＲＯＭ５０６から読み出す等の処理を行い、演出データの更新が必要な場合には演出データの更新処理を行う。

ステップＳＧ１１では、第１副制御部４００からの遊技盤用ランプ５３２や遊技台枠用ランプ５４２への命令がある場合には、この命令をシリアル通信制御回路５２０に出力する。

ステップＳＧ１３では、第１副制御部４００からの演出可動体２２４への命令がある場合には、この命令を駆動回路５１６に出力し、ＳＧ０３に戻る。

次に、同図（ｂ）を用いて、第２副制御部５００のコマンド受信割込処理について説明する。このコマンド受信割込処理は、第２副制御部５００が、第１副制御部４００が出力するストローブ信号を検出した場合に実行する処理である。コマンド受信割込処理のステップＳＨ０１では、第１副制御部４００が出力したコマンドを未処理コマンドとしてＲＡＭ５０８に設けたコマンド記憶領域に記憶する。

次に、同図（ｃ）を用いて、第２副制御部５００のＣＰＵ５０４によって実行する第２副制御部タイマ割込処理について説明する。第２副制御部５００は、所定の周期（本実施例では２ｍｓに１回）でタイマ割込を発生するハードウェアタイマを備えており、このタイマ割込を契機として、タイマ割込処理を所定の周期で実行する。

第２副制御部タイマ割込処理のステップＳＩ０１では、図１２（ａ）に示す第２副制御部メイン処理におけるステップＳＧ０３において説明したＲＡＭ５０８のタイマ変数記憶領域の値に、１を加算して元のタイマ変数記憶領域に記憶する。従って、ステップＳＧ０３において、タイマ変数の値が１０以上と判定されるのは２０ｍｓ毎（２ｍｓ×１０）となる。

第２副制御部タイマ割込処理のステップＳＩ０３では、演出用乱数値の更新処理等を行う。

次に、同図（ｄ）を用いて、図１２（ａ）のステップＳＧ０７のコマンド処理について説明する。

まず、ステップＳＪ０１では、第２副制御部５００が第１副制御部４００から定期コマンドを受信したかを判定する。この定期コマンドは、図１０（ａ）に示す第１制御部メイン処理のステップＳＣ２１で送信するものであり、上述のように３３ｍｓ程度間隔で送信される。ところが、図１１（ａ）のステップＳＣＡ０４にてチェックデータの不一致すなわちメモリ接続不良と判定した場合には、図１０（ａ）のステップＳＣ０１にジャンプし初期化処理が実施されるため、定期コマンドが３３ｍｓ程度間隔で送信されなくなり、ステップＳＪ０１では、第２副制御部５００が第１副制御部４００から定期コマンドを受信していないと判定する。これに基づき、ステップＳＪ０１で定期コマンドを受信していないと判定した場合（ステップＳＪ０１：Ｎｏ）には、第２副制御部５００が制御可能なランプ５３２、５４２や演出可動体２２４等により、第１副制御部４００のメモリ接続異常を報知する（ＳＪ０３）。

一方、ステップＳＪ０１で定期コマンドを受信していると判定した場合（ステップＳＪ０１：Ｙｅｓ）には、ＣＰＵ５０４は、第１副制御部４００のＣＰＵ４０４からその他のコマンドを受信したか否かを判別し（ＳＪ０２）、処理を終了する。

なお、この実施例２のメモリ接続状態確認処理を、主制御部３００に適用してもよい場合がある。

＜＜実施例３＞＞
実施例３では、第１副制御部４００のＣＰＵ４０４が実行するメモリ接続状態確認処理の図１１とは別の一例を示す。

図１３および図１４は、実施例３に係る第１副制御部４００のメモリ接続状態確認処理を説明する図である。この実施例３においても、第１副制御部４００のメモリ接続状態確認処理は、第１副制御部４００のＣＰＵ４０４が実行する第１副制御部リセット信号割込み処理で実行される。

図１３は第１副制御部４００のＣＰＵ４０４が実行する第１副制御部リセット信号割込み処理のフローチャートであり、図１４（ａ）は、ＲＯＭ４０６の様子の一例を示す表図であり、図１４（ｂ）は、ＲＡＭ４０８の様子の一例を示す表図である。

なお、実施例２では、図１１（ｂ）に示すＲＯＭ４０６のアドレス００４０Ｈ〜００４７Ｈのデータをすべて合計した値と比較するデータとして、アドレス００ＦＦＨのデータを設けたが、実施例３では、これを設けず、ＲＯＭ４０６のアドレス００４０Ｈ〜００４７Ｈのデータそれぞれをレジスタの値と比較してメモリ接続状態確認を行う。

実施例３のレジスタおよび確認カウンタは、たとえば図１０（ａ）に示すステップＳＣ０１の初期化処理において０クリアしておく。

第１副制御部４００には、電源が投入されると起動信号（リセット信号）を出力する起動信号出力回路（リセット信号出力回路）（図示せず）を設けている。このリセット信号を入力した基本回路４０２のＣＰＵ４０４は、リセット割込が生じ、図１３に示す第１副制御部リセット信号割込み処理を実行する。

図１３を参照すると、第１副制御部リセット信号割込み処理では、まず、ステップＳＣＢ０１において、ＲＯＭ４０６の所定アドレスに格納されている状態確認用データ（チェックデータ）をＲＡＭ４０８の所定アドレスに書き写す。

ＲＯＭ４０６の状態確認用データは、図５（ｂ）に示すデータバス４０２ｄのすべてのピンを使うものとするため、図１４（ａ）に一例を示すように、先頭のアドレス００４０Ｈに最下位ビットのみが立ったデータ０００００００１Ｂ（２進数）が格納されており、次のアドレス００４１Ｈにその左のビットのみが立ったデータ００００００１０Ｂが格納されており、次のアドレス００４２Ｈにその左のビットのみが立ったデータ０００００１００Ｂが格納されており、次のアドレス００４３Ｈにその左のビットのみが立ったデータ００００１０００Ｂが格納されており、次のアドレス００４４Ｈにその左のビットのみが立ったデータ０００１００００Ｂが格納されており、次のアドレス００４５Ｈにその左のビットのみが立ったデータ００１０００００Ｂが格納されており、次のアドレス００４６Ｈにその左のビットのみが立ったデータ０１００００００Ｂが格納されており、最後のアドレス００４７Ｈにその左の最上位ビットのみが立ったデータ１０００００００Ｂが格納されている。

ステップＳＣＢ０１では、このＲＯＭ４０６のアドレス００４０Ｈ〜００４７Ｈのデータを順に状態確認用データとして読み込む。状態確認用データの読み込みは、図５（ｂ）を参照して説明したようにして行う。

またステップＳＣＢ０１では、ＲＯＭ４０６から読み込んだ状態確認用データをＲＡＭ４０８の所定アドレスに書き込む。

ここでは、図１４（ｂ）に一例を示すように、ＲＡＭ４０８のアドレス４０Ｈ（１６進数）に、ＲＯＭ４０６のアドレス００４０Ｈ（１６進数）から読み込んだデータ０００００００１Ｂ（２進数）を、状態確認用データとして書き込み、ＲＡＭ４０８のアドレス４１Ｈに、ＲＯＭ４０６のアドレス００４１Ｈから読み込んだデータ００００００１０Ｂを、状態確認用データとして書き込み、ＲＡＭ４０８のアドレス４２Ｈに、ＲＯＭ４０６のアドレス００４２Ｈから読み込んだデータ０００００１００Ｂを、状態確認用データとして書き込み、ＲＡＭ４０８のアドレス４３Ｈに、ＲＯＭ４０６のアドレス００４３Ｈから読み込んだデータ００００１０００Ｂを、状態確認用データとして書き込み、ＲＡＭ４０８のアドレス４４Ｈに、ＲＯＭ４０６のアドレス００４４Ｈから読み込んだデータ０００１００００Ｂを、状態確認用データとして書き込み、ＲＡＭ４０８のアドレス４５Ｈに、ＲＯＭ４０６のアドレス００４５Ｈから読み込んだデータ００１０００００Ｂを、状態確認用データとして書き込み、ＲＡＭ４０８のアドレス４６Ｈに、ＲＯＭ４０６のアドレス００４６Ｈから読み込んだデータ０１００００００Ｂを、状態確認用データとして書き込み、ＲＡＭ４０８のアドレス４７Ｈに、ＲＯＭ４０６のアドレス００４７Ｈから読み込んだデータ１０００００００Ｂを、状態確認用データとして書き込む。チェックデータの書き込みは、図５（ｂ）を参照して説明したようにして行う。

以上のようにして、ステップＳＣＢ０１において、ＲＯＭ４０６の所定アドレスに格納されている状態確認用データをＲＡＭ４０８の所定アドレスに書き写す。

ステップＳＣＢ０２では、確認カウンタが０であるかを判定する。確認カウンタは、たとえば図１０（ａ）に示すステップＳＣ０１の初期化処理において０クリアするので、その後、確認カウンタに対する操作がされていなければ、０のままであり、ステップＳＣＢ０３に進む（ステップＳＣＢ０２：Ｙｅｓ）。

ステップＳＣＢ０３では、レジスタをインクリメントすなわちレジスタに１を加算する。レジスタは、たとえば図１０（ａ）に示すステップＳＣ０１の初期化処理において０クリアするので、その後、レジスタに対する操作がされていなければ、０に１を加算し、レジスタの値は０００００００１Ｂ（２進数）になる。

ステップＳＣＢ０４では、ステップＳＣＢ０１でＲＡＭ４０８に書き込んだ状態確認用データのうちの１つを読み込む。状態確認用データの読み込みは、図５（ｂ）を参照して説明したようにして行う。この読み込みを行うＲＡＭ４０８のアドレスは、状態確認用データが格納されている先頭アドレスに確認カウンタの値を加算したアドレスである。すなわち、最初は、確認カウンタの値は０であるので、状態確認用データが格納されている先頭アドレス（ＲＡＭ４０８の４０Ｈ）からデータ（０００００００１Ｂ）を読み込む。

続いてステップＳＣＢ０５では、レジスタの値と、ＲＡＭ４０８から読み込んだ（ステップＳＣＢ０４）状態確認用データと、が一致するかを判定する。この判定は図８（ａ）のステップＳＡＡ０４と同様であるので詳しい説明は省略する。

ステップＳＣＢ０５の判定の結果、レジスタの値（初めは０００００００１Ｂ）と、ＲＡＭ４０８から読み込んだチェックデータ（初めは０００００００１Ｂ）と、が一致した場合には（ステップＳＣＢ０５：Ｙｅｓ）、確認カウンタをインクリメントし（ステップＳＣＢ０６）、ステップＳＣＢ０２へ戻る。

ステップＳＣＢ０６でインクリメントされた確認カウンタは０ではなくなるので（ステップＳＣＢ０２：Ｎｏ）、ステップＳＣＢ０２からステップＳＣＢ０８へと進む。

ステップＳＣＢ０８では、確認カウンタが０より大きくかつ８より小さいかを判定する。すなわち、ステップＳＣＢ０８では、確認カウンタが１から７の間に実行するループを形成する。この確認カウンタの判定は、検査したいデータバス４０２ｄのピン数と同じ数だけループするようにしている。

確認カウンタが０より大きくかつ８より小さい場合（ステップＳＣＢ０８：Ｙｅｓ）、ステップＳＣＢ０９でレジスタを左インクリメントする。初めは０００００００１Ｂのレジスタの値は、左インクリメントすることによって、ビットが立った位置が左に１つずれて、００００００１０Ｂになる。

その後のステップＳＣＢ０４では、状態確認用データが格納されている先頭アドレスに確認カウンタの値を加算したアドレスから状態確認用データを読み込む。すなわち、今回の確認カウンタの値が１の場合は、ＲＡＭ４０８の４１Ｈからデータ００００００１０Ｂ）を読み込む。

続いてステップＳＣＢ０５では、レジスタの値と、ＲＡＭ４０８から読み込んだ（ステップＳＣＢ０４）状態確認用データと、が一致するかを判定する。ここでは、レジスタの値は０００００００１Ｂ）、ＲＡＭ４０８から読み込んだチェックデータは０００００００１Ｂである。一致した場合には（ステップＳＣＢ０５：Ｙｅｓ）、確認カウンタをインクリメントし（ステップＳＣＢ０６）、ステップＳＣＢ０２へ戻り、ステップＳＣＢ０６でインクリメントされた確認カウンタは０ではないので（ステップＳＣＢ０２：Ｎｏ）、ステップＳＣＢ０２からステップＳＣＢ０８へと進む。

ループを繰り返し、確認カウンタが８に達すると、ステップＳＣＢ０８においてＮｏ判定を行い（ステップＳＣＢ０８：Ｎｏ）、ステップＳＣＢ１０において確認カウンタを０クリアし、ステップＳＣＢ１１においてＷＤＴ４１４のリスタートを行って処理を終了する。

一方、ステップＳＣＢ０５の判定の結果、レジスタの値と、ＲＡＭ４０８から読み込んだ状態確認用データと、が不一致の場合には（ステップＳＣＢ０４：Ｎｏ）、メモリの接続状態が異常であるため、その通知を、前述のように第２副制御部５００の処理で行うよう、図１０（ａ）のステップＳＣ０１にジャンプし（ＳＣＡ０６）、ステップＳＣ０１の初期化処理を行う。

ところで、上述の実施例３では、ＲＯＭ４０６から読み込んだ状態確認用データをＲＡＭ４０８に書き込み、それをさらにＲＡＭ４０８から読み込んだ状態確認用データとレジスタとの比較をしているが、さらに処理を加え、状態確認用データをＲＯＭ４０６から読み込んだ時点でレジスタと比較し、ＲＯＭ４０６のメモリ接続状態を確認することも可能である。ただし、ＲＯＭ４０６とＲＡＭ４０８とが同一の基板に搭載されている場合には、どちらかの接続状態が異常であれば、基板ごとＲＯＭ４０６およびＲＡＭ４０８を交換することになるので、ＲＯＭ４０６またはＲＡＭ４０８のどちらの接続状態が異常であるかを特定しない場合がある。

この実施例３によれば、図１１（ｂ）のアドレス００ＦＦＨのようなチェックデータをＲＯＭ４０６に設けていなくても、ＲＯＭ４０６やＲＡＭ４０８のアドレスバス、データバスの異常を検出可能である。

また、この実施例３によれば、ステップＳＣＢ０５における状態確認用データとの比較対象であるレジスタの値が、ＲＯＭ４０６やＲＡＭ４０８に依存しないため、ＲＯＭ４０６やＲＡＭ４０８の接続状態の異常に左右されない。

なお、この実施例２のメモリ接続状態確認処理を、主制御部３００に適用してもよい場合がある。

＜＜実施例４＞＞
実施例３では、ＲＯＭ４０６のアドレス００４０Ｈから００４７ＨまでのデータをＲＡＭ４０８のアドレス４０Ｈから４７Ｈまでに書き写すようにしたが、本発明はこれに限られるものではない。実施例４としてこれとは別の例を説明する。

実施例４では、ＣＰＵ４０４で実行するプログラムの命令群がＲＯＭ４０６に格納されている中で、状態確認用データとして所望する値が格納されているアドレスからその値をＲＡＭ４０８の所定アドレス所定アドレスに書き写す。この例について、図１５を参照してさらに説明する。図１５（ａ）は、実施例４のＲＯＭ４０６の様子の一例を示す表図であり、図１５（ｂ）は、実施例４のＲＡＭ４０８の様子の一例を示す表図である。

実施例４では、ＲＡＭ４０８のアドレス４０Ｈ〜４５Ｈおよび４７Ｈには、図１４（ｂ）と同様のデータをあらかじめ格納し、図１３のステップＳＣＢ０１では、ＲＯＭ４０６のアドレス０１０ＤＨのデータ０１００００００ＢをＲＡＭ４０８のアドレス４６Ｈに書き写す。以降の処理は実施例３と同様である。

＜＜その他の実施例＞＞
なお、上述の実施例においては、メモリ接続状態確認処理のためにチェックデータ、状態確認用データを持っているが、たとえば、他のデータ（抽選データ・演出データ）等の中から接続状態を確認したいデータバスのピンと対応する位置にビットが立っているデータのアドレスを予め指定しておき、接続状態確認処理の実行時にはそれらを用いて接続状態の確認を行ってもよい。その場合、接続状態確認用のデータをわざわざ持たずに、他のデータ設定と共通して処理を行うことが可能である。

また、上述の実施例においては、ＲＯＭ、ＲＡＭ共に連続したアドレス領域にチェックデータ、状態確認用データを格納しているが、必ずしも連続した領域である必要はない。連続した領域ではない場合の例について、図１６を参照して説明する。図１６（ａ）は、ＲＯＭ４０６の様子の一例を示す表図であり、図１６（ｂ）は、ＲＡＭ４０８の様子の一例を示す表図である。

この図１６（ａ）および（ｂ）に示す例では、ＲＯＭ４０６のアドレス０００１Ｂ（２進数）、００１０Ｂ、０１００Ｂおよび１０００Ｂにチェックデータを格納しておき、これを読み込んでＲＡＭ４０８のアドレス０００１Ｂ、００１０Ｂ、０１００Ｂおよび１０００Ｂに書き込むものである。この例では、チェックデータを格納したアドレスは連続していない。この例では、チェックデータを格納したアドレスのそれぞれは、アドレスバスの各ピンに対応したビットのみに１が立っており、これによって、アドレスバスの各ピンの接続状態を確認可能にしている。

＜遊技台の別の例＞
本発明に係る遊技台は、図１７に示す「複数種類の図柄が施され、回転駆動される複数のリール１００２と、リールの回転を指示するためのスタートレバー１００４と、各々のリールに対応して設けられ、リールの回転を個別に停止させるための停止ボタン１００６と、複数種類の役の内部当選の当否を抽選により判定する抽選手段（入賞役内部抽選）と、抽選手段の抽選結果に基づいてリールの回転の停止に関する停止制御を行うリール停止制御手段（リール停止制御処理）と、抽選手段の抽選結果に基づいて停止されたリールによって表示される図柄組合せが、内部当選した役に対応して予め定めた図柄組合せであるか否かの判定をする判定手段（入賞判定処理）と、図柄の停止態様が所定の入賞態様である場合、所定の入賞態様に対応する遊技媒体を払出す遊技媒体払出処理を行う払出制御手段（メダル払出処理１００８）と、に加え、抽選手段の抽選結果に基づいて演出を実行する演出手段１０１０を備え、この演出手段が、所定の遊技領域１０１２に球を発射する発射装置１０１４と、発射装置から発射された球を入球可能に構成された入賞口１０１６と、入賞口１０１６に入球した球を検知する検知手段１０１８と、検知手段１０１８が球を検知した場合に球を払出す払出手段１０２０と、所定の図柄（識別情報）を変動表示する可変表示装置１０２２と、可変表示装置１０２２を遮蔽する位置に移動可能なシャッタ１０２４と、所定動作態様で動作する可動体１０２６と、を備え、入賞口に遊技球が入って入賞することを契機として、可変表示装置１０２２が図柄を変動させた後に停止表示させて、遊技を演出するような演出装置１０１０、であるスロットマシン１０００」にも好適である。

＜その他＞
ところで、上述した実施例と異なる例として、それぞれ異なる基板に搭載された２つのＲＯＭのそれぞれに格納したデータを比較することによって、いずれかの基板の不正交換を検出することが考えられるが、この場合、仕様変更等で一方の基板のＲＯＭを交換すると、付随してもう一方の基板のＲＯＭも交換する必要がある（または、交換を考慮してデータを作る必要がある）。このため設計が面倒である。また、この場合、チェックデータの保存されたＲＯＭが正しく接続されているか判定できず、また判定する場合には、それぞれのＲＯＭに複数のデータと該データの演算結果であるチェックデータを保存しておく必要がある。これに対して上述の実施例では、データの書き込みが可能なＲＡＭを用いることで、ＲＯＭおよびＲＡＭの複数の伝送経路をチェックする場合においても、複数の領域にチェックデータを保存しておくことがない。

また、上述した実施例では、ＲＯＭとＲＡＭの経路の異常を同時に確認しているため、従来、一方に異常が発生した際にもう一方に発生していた不具合が生じる前に、異常の検出に基づく対処動作を実行可能である。

また、上述した実施例では、１の動作により、ＣＰＵに接続されたＲＯＭおよびＲＡＭの接続状態を容易且つ迅速に判定することが可能となる場合がある。複数のメモリの接続状態を確認する際に、データの書き込みが可能なＲＡＭを用いることで、正常動作の確認のために互いに比較されるチェックデータを双方のメモリに保存しておく必要がなく、遊技の動作制御以外に限られたＲＯＭの容量を取られる必要がない場合がある。

上述の実施例では、ＲＯＭから読み込んだ（ＲＡＭに書き込んだ）データとＲＡＭから読み込んだデータとのＸＯＲ（排他的論理和）をとって、≠０であれば異常とするものでもよい。

上述の実施例では、メモリ接続状態確認処理により異常と判定された場合には、遊技台の動作を直ちに停止することで誤動作を防ぐ（ピン異常の検出時は、遊技進行が停止する）場合がある。

上述の実施例では、ＲＯＭから読み込んだデータをＲＡＭに書き込むと同時に、チェックサムを算出することで、ＲＯＭの接続状態を確認しつつ、ＲＡＭの接続状態を確認することが可能な場合がある。

上述の実施例では、接続状態確認用のデータ（チェックデータ）は、遊技機の制御データを兼ねる（演出データ、抽選データ、動作制御データ等）場合がある。

上述の実施例では、ＷＤＴタイムアウトに基づいてメモリ接続状態確認処理を実行し、異常がなければ（ＷＤＴのタイムアウトは発生するが、メモリの接続状態異常が一瞬で解消された場合には）遊技を継続して進行させるようにしてもよい。

上述の実施例では、ＲＡＭに書き込むデータは、少なくともデータバスのすべてのピンを使用して送られるものであればよい。このとき、メモリ接続状態確認処理によって占有されるＲＡＭの領域は、基本的にデータバスの本数と同じである。

上述の実施例では、ＣＰＵ、ＲＯＭ、ＲＡＭは同一基板（たとえば第１副制御基板）上に搭載され、異常検出時には、異常が検出された基板（たとえば第１副制御基板）以外の基板（たとえば第２副制御基板）に備えられた異常報知手段により異常が報知されるものでもよい。

上述の実施例では、ＲＯＭからＲＡＭに書き写した値と比較するチェックデータをＣＰＵ上で生成（たとえば０クリアしたレジスタのインクリメントおよび左シフト）することで、ＲＯＭに接続異常がある際にも検出が可能な場合がある。

上述の実施例では、ＲＯＭからＲＡＭへチェックデータとして書き写したデータは、メモリ接続状態確認処理が完了した後に、タイマ変数として用いるなど、他の用途に用いてもよい。

また、上述の実施例では、データバスの各ピンのそれぞれに対応するビットが立ったデータを送り、比較・判定を行うようにしたが、本発明はこれに限られず、データバスの各ピンのそれぞれに対応するビット以外のビットが立ったデータを用いても比較・判定によりメモリ接続状態の確認が可能な場合がある。

なお、以上説明した本発明は、
１． 所定のデータを第２の記憶手段（たとえばＲＡＭ３０８、ＲＡＭ４０８）に書き込む書き込み処理（たとえばステップＳＡ０１、ＳＤ０１、ＳＥ０１、ＳＥ０３、ＳＣ０５）と、
第１の記憶手段（たとえばＲＯＭ３０６、ＲＯＭ４０６）および前記第２の記憶手段に記憶されているデータを読み込む読み込み処理（たとえばＲＡＭからであればステップＳＡ０１、ステップＳＣ０３のタイマ変数、ＲＯＭからであればステップＳＡ０１、ステップＳＣ０１やステップＳＣ０３の値３３）と、を実行可能であり、
前記読み込み処理が読み込んだデータに基づいて制御を行う制御手段（たとえばＣＰＵ３０４、ＣＰＵ４０４）を備えた遊技台であって、
前記第１の記憶手段に記憶されている第１のデータを読み込む第１の処理（たとえばステップＳＡＡ０１、ＳＣＡ０１）と、
前記第１の処理が読み込んだ前記第１のデータを第２のデータとして前記第２の記憶手段に書き込む第２の処理（たとえばステップＳＡＡ０２、ＳＣＡ０２）と、
前記第２の記憶手段に記憶されている第２のデータを読み込む第３の処理（たとえばステップＳＡＡ０３、ＳＣＡ０３）と、
前記第１の処理により前記第１の記憶手段から読み込んだ前記第１のデータの読み込み結果および前記第３の処理により前記第２の記憶手段から読み込んだ前記第２のデータの読み込み結果を比較する比較処理（たとえばステップＳＡＡ０４、ＳＣＡ０４）と、
前記比較処理による比較結果が特定の比較結果であった場合に行われる異常処理（たとえばステップＳＡＡ０４でＮｏのルート、ＳＣＡ０４でＮｏのルート）と、
を前記制御手段が実行可能である
ことを特徴とする遊技台、としたので、
記憶手段の検査を迅速に行うことができる。
２． １．に記載の遊技台において、
前記第１のデータが複数個のデータから構成されることで、前記第２のデータは複数個のデータから構成され、
前記第１の処理により前記第１の記憶手段から読み込んだ前記第１のデータの読み込み結果は、前記第１のデータを構成する複数個のデータから算出された第１のチェック値であり（たとえば図１１（ｂ）のＲＯＭ４０６のアドレス００４０Ｈ〜００４７Ｈのデータの加算値）、
前記第３の処理により前記第２の記憶手段から読み込んだ前記第２のデータの読み込み結果は、前記第２のデータを構成する複数個のデータから算出された第２のチェック値であり（たとえば図１１（ｃ）のＲＡＭ４０８のアドレス４０Ｈ〜４７Ｈのデータの加算値）、
前記比較処理は、前記第１のチェック値と前記第２のチェック値とが不一致の場合に前記比較結果として前記特定の比較結果を導出する処理である
ことを特徴とする遊技台、としたので、
記憶手段における広範囲の記憶領域を迅速に検査できる場合がある。
３． １．または２．に記載の遊技台において、
前記第１のデータを構成する複数個のデータから算出された第１のチェック値は、前記第１の記憶手段に予め記憶されている（たとえば図１１（ｂ）のＲＯＭ４０６のアドレス００ＦＦＨのデータ）
ことを特徴とする遊技台、としたので、
記憶手段に検査を迅速に行うことができる場合がある。
４． １．乃至３．のうちのいずれか１項に記載の遊技台において、
前記第１の記憶手段は複数の記憶領域を有し、
前記制御手段および前記第１の記憶手段は、複数本のアドレス信号線（たとえばアドレスバス３０２ｃ、アドレスバス４０２ｃ）により接続されており、
前記制御手段が前記第１の記憶手段における所定の記憶領域からデータを読み込む場合には、前記制御手段は前記複数本のアドレス信号線を通じて所定のアドレス指定信号を前記第１の記憶手段に送ることで、読み込むデータが記憶されている記憶領域が、前記複数の記憶領域のうちの所定の記憶領域であることを指定するよう構成されており、
前記第１のデータは複数の記憶領域のうちの特定の記憶領域に格納され、
前記制御手段が前記複数の記憶領域のうちの前記特定の記憶領域を指定する場合には、前記制御手段は前記複数本のアドレス信号線のうちの１本のアドレス信号線に特定の信号（アドレスの各ビットのうち１が立ったビット、図１６参照）を送出し、他のアドレス信号線に非特定の信号（アドレスの各ビットのうち０のビット、図１６参照）を送出する
ことを特徴とする遊技台、としたので、
記憶手段のピンチェックを迅速に行うことができる場合がある。
５． １．乃至４．のうちのいずれか１項に記載の遊技台において、
前記第１の処理、前記第２の処理、前記第３の処理、および前記比較処理は電源投入時に行われ、
前記第２の処理により書き込まれた前記第２のデータは、前記比較処理が終了した後も、前記読み込み処理により読み込まれて前記制御手段による制御に用いられる（たとえばタイマ変数として用いる）
ことを特徴とする遊技台、としたので、
記憶手段の検査とともに記憶手段の初期値設定もでき、制御効率を向上できる場合がある。

本発明に係る遊技台は、パチンコ機などに代表される遊技台に適用することができる。

１００ パチンコ機
１２４ 遊技領域
１１０ 装飾図柄表示装置
１１０ａ 左図柄表示領域
１１０ｂ 中図柄表示領域
１１０ｃ 右図柄表示領域
１１０ｄ 演出表示領域
１２６ 第１特図始動口
１２８ 第２特図始動口
１３０ 可変入賞口
２０６ 演出装置
２２４ 演出用可動体
３００ 主制御部
３０４ ＣＰＵ
３０６ ＲＯＭ
３０８ ＲＡＭ
４００ 第１副制御部
４０４ ＣＰＵ
４０６ ＲＯＭ
４０８ ＲＡＭ
５００ 第２副制御部

Claims (5)

1. 所定のデータを第２の記憶手段に書き込む書き込み処理と、
   第１の記憶手段および前記第２の記憶手段に記憶されているデータを読み込む読み込み処理と、を実行可能であり、
   前記読み込み処理が読み込んだデータに基づいて制御を行う制御手段を備えた遊技台であって、
   前記第１の記憶手段に記憶されている第１のデータを読み込む第１の処理と、
   前記第１の処理が読み込んだ前記第１のデータを第２のデータとして前記第２の記憶手段に書き込む第２の処理と、
   前記第２の記憶手段に記憶されている第２のデータを読み込む第３の処理と、
   前記第１の処理により前記第１の記憶手段から読み込んだ前記第１のデータの読み込み結果および前記第３の処理により前記第２の記憶手段から読み込んだ前記第２のデータの読み込み結果を比較する比較処理と、
   前記比較処理による比較結果が特定の比較結果であった場合に行われる異常処理と、
   を前記制御手段が実行可能である
   ことを特徴とする遊技台。
2. 請求項１に記載の遊技台において、
   前記第１のデータが複数個のデータから構成されることで、前記第２のデータは複数個のデータから構成され、
   前記第１の処理により前記第１の記憶手段から読み込んだ前記第１のデータの読み込み結果は、前記第１のデータを構成する複数個のデータから算出された第１のチェック値であり、
   前記第３の処理により前記第２の記憶手段から読み込んだ前記第２のデータの読み込み結果は、前記第２のデータを構成する複数個のデータから算出された第２のチェック値であり、
   前記比較処理は、前記第１のチェック値と前記第２のチェック値とが不一致の場合に前記比較結果として前記特定の比較結果を導出する処理である
   ことを特徴とする遊技台。
3. 請求項１または請求項２に記載の遊技台において、
   前記第１のデータを構成する複数個のデータから算出された第１のチェック値は、前記第１の記憶手段に予め記憶されている
   ことを特徴とする遊技台。
4. 請求項１乃至３のうちのいずれか１項に記載の遊技台において、
   前記第１の記憶手段は複数の記憶領域を有し、
   前記制御手段および前記第１の記憶手段は、複数本のアドレス信号線により接続されており、
   前記制御手段が前記第１の記憶手段における所定の記憶領域からデータを読み込む場合には、前記制御手段は前記複数本のアドレス信号線を通じて所定のアドレス指定信号を前記第１の記憶手段に送ることで、読み込むデータが記憶されている記憶領域が、前記複数の記憶領域のうちの所定の記憶領域であることを指定するよう構成されており、
   前記第１のデータは複数の記憶領域のうちの特定の記憶領域に格納され、
   前記制御手段が前記複数の記憶領域のうちの前記特定の記憶領域を指定する場合には、前記制御手段は前記複数本のアドレス信号線のうちの１本のアドレス信号線に特定の信号を送出し、他のアドレス信号線に非特定の信号を送出する
   ことを特徴とする遊技台。
5. 請求項１乃至４のうちのいずれか１項に記載の遊技台において、
   前記第１の処理、前記第２の処理、前記第３の処理、および前記比較処理は電源投入時に行われ、
   前記第２の処理により書き込まれた前記第２のデータは、前記比較処理が終了した後も、前記読み込み処理により読み込まれて前記制御手段による制御に用いられる
   ことを特徴とする遊技台。

Images