JP2550842B2 - 高周波変調磁界発生回路 - Google Patents
高周波変調磁界発生回路Info
- Publication number
- JP2550842B2 JP2550842B2 JP4294566A JP29456692A JP2550842B2 JP 2550842 B2 JP2550842 B2 JP 2550842B2 JP 4294566 A JP4294566 A JP 4294566A JP 29456692 A JP29456692 A JP 29456692A JP 2550842 B2 JP2550842 B2 JP 2550842B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- current
- magnetic field
- exciting
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は高周波変調磁界発生回路
に係り、特に磁界変調方式によりオーバーライトを行う
磁気記録装置に用いられる高周波変調磁界発生回路に関
する。
に係り、特に磁界変調方式によりオーバーライトを行う
磁気記録装置に用いられる高周波変調磁界発生回路に関
する。
【０００２】
【従来の技術】近年、電子計算機の発達にともない、光
磁気ディスクが低価格で大容量の補助記憶装置として要
望されている。光磁気ディスク装置によりデータの記録
を高速で行うために、種々のオーバーライト方式が提案
されており、その一つとして、レーザ光強度を一定にし
ておいてバイアス磁界の向きを変調して記録を行う磁界
変調方式が知られている。また、バイアス磁界の変調方
法としては、励磁コイルに流す励磁電流の向きをたとえ
ばスイッチング素子を用いて反転させることで変調を行
う方法がある。
磁気ディスクが低価格で大容量の補助記憶装置として要
望されている。光磁気ディスク装置によりデータの記録
を高速で行うために、種々のオーバーライト方式が提案
されており、その一つとして、レーザ光強度を一定にし
ておいてバイアス磁界の向きを変調して記録を行う磁界
変調方式が知られている。また、バイアス磁界の変調方
法としては、励磁コイルに流す励磁電流の向きをたとえ
ばスイッチング素子を用いて反転させることで変調を行
う方法がある。
【０００３】以下、図１１に基づいて、従来の高周波変
調磁界発生回路の一例について説明する。図１１におい
て、定電流源Ｊ１及びＪ２は定電圧源Ｅから定電圧Ｖを
供給されており、それぞれ所定の定電流を補償コイルＬ
１及びＬ２に供給する。両コイル間には励磁コイルＬＭ
が接続されており、各々の接続点にはトランジスタ、 M
OSFET 等のスイッチング素子５１と５２が接続されてい
る。補償コイルＬ１及びＬ２のインダクタンス値は、図
示しない磁気記録媒体と所定距離離間して配設される励
磁コイルＬＭのインダクタンス値に比べて十分大きな値
とされている。
調磁界発生回路の一例について説明する。図１１におい
て、定電流源Ｊ１及びＪ２は定電圧源Ｅから定電圧Ｖを
供給されており、それぞれ所定の定電流を補償コイルＬ
１及びＬ２に供給する。両コイル間には励磁コイルＬＭ
が接続されており、各々の接続点にはトランジスタ、 M
OSFET 等のスイッチング素子５１と５２が接続されてい
る。補償コイルＬ１及びＬ２のインダクタンス値は、図
示しない磁気記録媒体と所定距離離間して配設される励
磁コイルＬＭのインダクタンス値に比べて十分大きな値
とされている。
【０００４】両スイッチング素子５１及び５２が外部か
ら入力される記録信号Ｒに応じてスイッチング制御部５
３によってスイッチング制御されることにより、励磁コ
イルＬＭに流れる励磁電流ＩＭの向きは記録信号Ｒに基
づいて変調される。この結果、磁気記録媒体のバイアス
磁界を高周波変調して所定の記録を行えるよう構成され
ている。
ら入力される記録信号Ｒに応じてスイッチング制御部５
３によってスイッチング制御されることにより、励磁コ
イルＬＭに流れる励磁電流ＩＭの向きは記録信号Ｒに基
づいて変調される。この結果、磁気記録媒体のバイアス
磁界を高周波変調して所定の記録を行えるよう構成され
ている。
【０００５】すなわち、スイッチング素子５１がオフ、
スイッチング素子５２がオンのときは、励磁電流ＩＭは
スイッチング素子５２を介して実線で示すとおりに流
れ、磁気記録媒体には励磁電流ＩＭの向きに応じた磁界
（正方向とする）が発生する。またこの時、電流源Ｊ２
から補償コイルＬ２を介してスイッチング素子５２に定
電流Ｉ２が流れ、スイッチング素子５２は飽和状態とさ
れている。
スイッチング素子５２がオンのときは、励磁電流ＩＭは
スイッチング素子５２を介して実線で示すとおりに流
れ、磁気記録媒体には励磁電流ＩＭの向きに応じた磁界
（正方向とする）が発生する。またこの時、電流源Ｊ２
から補償コイルＬ２を介してスイッチング素子５２に定
電流Ｉ２が流れ、スイッチング素子５２は飽和状態とさ
れている。
【０００６】つづいてスイッチング素子５１がオン、ス
イッチング素子５２がオフとされた場合には、電流Ｉ２
は破線で示すとおりに励磁コイルＬＭを流れて励磁電流
とされ、磁気記録媒体に負方向の磁界を発生させる。同
時に、電流Ｉ２は補償コイルＬ１を介して電流源Ｊ１か
ら供給される定電流Ｉ１と共にスイッチング素子５１に
流れ、所定のスイッチング時間後にこれを飽和状態とす
る。
イッチング素子５２がオフとされた場合には、電流Ｉ２
は破線で示すとおりに励磁コイルＬＭを流れて励磁電流
とされ、磁気記録媒体に負方向の磁界を発生させる。同
時に、電流Ｉ２は補償コイルＬ１を介して電流源Ｊ１か
ら供給される定電流Ｉ１と共にスイッチング素子５１に
流れ、所定のスイッチング時間後にこれを飽和状態とす
る。
【０００７】上記の回路において、補償コイルＬ１及び
Ｌ２には常時定電流が流れており、スイッチング時にこ
れらの電流を各スイッチング素子に流し込むことによっ
て各スイッチング素子のターンオン時間を短縮し、高速
でスイッチングされる場合でも励磁コイルＬＭにほぼ一
定の大きさの励磁電流を供給する構成とされている。
Ｌ２には常時定電流が流れており、スイッチング時にこ
れらの電流を各スイッチング素子に流し込むことによっ
て各スイッチング素子のターンオン時間を短縮し、高速
でスイッチングされる場合でも励磁コイルＬＭにほぼ一
定の大きさの励磁電流を供給する構成とされている。
【０００８】
【発明が解決しようとする課題】しかしながら上記従来
の高周波変調磁界発生回路によれば、定電流回路を使用
しているために消費電力が多く、また回路が複雑になる
問題があった。
の高周波変調磁界発生回路によれば、定電流回路を使用
しているために消費電力が多く、また回路が複雑になる
問題があった。
【０００９】本発明は、上記の問題を解決した高周波変
調磁界発生回路を提供することを目的とする。
調磁界発生回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の問題は、図１の原
理図のとおり構成することにより解決される。
理図のとおり構成することにより解決される。
【００１１】すなわち、磁気記録媒体１と所定距離離間
して配設される励磁コイルＬＭと、磁気記録媒体１に記
録する外部からの記録信号Ｒに応じた制御信号Ｃを生成
する制御手段２と、励磁コイルＬＭの両側に接続され、
制御信号Ｃによりスイッチング制御されて交互にオンま
たはオフし、記録信号Ｒに応じて励磁コイルＬＭに流れ
る励磁電流ＩＭの向きを反転させる第１及び第２のスイ
ッチング手段３及び４と、励磁コイルＬＭに接続され、
第１及び第２のスイッチング手段３及び４のスイッチン
グ時に励磁電流ＩＭの向きを速やかに反転させるための
エネルギを蓄えておく補償コイルＬ１, Ｌ２と、補償コ
イルＬ１, Ｌ２及び励磁コイルＬＭに電流を供給する電
流供給手段５とを具備した高周波変調磁界発生回路にお
いて、電流供給手段５を電圧源により構成すると共に、
互いに並列に接続される複数個のスイッチング素子
３1 , …３ｍ（ｍは２以上の整数）及び４1 , …４ｎ
（ｎは２以上の整数）により第１及び第２のスイッチン
グ手段３及び４を構成し、第１又は第２のスイッチング
手段３又は４の複数個のスイッチング素子３1 , …３ｍ
又は４1 , …４ｎを記録信号Ｒの周波数よりも高い一定
周波数で、且つ複数個のうち少なくとも一つをオンとす
るタイミングでスイッチング手段２によってスイッチン
グ制御することにより、第１又は第２のスイッチング手
段３又は４を交互にオンとすることにより解決される。
して配設される励磁コイルＬＭと、磁気記録媒体１に記
録する外部からの記録信号Ｒに応じた制御信号Ｃを生成
する制御手段２と、励磁コイルＬＭの両側に接続され、
制御信号Ｃによりスイッチング制御されて交互にオンま
たはオフし、記録信号Ｒに応じて励磁コイルＬＭに流れ
る励磁電流ＩＭの向きを反転させる第１及び第２のスイ
ッチング手段３及び４と、励磁コイルＬＭに接続され、
第１及び第２のスイッチング手段３及び４のスイッチン
グ時に励磁電流ＩＭの向きを速やかに反転させるための
エネルギを蓄えておく補償コイルＬ１, Ｌ２と、補償コ
イルＬ１, Ｌ２及び励磁コイルＬＭに電流を供給する電
流供給手段５とを具備した高周波変調磁界発生回路にお
いて、電流供給手段５を電圧源により構成すると共に、
互いに並列に接続される複数個のスイッチング素子
３1 , …３ｍ（ｍは２以上の整数）及び４1 , …４ｎ
（ｎは２以上の整数）により第１及び第２のスイッチン
グ手段３及び４を構成し、第１又は第２のスイッチング
手段３又は４の複数個のスイッチング素子３1 , …３ｍ
又は４1 , …４ｎを記録信号Ｒの周波数よりも高い一定
周波数で、且つ複数個のうち少なくとも一つをオンとす
るタイミングでスイッチング手段２によってスイッチン
グ制御することにより、第１又は第２のスイッチング手
段３又は４を交互にオンとすることにより解決される。
【００１２】
【作用】上記構成の本発明によれば、電流供給手段５は
電圧源により構成され、電圧源から補償コイルＬ１, Ｌ
２及び励磁コイルＬＭに電流が供給されるよう作用す
る。また、第１及び第２のスイッチング手段３及び４を
互いに並列に接続される複数個のスイッチング素子
３1 , …３ｍ及び４1 , …４ｎにより構成し、制御手段
２によって第１又は第２のスイッチング手段３又は４の
この複数個のスイッチング素子３1 , …３ｍ及び４1 ,
…４ｎを記録信号Ｒの周波数よりも高い一定周波数で、
且つ複数個のうち少なくとも一つをオンとするタイミン
グでスイッチング手段２によってスイッチング制御する
ことにより、第１又は第２のスイッチング手段３又は４
が交互にオンされる際に複数個のスイッチング素子
３1 , …３ｍ及び４1 , …４ｎの一定時間当たりの平均
オン抵抗が一定になるように作用する。
電圧源により構成され、電圧源から補償コイルＬ１, Ｌ
２及び励磁コイルＬＭに電流が供給されるよう作用す
る。また、第１及び第２のスイッチング手段３及び４を
互いに並列に接続される複数個のスイッチング素子
３1 , …３ｍ及び４1 , …４ｎにより構成し、制御手段
２によって第１又は第２のスイッチング手段３又は４の
この複数個のスイッチング素子３1 , …３ｍ及び４1 ,
…４ｎを記録信号Ｒの周波数よりも高い一定周波数で、
且つ複数個のうち少なくとも一つをオンとするタイミン
グでスイッチング手段２によってスイッチング制御する
ことにより、第１又は第２のスイッチング手段３又は４
が交互にオンされる際に複数個のスイッチング素子
３1 , …３ｍ及び４1 , …４ｎの一定時間当たりの平均
オン抵抗が一定になるように作用する。
【００１３】
【実施例】以下、本発明の実施例について説明するにあ
たり、まず図２乃至図４に基づいて本発明の着想につい
て説明する。
たり、まず図２乃至図４に基づいて本発明の着想につい
て説明する。
【００１４】図２はスイッチング素子である MOS FETの
ドレイン出力電流Ｉｄのゲート入力電圧Ｖｇに対する一
般的な関係を示し、図３はゲート入力電圧Ｖｇの周波数
を可変したときのＶｇとＩｄとの関係を同様に示す。
ドレイン出力電流Ｉｄのゲート入力電圧Ｖｇに対する一
般的な関係を示し、図３はゲート入力電圧Ｖｇの周波数
を可変したときのＶｇとＩｄとの関係を同様に示す。
【００１５】図２に示すとおり、ゲート入力電圧Ｖｇ
（同図（Ａ))が立ち上がりはじめてからドレイン出力電
流Ｉｄ（同図（Ｂ))が立ち上がりはじめるまで遅延時間
ｔｄを要し、ドレイン出力電流Ｉｄが立ち上がってほぼ
飽和するまでにさらに立ち上がり時間ｔｒを要する。す
なわち、ゲート入力電圧Ｖｇが立ち上がりはじめてから
ドレイン出力電流Ｉｄがほぼ飽和するまでにターンオン
時間ｔonを要する。
（同図（Ａ))が立ち上がりはじめてからドレイン出力電
流Ｉｄ（同図（Ｂ))が立ち上がりはじめるまで遅延時間
ｔｄを要し、ドレイン出力電流Ｉｄが立ち上がってほぼ
飽和するまでにさらに立ち上がり時間ｔｒを要する。す
なわち、ゲート入力電圧Ｖｇが立ち上がりはじめてから
ドレイン出力電流Ｉｄがほぼ飽和するまでにターンオン
時間ｔonを要する。
【００１６】また、図３（Ａ）に示す如くゲート入力電
圧Ｖｇの周波数を３とおりに可変した場合について考え
ると、Ｖｇの周波数が十分に低いＶｇＬの場合、Ｉｄは
ＶｇＬより遅延時間ｔｄだけ遅れて飽和に達し、遅延時
間だけ遅れてＩｄＬで示す如く減少して零になる。
圧Ｖｇの周波数を３とおりに可変した場合について考え
ると、Ｖｇの周波数が十分に低いＶｇＬの場合、Ｉｄは
ＶｇＬより遅延時間ｔｄだけ遅れて飽和に達し、遅延時
間だけ遅れてＩｄＬで示す如く減少して零になる。
【００１７】ところが、Ｖｇの周波数が比較的高いＶｇ
Ｍの場合、ＩｄはＶｇＭの立ち上がりはじめから遅延時
間ｔｄだけ遅れて立ち上がりはじめるが、ＶｇＭが減少
しはじめるのとほぼ同時に飽和に達することなくＩｄＭ
で示す如く減少して零になる。Ｖｇの周波数がさらに高
いＶｇＨの場合も同様であり、Ｉｄはさらに短時間でＩ
ｄＨで示す如く減少して零になる。
Ｍの場合、ＩｄはＶｇＭの立ち上がりはじめから遅延時
間ｔｄだけ遅れて立ち上がりはじめるが、ＶｇＭが減少
しはじめるのとほぼ同時に飽和に達することなくＩｄＭ
で示す如く減少して零になる。Ｖｇの周波数がさらに高
いＶｇＨの場合も同様であり、Ｉｄはさらに短時間でＩ
ｄＨで示す如く減少して零になる。
【００１８】これは MOS FETの遅延時間ｔｄ及び立ち上
がり時間ｔｒに起因して起こる現象であり、MOS FET の
オン抵抗ＲONがゲート入力電圧Ｖｇの周波数（入力周波
数ｆ）に依存することを意味し、次に図４に示すとおり
に入力周波数ｆが低いとオン抵抗ＲONが低く、入力周波
数ｆが高いとオン抵抗ＲONが高くなることを示してい
る。
がり時間ｔｒに起因して起こる現象であり、MOS FET の
オン抵抗ＲONがゲート入力電圧Ｖｇの周波数（入力周波
数ｆ）に依存することを意味し、次に図４に示すとおり
に入力周波数ｆが低いとオン抵抗ＲONが低く、入力周波
数ｆが高いとオン抵抗ＲONが高くなることを示してい
る。
【００１９】すなわち、入力周波数ｆが低いとコイルの
電流が多く、入力周波数ｆが高いとコイルの電流が少な
くなることを示している。なお、図４において、入力周
波数ｆがｆ1 以下のときは MOS FETは飽和領域まで達
し、入力周波数ｆがｆ2 以上のときは MOS FET はオン
しきらずにオフ抵抗ＲOFF を呈することを示す。
電流が多く、入力周波数ｆが高いとコイルの電流が少な
くなることを示している。なお、図４において、入力周
波数ｆがｆ1 以下のときは MOS FETは飽和領域まで達
し、入力周波数ｆがｆ2 以上のときは MOS FET はオン
しきらずにオフ抵抗ＲOFF を呈することを示す。
【００２０】また、図２（Ｂ）において、オン時間Ｔon
の平均電流をＩav、立ち上がり時間とたち下がり時間を
等しくｔｒとし、電荷をＱとすれば、 Ｑ＝Ｉav・Ｔon （１） ＝Ｉｄ・Ｔon−Ｉｄ・ｔｒ （２） ∴Ｉav＝（１−（ｔr/Ｔon))Ｉｄ （３） このように、スイッチング素子が飽和する場合について
も、平均電流Ｉavはオン時間Ｔonに依存する。したがっ
て、スイッチング素子のオン抵抗ＲONは、そのオン時間
Ｔonに依存する。
の平均電流をＩav、立ち上がり時間とたち下がり時間を
等しくｔｒとし、電荷をＱとすれば、 Ｑ＝Ｉav・Ｔon （１） ＝Ｉｄ・Ｔon−Ｉｄ・ｔｒ （２） ∴Ｉav＝（１−（ｔr/Ｔon))Ｉｄ （３） このように、スイッチング素子が飽和する場合について
も、平均電流Ｉavはオン時間Ｔonに依存する。したがっ
て、スイッチング素子のオン抵抗ＲONは、そのオン時間
Ｔonに依存する。
【００２１】本発明は上記の点に着目して前記した原理
図（図１）のとおりに構成し、図４において、スイッチ
ング素子をスイッチング制御する制御信号の周波数（入
力周波数）を一定とすることにより、回路の定電流化を
図ったものである。
図（図１）のとおりに構成し、図４において、スイッチ
ング素子をスイッチング制御する制御信号の周波数（入
力周波数）を一定とすることにより、回路の定電流化を
図ったものである。
【００２２】次に、本発明の高周波変調磁界発生回路の
具体的な一実施例について、図５乃至図７に基づいて説
明する。
具体的な一実施例について、図５乃至図７に基づいて説
明する。
【００２３】図５の回路図において、Ｅは電流供給手段
である電圧源、Ｑ１〜Ｑ４はそれぞれスイッチング素子
である MOS FETであり、励磁コイルＬＭの左端に互いに
並列に接続されるＱ１とＱ２により第１のスイッチング
手段を構成し、励磁コイルＬＭの右端に互いに並列に接
続されるＱ３とＱ４により第２のスイッチング手段を構
成している。
である電圧源、Ｑ１〜Ｑ４はそれぞれスイッチング素子
である MOS FETであり、励磁コイルＬＭの左端に互いに
並列に接続されるＱ１とＱ２により第１のスイッチング
手段を構成し、励磁コイルＬＭの右端に互いに並列に接
続されるＱ３とＱ４により第２のスイッチング手段を構
成している。
【００２４】また、それぞれの入力端子に記録信号Ｒ及
びクロックＣＫを入力されるゲート回路６，…９により
制御手段が構成されており、上記の各 MOS FETが各ゲー
ト回路の出力によって図６に示す如くスイッチング制御
される。
びクロックＣＫを入力されるゲート回路６，…９により
制御手段が構成されており、上記の各 MOS FETが各ゲー
ト回路の出力によって図６に示す如くスイッチング制御
される。
【００２５】図６は、図５の高周波変調磁界発生回路の
動作を示すタイミングチャートである。記録信号Ｒは、
たとえば同図（Ａ）に示すとおりに各ゲート回路に入力
され、クロック信号ＣＫ（同図（Ａ))は記録信号Ｒに対
して十分高い周波数で一定の周期２Ｔとされている。こ
れに対し、各ゲート回路６，…９の出力の制御信号Ｃ
１，…Ｃ４は、それぞれ同図（Ｃ）乃至（Ｆ）に示すと
おりとなる。
動作を示すタイミングチャートである。記録信号Ｒは、
たとえば同図（Ａ）に示すとおりに各ゲート回路に入力
され、クロック信号ＣＫ（同図（Ａ))は記録信号Ｒに対
して十分高い周波数で一定の周期２Ｔとされている。こ
れに対し、各ゲート回路６，…９の出力の制御信号Ｃ
１，…Ｃ４は、それぞれ同図（Ｃ）乃至（Ｆ）に示すと
おりとなる。
【００２６】すなわち、記録信号Ｒのハイレベル期間
は、そのハイレベル期間の長さに応じて制御信号Ｃ１と
Ｃ２が交互にハイレベルとなることにより、MOS FET Ｑ
１とＱ２が交互にオンとなる。このとき、制御信号Ｃ３
とＣ４は共にローレベルとされており、MOS FET Ｑ３と
Ｑ４はそれぞれオフとされる。
は、そのハイレベル期間の長さに応じて制御信号Ｃ１と
Ｃ２が交互にハイレベルとなることにより、MOS FET Ｑ
１とＱ２が交互にオンとなる。このとき、制御信号Ｃ３
とＣ４は共にローレベルとされており、MOS FET Ｑ３と
Ｑ４はそれぞれオフとされる。
【００２７】したがって、励磁電流ＩＭは破線で示すと
おりに流れ、励磁コイルＬＭと所定距離離間して配設さ
れた磁気記録媒体には、励磁電流ＩＭの向きに応じた負
方向の磁界が発生する。
おりに流れ、励磁コイルＬＭと所定距離離間して配設さ
れた磁気記録媒体には、励磁電流ＩＭの向きに応じた負
方向の磁界が発生する。
【００２８】また、記録信号Ｒのローレベル期間は、そ
のローレベル期間の長さに応じて制御信号Ｃ３とＣ４が
交互にハイレベルとなることにより、MOS FET Ｑ３とＱ
４が交互にオンとなる。このとき、制御信号Ｃ１とＣ２
は共にローレベルとされており、MOS FET Ｑ１とＱ２は
それぞれオフとされる。よって、励磁電流ＩＭは実線で
示すとおりに流れ、磁気記録媒体には正方向の磁界が発
生する。
のローレベル期間の長さに応じて制御信号Ｃ３とＣ４が
交互にハイレベルとなることにより、MOS FET Ｑ３とＱ
４が交互にオンとなる。このとき、制御信号Ｃ１とＣ２
は共にローレベルとされており、MOS FET Ｑ１とＱ２は
それぞれオフとされる。よって、励磁電流ＩＭは実線で
示すとおりに流れ、磁気記録媒体には正方向の磁界が発
生する。
【００２９】以上の各MOS FET のスイッチングのタイミ
ングはクロックパルスＣＫに同期しており、記録信号Ｒ
のハイレベル期間はMOS FET Ｑ１とＱ２のいずれかがオ
ン、記録信号Ｒのローレベル期間はMOS FET Ｑ３とＱ４
のいずれかがオンとされている。
ングはクロックパルスＣＫに同期しており、記録信号Ｒ
のハイレベル期間はMOS FET Ｑ１とＱ２のいずれかがオ
ン、記録信号Ｒのローレベル期間はMOS FET Ｑ３とＱ４
のいずれかがオンとされている。
【００３０】またクロックパルスＣＫの周波数は一定で
記録信号の周波数よりも高い周波数とされており、記録
信号Ｒのハイレベル期間とローレベル期間内で一定期間
Ｔずつ各 MOS FETがオンする構成であるため、各 MOSFE
T のオン抵抗は記録信号Ｒの周波数及びデューティ比に
かかわらす一定となる。
記録信号の周波数よりも高い周波数とされており、記録
信号Ｒのハイレベル期間とローレベル期間内で一定期間
Ｔずつ各 MOS FETがオンする構成であるため、各 MOSFE
T のオン抵抗は記録信号Ｒの周波数及びデューティ比に
かかわらす一定となる。
【００３１】したがって、従来のように定電流源を用い
ることなく一定の励磁電流を励磁コイルＬＭに供給する
ことができる。なおこのとき、期間Ｔは、記録信号Ｒの
ハイレベル期間とローレベル期間のうち最短のものと等
しいか、十分に短い期間とされている。
ることなく一定の励磁電流を励磁コイルＬＭに供給する
ことができる。なおこのとき、期間Ｔは、記録信号Ｒの
ハイレベル期間とローレベル期間のうち最短のものと等
しいか、十分に短い期間とされている。
【００３２】ここで、図５の回路における励磁電流ＩＭ
の値を計算により求める。記録信号Ｒがハイレベルから
ローレベルとなったときのラプラス変換後の等価回路を
図７に示し、電流Ｉ（＝ＩＭとする）について解く。励
磁コイルＬＭのインダクタンスをＬｍ，補償コイルＬ１
及びＬ２のインダクタンスをＬ、電圧源Ｅの出力電圧を
Ｖ、各 MOS FETのオン抵抗をＲONとおくと、
の値を計算により求める。記録信号Ｒがハイレベルから
ローレベルとなったときのラプラス変換後の等価回路を
図７に示し、電流Ｉ（＝ＩＭとする）について解く。励
磁コイルＬＭのインダクタンスをＬｍ，補償コイルＬ１
及びＬ２のインダクタンスをＬ、電圧源Ｅの出力電圧を
Ｖ、各 MOS FETのオン抵抗をＲONとおくと、
【００３３】
【数１】
【００３４】逆ラプラス変換して、
【００３５】
【数２】
【００３６】ここで、Ｌ≫Ｌｍとすると、
【００３７】
【数３】
【００３８】となり、励磁電流ＩＭを表す（６）式にお
いて時間に依存する項がなくなり、励磁電流ＩＭは電圧
源Ｅの出力電圧Ｖと MOS FETのオン抵抗ＲONにより決ま
る。したがって、各 MOS FETのオン抵抗ＲONを一定とす
るように各 MOS FETをスイッチング制御すれば、記録信
号Ｒがハイレベルからローレベル（またはローレベルか
らハイレベル）となったときの励磁電流ＩＭの向きを迅
速に切替えることができる。
いて時間に依存する項がなくなり、励磁電流ＩＭは電圧
源Ｅの出力電圧Ｖと MOS FETのオン抵抗ＲONにより決ま
る。したがって、各 MOS FETのオン抵抗ＲONを一定とす
るように各 MOS FETをスイッチング制御すれば、記録信
号Ｒがハイレベルからローレベル（またはローレベルか
らハイレベル）となったときの励磁電流ＩＭの向きを迅
速に切替えることができる。
【００３９】また、前述の如く定電流源を必要としない
ため回路が簡単化し、消費電流が少ない利点がある。
ため回路が簡単化し、消費電流が少ない利点がある。
【００４０】図８は図５の実施例の一変形例を示す。本
変形例では励磁コイルがＬＭ１とＬＭ２に分割巻きさ
れ、それぞれの接続点を補償コイルＬ３に接続された構
成とされている。本変形例の高周波変調磁界発生回路
は、図７に示した制御タイミングで各MOS FET Ｑ１〜Ｑ
４をスイッチング制御され、上記実施例と同様に動作し
て上記実施例と同様の効果を奏する。
変形例では励磁コイルがＬＭ１とＬＭ２に分割巻きさ
れ、それぞれの接続点を補償コイルＬ３に接続された構
成とされている。本変形例の高周波変調磁界発生回路
は、図７に示した制御タイミングで各MOS FET Ｑ１〜Ｑ
４をスイッチング制御され、上記実施例と同様に動作し
て上記実施例と同様の効果を奏する。
【００４１】次に、図９は本発明の他の実施例を示す。
図９において、Ｑ５1,Ｑ５2,…Ｑ５ｐ（ｐは３以上の整
数）、及びＱ６1,Ｑ６2,…Ｑ６ｑ（ｑは３以上の整数）
はそれぞれスイッチング素子である MOS FETであり、励
磁コイルＬＭの左端に互いに並列に接続されるＱ５1,Ｑ
５2,…Ｑ５ｐにより第１のスイッチング手段を構成し、
励磁コイルＬＭの右端に互いに並列に接続されるＱ６1,
Ｑ６2,…Ｑ６ｑにより第２のスイッチング手段を構成し
ている。
図９において、Ｑ５1,Ｑ５2,…Ｑ５ｐ（ｐは３以上の整
数）、及びＱ６1,Ｑ６2,…Ｑ６ｑ（ｑは３以上の整数）
はそれぞれスイッチング素子である MOS FETであり、励
磁コイルＬＭの左端に互いに並列に接続されるＱ５1,Ｑ
５2,…Ｑ５ｐにより第１のスイッチング手段を構成し、
励磁コイルＬＭの右端に互いに並列に接続されるＱ６1,
Ｑ６2,…Ｑ６ｑにより第２のスイッチング手段を構成し
ている。
【００４２】また、記録信号Ｒ及びクロックＣＫ′を入
力されるスイッチング制御部１２により制御手段が構成
されており、上記の各 MOS FETは制御部１２からの制御
信号Ｃ５1,Ｃ５2,…Ｃ５ｐ及びＣ６1,Ｃ６2,…Ｃ６ｑに
よって図１０に示す如くスイッチング制御される。
力されるスイッチング制御部１２により制御手段が構成
されており、上記の各 MOS FETは制御部１２からの制御
信号Ｃ５1,Ｃ５2,…Ｃ５ｐ及びＣ６1,Ｃ６2,…Ｃ６ｑに
よって図１０に示す如くスイッチング制御される。
【００４３】すなわち、記録信号Ｒのハイレベル期間
は、そのハイレベル期間の長さに応じて制御信号Ｃ５1,
Ｃ５2,…Ｃ５ｐのいずれかが交互にハイレベルとなるこ
とにより、MOS FET Ｑ５1,Ｑ５2,…Ｑ５ｐのいずれかが
交互にオンとなる。このとき、制御信号Ｃ６1,Ｃ６2,…
Ｃ６ｑはそれぞれにローレベルとされており、MOS FET
Ｑ６1,Ｑ６2,…Ｑ６ｑはそれぞれオフとされる。
は、そのハイレベル期間の長さに応じて制御信号Ｃ５1,
Ｃ５2,…Ｃ５ｐのいずれかが交互にハイレベルとなるこ
とにより、MOS FET Ｑ５1,Ｑ５2,…Ｑ５ｐのいずれかが
交互にオンとなる。このとき、制御信号Ｃ６1,Ｃ６2,…
Ｃ６ｑはそれぞれにローレベルとされており、MOS FET
Ｑ６1,Ｑ６2,…Ｑ６ｑはそれぞれオフとされる。
【００４４】したがって、励磁電流ＩＭは破線で示すと
おりに流れ、励磁コイルＬＭと所定距離離間して配設さ
れた磁気記録媒体には、励磁電流ＩＭの向きに応じた負
方向の磁界が発生する。
おりに流れ、励磁コイルＬＭと所定距離離間して配設さ
れた磁気記録媒体には、励磁電流ＩＭの向きに応じた負
方向の磁界が発生する。
【００４５】また、記録信号Ｒのローレベル期間は、そ
のローレベル期間の長さに応じて制御信号Ｃ６1,Ｃ６2,
…Ｃ６ｑのいずれかが交互にハイレベルとなることによ
り、MOS FET Ｑ６1,Ｑ６2,…Ｑ６ｑのいずれかが交互に
オンとなる。このとき、制御信号Ｃ５1,Ｃ５2,…Ｃ５ｐ
はそれぞれローレベルとされており、MOS FET Ｑ５1,Ｑ
５2,…Ｑ５ｐはそれぞれオフとされる。よって、励磁電
流ＩＭは実線で示すとおりに流れ、磁気記録媒体には正
方向の磁界が発生する。
のローレベル期間の長さに応じて制御信号Ｃ６1,Ｃ６2,
…Ｃ６ｑのいずれかが交互にハイレベルとなることによ
り、MOS FET Ｑ６1,Ｑ６2,…Ｑ６ｑのいずれかが交互に
オンとなる。このとき、制御信号Ｃ５1,Ｃ５2,…Ｃ５ｐ
はそれぞれローレベルとされており、MOS FET Ｑ５1,Ｑ
５2,…Ｑ５ｐはそれぞれオフとされる。よって、励磁電
流ＩＭは実線で示すとおりに流れ、磁気記録媒体には正
方向の磁界が発生する。
【００４６】以上の各MOS FET のスイッチングのタイミ
ングはクロックパルスＣＫ′に同期しており、記録信号
Ｒのハイレベル期間はMOS FET Ｑ５1,Ｑ５2,…Ｑ５ｐの
いずれかがオン、記録信号Ｒのローレベル期間はMOS FE
T Ｑ６1,Ｑ６2,…Ｑ６ｑのいずれかがオンとされてい
る。
ングはクロックパルスＣＫ′に同期しており、記録信号
Ｒのハイレベル期間はMOS FET Ｑ５1,Ｑ５2,…Ｑ５ｐの
いずれかがオン、記録信号Ｒのローレベル期間はMOS FE
T Ｑ６1,Ｑ６2,…Ｑ６ｑのいずれかがオンとされてい
る。
【００４７】本実施例においても、クロックパルスＣ
Ｋ′の周波数は一定で記録信号の周波数よりも高い周波
数とされており、記録信号Ｒのハイレベル期間とローレ
ベル期間内で一定期間Ｔずつ各 MOS FETがオンする構成
であるため、各 MOS FETのオン抵抗は記録信号Ｒの周波
数及びデューティ比にかかわらす一定となる。
Ｋ′の周波数は一定で記録信号の周波数よりも高い周波
数とされており、記録信号Ｒのハイレベル期間とローレ
ベル期間内で一定期間Ｔずつ各 MOS FETがオンする構成
であるため、各 MOS FETのオン抵抗は記録信号Ｒの周波
数及びデューティ比にかかわらす一定となる。
【００４８】したがって、従来のように定電流源を用い
ることなく、前記実施例と同様に一定の励磁電流を励磁
コイルＬＭに供給することができる。なおこのとき、期
間Ｔは、記録信号Ｒのハイレベル期間とローレベル期間
のうち最短のものと等しいか、十分に短い期間とされて
いる。また、ｐ≠ｑでも、ｐ＝ｑであってもよい。
ることなく、前記実施例と同様に一定の励磁電流を励磁
コイルＬＭに供給することができる。なおこのとき、期
間Ｔは、記録信号Ｒのハイレベル期間とローレベル期間
のうち最短のものと等しいか、十分に短い期間とされて
いる。また、ｐ≠ｑでも、ｐ＝ｑであってもよい。
【００４９】また、本実施例においても、前記実施例に
ついて図７と共に説明したのと同様に、記録信号Ｒがハ
イレベルからローレベル（またはローレベルからハイレ
ベル）となったときの励磁電流ＩＭの向きを迅速に切替
えることができる。
ついて図７と共に説明したのと同様に、記録信号Ｒがハ
イレベルからローレベル（またはローレベルからハイレ
ベル）となったときの励磁電流ＩＭの向きを迅速に切替
えることができる。
【００５０】このように、上記の各実施例によれば、定
電流源を使用することなく簡単な回路で低消費電力とす
ることができると共に、励磁電流の向きを迅速に切替え
ることができて高速の変調磁界を生成することが可能に
なる。
電流源を使用することなく簡単な回路で低消費電力とす
ることができると共に、励磁電流の向きを迅速に切替え
ることができて高速の変調磁界を生成することが可能に
なる。
【００５１】
【発明の効果】上述の如く本発明によれば、第１又は第
２のスイッチング手段がオンされる際に複数個のスイッ
チング素子はいずれも記録信号よりも高い周波数でスイ
ッチング制御されてスイッチング素子は一定時間当たり
の平均オン抵抗が一定となり、また定電流源を必要とし
ないため、低消費電力とすることができる特長がある。
２のスイッチング手段がオンされる際に複数個のスイッ
チング素子はいずれも記録信号よりも高い周波数でスイ
ッチング制御されてスイッチング素子は一定時間当たり
の平均オン抵抗が一定となり、また定電流源を必要とし
ないため、低消費電力とすることができる特長がある。
【図１】本発明の原理図である。
【図２】本発明の着想を説明するためのスイッチング素
子の入力と出力の関係を示す図である。
子の入力と出力の関係を示す図である。
【図３】本発明の着想を説明するためのスイッチング素
子の入力と出力の関係を示す図である。
子の入力と出力の関係を示す図である。
【図４】本発明の着想を説明するためのスイッチング素
子の入力周波数とオン抵抗の関係を示す図である。
子の入力周波数とオン抵抗の関係を示す図である。
【図５】本発明の一実施例を示す図である。
【図６】図５の回路の動作を示すタイミングチャートで
ある。
ある。
【図７】図５の回路についてラプラス変換により解析す
るための図である。
るための図である。
【図８】図５の回路の一変形例を示す図である。
【図９】本発明の他の実施例を示す図である。
【図１０】図９の回路の動作を示すタイミングチャート
である。
である。
【図１１】従来の高周波変調磁界発生回路の一例を示す
図である。
図である。
１ 磁気記録媒体 ２ 制御手段 ３1,…３m,４1,…４n,５1,…５p,６1,…６q,Ｑ1,Ｑ2,Ｑ
3,Ｑ4 スイッチング素子 ３ 第１のスイッチング手段 ４ 第１のスイッチング手段 ５ 電流供給手段 １２ スイッチング制御部 ＬＭ 励磁コイル Ｌ１，Ｌ２，Ｌ３ 補償コイル Ｅ 電圧源
3,Ｑ4 スイッチング素子 ３ 第１のスイッチング手段 ４ 第１のスイッチング手段 ５ 電流供給手段 １２ スイッチング制御部 ＬＭ 励磁コイル Ｌ１，Ｌ２，Ｌ３ 補償コイル Ｅ 電圧源
Claims (1)
- 【請求項１】磁気記録媒体と所定距離離間して配設され
る励磁コイルと、 該磁気記録媒体に記録する外部からの記録信号に応じた
制御信号を生成する制御手段と、 該励磁コイルの両側に接続され、該制御信号によりスイ
ッチング制御されて交互にオンまたはオフし、該記録信
号に応じて該励磁コイルに流れる励磁電流の向きを反転
させる第１及び第２のスイッチング手段と、 該励磁コイルに接続され、該第１及び第２のスイッチン
グ手段のスイッチング時に該励磁電流の向きを速やかに
反転させるためのエネルギを蓄えておく補償コイルと、 該補償コイル及び該励磁コイルに電流を供給する電流供
給手段とを具備した高周波変調磁界発生回路において、 前記電流供給手段を電圧源により構成すると共に、互い
に並列に接続される複数個のスイッチング素子により前
記第１及び第２のスイッチング手段を構成し、 前記第１又は第２のスイッチング手段の該複数個のスイ
ッチング素子を前記記録信号の周波数よりも高い一定周
波数で、且つ複数個のうち少なくとも一つをオンとする
タイミングで前記スイッチング手段によってスイッチン
グ制御することにより、前記第１又は第２のスイッチン
グ手段を交互にオンとすることを特徴とする高周波変調
磁界発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4294566A JP2550842B2 (ja) | 1992-11-02 | 1992-11-02 | 高周波変調磁界発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4294566A JP2550842B2 (ja) | 1992-11-02 | 1992-11-02 | 高周波変調磁界発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06150205A JPH06150205A (ja) | 1994-05-31 |
| JP2550842B2 true JP2550842B2 (ja) | 1996-11-06 |
Family
ID=17809449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4294566A Expired - Lifetime JP2550842B2 (ja) | 1992-11-02 | 1992-11-02 | 高周波変調磁界発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550842B2 (ja) |
-
1992
- 1992-11-02 JP JP4294566A patent/JP2550842B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06150205A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0833974B2 (ja) | 磁気ヘッド駆動回路 | |
| KR100189673B1 (ko) | 자기광학메모리에 기록하기 위해 자계를 변조하기 위한 제어회로 | |
| EP0519729B1 (en) | Magnetic head driving circuit | |
| JP2889411B2 (ja) | 磁気ヘッド駆動装置 | |
| KR900006950A (ko) | 자장반전회로 | |
| JP3365435B2 (ja) | 光磁気記録装置 | |
| JP2550842B2 (ja) | 高周波変調磁界発生回路 | |
| CA2085763C (en) | Magnetic head driving device | |
| JPH03157839A (ja) | 光磁気ディスク用高周波変調磁界発生装置 | |
| JP3097088B2 (ja) | 磁気ヘッド駆動回路 | |
| JP2531997B2 (ja) | ディジタル記録回路 | |
| JP2845085B2 (ja) | 磁気記録装置の高周波変調磁界発生回路 | |
| JPH05334605A (ja) | 光磁気ディスク用変調磁界発生装置 | |
| JPS62295406A (ja) | 光磁気記録装置のバイアス磁界発生装置 | |
| JP3105329B2 (ja) | 磁界変調ヘッドの駆動回路 | |
| JP2002195862A (ja) | 電磁流量計の励磁回路 | |
| JPH05307705A (ja) | 磁気ヘッド駆動回路 | |
| JPH03272038A (ja) | 磁気ヘッド装置 | |
| JPH06131609A (ja) | 磁気ヘッド駆動装置 | |
| JPH06243403A (ja) | 磁気ヘッドの駆動回路 | |
| JPH04219601A (ja) | 磁気ヘッド駆動回路 | |
| JPH0676402A (ja) | コイル駆動回路 | |
| JPS6130322B2 (ja) | ||
| JPH07169002A (ja) | 磁気ヘッド駆動回路 | |
| RU2002103409A (ru) | Способ стирания записи с магнитного носителя и устройство для его осуществления |