JP2539547B2 - プログラマブルコントロ―ラ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】バスＩ／Ｏユニットとリモー
トＩ／Ｏユニットを有するプログラマブルコントローラ
において、プログラム作成が容易化されたプログラマブ
ルコントローラに関するものである。

【０００２】

【従来の技術】図１３は従来のプログラマブルコントロ
ーラのブロック構成図である。図において、１はＣＰＵ
ユニット、２はＣＰＵ１にバス接続された入力ユニッ
ト、３はＣＰＵユニット１にバス接続された出力ユニッ
トである。４はベースユニットであり、このベースユニ
ット４にＣＰＵユニット１、入力ユニット２、出力ユニ
ット３等が装着されている。なお、入力ユニットおよび
出力ユニットを総称してバスＩ／Ｏユニットと呼ぶ。５
は入力ユニット２に接続されている外部機器としてのリ
ミットスイッチ、６は出力ユニット３に接続されている
外部機器としてのリレーコイル、７はＣＰＵユニット１
に内蔵されているマイクロプロセッサ、８はシーケンス
プログラムが格納されるメモリである。９は入力ユニッ
ト２を介して送られてきた外部機器のＯＮ／ＯＦＦ情
報、および、出力ユニット３を介して接続された外部機
器へのＯＮ／ＯＦＦ情報が格納される第一メモリ、例え
ば、デバイスメモリである。１０はＣＰＵユニット１、
入力ユニット２、および、出力ユニット３の間を接続す
る８ビットのデータバスである。１１は入力ユニット２
に内蔵されているバスドライバであり、このバスドライ
バ１１の入力側は外部機器５に接続され、出力側はデー
タバス１０に接続されている。

【０００３】１２は出力ユニット３に内蔵されているラ
ッチであり、入力側はデータバス１０に接続され、出力
側はトランジスタドライバ１３を介して外部機器６に接
続されている。１４はベースユニット４に実装されてい
るデコーダであり、入力側はＣＰＵユニット１に接続さ
れ、出力側は入力ユニット２のバスドライバ１１のイネ
ーブル端子、および、出力ユニット３のラッチ１２のラ
ッチイネーブル端子に接続されている。なお、ＣＰＵユ
ニット１、入力ユニット２、出力ユニット３、および、
ベースユニット４は、ＣＰＵユニット１、入力ユニット
２、および、出力ユニット３がベースユニット４に着脱
自在であるように構成されている。また、入力ユニット
２の装着数、および、出力ユニット３の装着数は、それ
ぞれの装着数の合計がベースユニット４の装着可能数以
下であれば任意であってよい。

【０００４】次に動作についてマイクロプロセッサ７の
動作を示す図１４に示すフロー図により説明する。図に
おいて、ステップＳ１２０ではイニシャル処理を行う。
イニシャル処理は電源立ち上がり時等においてマイクロ
プロセッサ７がリセットされた場合に一度だけ実行され
る処理であり、このイニシャル処理により入力ユニット
２および出力ユニット３の初期化等が行われる。次に、
ステップＳ１２１では入出力リフレッシュ処理を行う。
この処理はリミットスイッチ等の外部機器５のＯＮ／Ｏ
ＦＦ状態を示す情報をデバイスメモリ９の入力エリアに
格納するとともに、デバイスメモリ９の出力エリアに格
納されているＯＮ／ＯＦＦ情報をリレーコイル等の外部
機器６に出力する処理である。

【０００５】外部機器５は入出力番号ＸＮ、例えば、デ
バイス番号ＸＮ（Ｎ＝０〜最大接続可能点数）により特
定される。デバイス番号ＸＮは外部機器５がいずれの入
力ユニット２のいずれの接続端子に接続されているかに
より決められる。また、外部機器６は入出力番号ＹＮ、
例えば、デバイス番号ＹＮ（Ｎ＝０〜最大接続可能点
数）により特定される。デバイス番号ＹＮは外部機器６
がいずれの出力ユニット３のいずれの接続端子に接続さ
れているかにより決められる。なお、シーケンスプログ
ラムからデバイスメモリ９をアクセスする場合はこのＸ
Ｎ、ＹＮによりアドレスが指定される。

【０００６】図１３は入力ユニット２にＸ０〜Ｘ７の８
点の外部機器が接続され、出力ユニット３にＹ１００〜
Ｙ１０７の８点の外部機器が接続されている例を示して
いる。マイクロプロセッサ７がデコーダ１４に信号を出
力するとデコーダ１４はその出力端子のうちの１つをイ
ネーブルにする。例えば、イネーブルにされた出力端子
が接続線１５に接続されている端子であるとすると、こ
の接続線１５は入力ユニット２のバスドライバ１１のイ
ネーブル端子に接続されているので、入力ユニット２に
接続されている８個の外部機器５（Ｘ０〜Ｘ７）のＯＮ
／ＯＦＦ情報がデータバス１０に乗り、マイクロプロセ
ッサ７により読み取られる。同様にして、入力ユニット
２に設けられている他の所定数のバスドライバ（図示せ
ず）を介して入力ユニット２に接続されている全ての外
部機器５のＯＮ／ＯＦＦ情報がマイクロプロセッサ７に
より読み取られデバイスメモリ９の入力エリアに格納さ
れる。

【０００７】次に、マイクロプロセッサ７はデバイスメ
モリ９に格納されている外部機器６（Ｙ１００〜Ｙ１０
７）のＯＮ／ＯＦＦ情報をデータバス１０に出力すると
ともに、デコーダ１４に所定情報を送りデコーダ１４の
出力端子のうちの１つをイネーブルにする。例えば、イ
ネーブルにされた出力端子が接続線１６により接続され
ている端子であればこの接続線１６は出力ユニット３の
ラッチ１２のラッチイネーブル端子に接続されているの
で、トランジスタドライバ１３を介してＹ１００〜Ｙ１
０７のＯＮ／ＯＦＦ情報を外部機器６に出力させる。同
様にして、出力ユニット３に設けられている他の所定数
のラッチ（図示せず）を介して出力ユニット３に接続さ
れている全ての外部機器６にデバイスメモリ９の出力エ
リアに格納されている該当情報が出力される。次に、ス
テップＳ１２２ではシーケンスプログラムの演算処理が
行われる。このシーケンスプログラムの演算処理は、ユ
ーザーにより作成されメモリ８に格納されている例えば
図１５に示すようなシーケンスプログラムが読み出され
実行される処理である。

【０００８】マイクロプロセッサ７は、デバイスメモリ
９に格納されているＸＮとＹＮのＯＮ／ＯＦＦ情報をも
とに演算を行ない演算結果をデバイスメモリ９に格納す
る。例えば、図１５のシーケンスプログラムが実行され
るとＸ０がＯＮならばＹ１００がＯＮし、Ｘ０がＯＦＦ
ならばＹ１００がＯＦＦする。Ｘ７とＹ１０７の関係に
ついても同様である。次に、ステップＳ１２３でＥＮＤ
処理が行われる。この処理はシーケンスプログラムの１
スキャン実行終了時に行う必要のある所定の処理であ
り、このＥＮＤ処理において操作者による運転停止指令
操作がなされているか否か等の判定が行われ、判定の結
果シーケンス処理を継続する場合はステップ１２１に戻
る。

【０００９】図１９はプログラマブルコントローラを用
いてコンベアを制御する場合において外部機器とプログ
ラマブルコントローラとの間の配線の状態を示す図であ
る。図において、４７はプログラマブルコントローラ１
とリレーやリミットスイッチ等の外部機器４８とを接続
する接続線、４９はベルトコンベアである。ベルトコン
ベア４９が長く外部機器４８が多い場合には接続線の長
さの合計値は大きなくなる。近年、自動化システムの大
規模化にともない制御対象として設置床面積の大きいも
のが増加してきている。このような自動化システムにお
いては制御対象に設けられたリミットスイッチやアクチ
ュエータ等の外部機器のうちの一部はプログラマブルコ
ントローラから遠く離れた位置に配設されることになり
上述のように接続線を多量に要しプログラマブルコント
ローラと外部機器との間の配線に多大な費用がかかると
ともに装置全体の信頼性を低下させる。

【００１０】この問題を解決するためにプログラマブル
コントローラ本体部を親局とし、プログラマブルコント
ローラから遠く離れた外部機器の近傍にリモ−ト局を設
けこれを子局とし、親局と子局との間でシリアル伝送路
により情報を授受するようにして配線費用を節約すると
ともに信頼性を向上させる方法がとられている。

【００１１】次に、このようなリモート局を設けるよう
にした従来のプログラマブルコントローラシステムにつ
いて説明する。図１６は、ＣＰＵユニット１からシーケ
ンスプログラムのＴＯ命令によりＣＰＵユニット１内の
マスタユニット１ａの送信データエリアにデータを書き
込むことにより、この書き込まれたデータがシリアル伝
送路を介してリンク接続されたリモート出力ユニット５
１に送信され、このリモート出力ユニット５１に接続さ
れている外部機器に出力される様子を示す説明図であ
る。図に示すように、リモート出力ユニット５１から外
部機器への各出力はマスタユニット1aの送信データエリ
アの各ビットに対応している。外部機器をＯＮする場合
は、当該外部機器に対応する送信データエリアのビット
に“１”を書き込み、ＯＦＦする場合は“０”を書き込
むようにしておけばよい。

【００１２】次に、リモート入力ユニット５１からの入
力を読み取る場合について説明する。図１７は、リモー
ト入力ユニット５１に接続された外部機器からの情報が
シリアル伝送路を介してリンク接続されたＣＰＵユニッ
トのマスタユニット１ａの受信データエリアに格納さ
れ、シーケンスプログラムのＦＲＯＭ命令によりマスタ
ユニット１ａの受信データエリアから所定のメモリに読
み出す様子を示す説明図である。図に示すように、リモ
ート入力ユニット５1に接続されている外部機器からの
各入力はマスタユニット１ａの受信データエリアの各ビ
ットに対応しており、外部機器がＯＮすると、当該外部
機器に対応する受信データリエリアのビットが“１”に
なり、ＯＦＦすると“０”になる。

【００１３】以上のように、入力ユニット２および出力
ユニット３に接続されている外部機器に対する情報は通
常のＸ／Ｙでアクセスし、リモート入力ユニット５１お
よびリモート出力ユニット５１に接続されている外部機
器に対する情報はＦＲＯＭ／ＴＯ命令でアクセスしなけ
ればならない。

【００１４】

【発明が解決しようとする課題】図１３に示す従来のプ
ログラマブルコントローラにおいては、ベースユニット
４上にＣＰＵユニット１、入力ユニット２、出力ユニッ
ト３等が装着されているので、ユニットの集中監視がし
やすい反面、外部機器５、６が遠くにある場合には、外
部機器５と入力ユニット２の間の配線距離や、外部機器
６と出力ユニット３間の配線距離が長くなり配線コスト
が高くなるとともに信頼性が低下するなどの問題点があ
り、一方、図１８に示すプログラマブルコントローラに
おいては配線コストが低減され信頼性が向上するものの
リモート入力ユニットに接続されている外部機器からの
情報を読み取る場合はプログラム上でＦＲＯＭ命令を記
述し、リモート出力ユニットに接続されている外部機器
へ情報を出力する場合はＴＯ命令を記述しなければなら
ず、入力ユニット２に接続されている外部機器や出力ユ
ニット３に接続されている外部機器に対する場合に比べ
てプログラムの作成が容易でなく、また、プログラムデ
バッグも容易でないという問題点があった。また、バス
Ｉ／Ｏユニットの入出力点の合計とリモートＩ／Ｏユニ
ットの入出力点数の合計とが固定されているため制御対
象の構成にフレキシブルに対応できず、入出力番号に大
きな空きが生じメモリを有効に活用できない等の問題点
があった。

【００１５】この発明は上述のような問題点を解消する
ためになされたもので、外部機器が遠くに分散していて
も配線のコストアップを防止できるとともにプログラム
作成やプログラムデバッグが容易なプログラマブルコン
トローラを得ることを目的とする。

【００１６】また、バスＩ／Ｏユニットの入出力番号と
リモートＩ／Ｏユニットの入出番号がフレキシブル採番
でき、連続して採番する等によりコストアップが防止さ
れたプログラマブルコントローラを得ることを目的とす
る。

【００１７】

【課題を解決するための手段】この発明に係るプログラ
マブルコントローラは、シリアル伝送路を介してリンク
接続され伝送フレームに乗せて送られてきた所定の情報
を自ユニットに接続された外部機器に出力するか、また
は、自ユニットに接続された外部機器からの情報を伝送
フレームに乗せて送出する所定数のリモートＩ／Ｏユニ
ットと、バスを介して接続された所定数のバスＩ／Ｏユ
ニットと、第１メモリと、第２メモリと、バスＩ／Ｏユ
ニットの外部機器からの情報および第２メモリの入力エ
リアの情報を第１メモリの入力エリアに格納する一方、
第１メモリの出力エリアの所定の内容をバスＩ／Ｏユニ
ットの外部機器に出力するとともに第１メモリの出力エ
リアの所定の内容を第２メモリの出力エリアに格納し、
第１メモリの記憶内容にもとづく演算処理を行いこの演
算処理の結果を第１メモリに格納するシーケンスプログ
ラムを繰返し実行するとともに所定の時間間隔で起動信
号を出力する制御手段と、制御手段からの起動信号にも
とづき第２メモリの出力エリアに格納されている情報を
伝送フレームに乗せてそれぞれのリモートＩ／Ｏユニッ
トに送るとともにリモートＩ／Ｏユニットから伝送フレ
ームに乗せて送られてきた情報を第２メモリの入力エリ
アに格納する通信処理手段とを有する本体部と、を備え
るようにしたものである。

【００１８】また、バスＩ／Ｏユニットは自ユニットの
入出力点数情報を保有し、本体部はそれぞれのバスＩ／
Ｏユニットの入出力点数情報を読み取り、この読み取り
内容にもとづきデバイスメモリにおける外部機器の情報
の格納アドレスを示す入出力番号を所定数のバスＩ／Ｏ
ユニットおよび所定数のリモートＩ／Ｏユニットについ
て設定するようにしたものである。

【００１９】また、バスＩ／Ｏユニットは設定スイッチ
を有し、入出力点数情報は設定スイッチにより設定され
るようにしたものである。

【００２０】

【発明の実施の形態】実施例１． 以下、この発明の一実施例を図について説明する。図１
および図２において、２〜１６は従来の技術の欄で説明
した従来装置におけるものと同一である。１Ａは本体
部、例えば、ＣＰＵユニットである。ＣＰＵユニット１
ＡとこのＣＰＵユニット１Ａにそれぞれパラレルバスに
より接続された入力ユニット２および出力ユニット３等
から親局が構成される。１７は子局であるリモ−ト入力
ユニット、１８は子局であるリモート出力ユニットであ
る。なお、リモート入力ユニットおよびリモート出力ユ
ニットを総称してリモートＩ／Ｏユニットと呼ぶ。親局
はＣＰＵユニット１Ａを介してシリアル伝送路によりリ
モ−ト入力ユニット１７およびリモート出力ユニット１
８にループ接続されている。デバイスメモリ９には、入
力ユニット２の外部機器のＯＮ／ＯＦＦ情報、出力ユニ
ット３の外部機器のＯＮ／ＯＦＦ情報等に加えて、後述
するようにして、リモート入力ユニット１７の外部機器
のＯＮ／ＯＦＦ情報、リモート出力ユニット１８の外部
機器のＯＮ／ＯＦＦ情報等が格納される。

【００２１】１９はリモート入力ユニット１７に接続さ
れている外部機器、２０はリモート出力ユニット１８に
接続されている外部機器である。２１〜２３はシリアル
データを伝送する通信ケーブルであり、それぞれＣＰＵ
ユニット１Ａのドライバー２４とリモート入力ユニット
１７のレシーバー２８との間、リモート入力ユニット１
７のドライバー２５とリモート出力ユニット１８のレシ
ーバー２９との間、リモート出力ユニット１８のドライ
バー２６とＣＰＵユニット１Ａのレシーバー２７との間
を接続している。

【００２２】リモート入力ユニット１７において、３０
は自局の局番を設定する局番設定スイッチである。この
局番設定スイッチ３０は他局と局番が重複することがな
いように予め設定されている。３２は局番一致検出回
路、３４はセレクタ、３６はパラレルデータをシリアル
送信データに変換するＰ／Ｓ変換器、４４はデータバッ
ファである。このデータバッファ４４の入力側は外部機
器１９（Ｘ２００〜Ｘ２０７）に、出力側はＰ／Ｓ変換
器３６の入力端子にそれぞれ接続されている。リモート
出力ユニット１８において、３１は自局の局番を設定す
る局番設定スイッチ、３３は局番一致検出回路、３８は
シリアル受信データをパラレルデータに変換するＳ／Ｐ
変換器、４５はラッチである。このラッチ４５にはＳ／
Ｐ変換器３８の出力信号が入力され、ラッチ４５の出力
信号はトランジスタ４６により増幅され外部機器２０
（Ｙ３００〜Ｙ３０７）に出力される。

【００２３】ＣＰＵユニット１Ａにおいて、３７はＳ／
Ｐ変換器、３９は受信バッファ、４０は送信バッファで
ある。受信バッファ３９および送信バッファ４０はそれ
ぞれデータ（８ビット）、ステータス（２ビット）、お
よび、パリティー（１ビット）からなる合計１１ビット
の情報が格納されるレジスタである。３５はＳ／Ｐ変換
器、４３はフラグ生成回路である。４１はＤＭＡ（ＤＩ
ＲＥＣＴ ＭＥＭＯＲＹ ＡＣＣＥＳＳ）コントローラ
である。このＤＭＡコントローラ４１は送信用と受信用
の２チャンネルを有している。４２は第２メモリ、例え
ば、ＤＭＡ用バッファメモリである。ＤＭＡコントロー
ラ４１が動作を開始するとシーケンス処理のための通常
のメモリアクセス動作が一時中断され、子局との間で送
受信されるデータのメモリアクセスが行われる。なお、
この実施例においてはマイクロプロセッサ７およびＤＭ
Ａコントローラ４１の機能の一部より制御手段が構成さ
れ、ＤＭＡコントローラ４１の機能の一部、送信バッフ
ァ４０、受信バッファ３９、Ｐ／Ｓ変換器３５、Ｓ／Ｐ
変換器３７、フラグ生成回路４３、ドライバー２４、レ
シーバー２７より通信処理手段が構成されるものとす
る。

【００２４】次に、図１および図２に示すプログラマブ
ルコントローラの動作についてマイクロプロセッサ７の
動作を示す図３および図４のフロー図により説明する。
図３はメインフローを示すフロー図であり、図４は周期
的に発生するリアルタイム割込発生時における動作を示
すフロー図である。

【００２５】図３において、ステップＳ１０１でイニシ
ャル処理が行われる。このイニシャル処理は電源立ち上
り時等にマイクロプロセッサ７がリセットされた際に一
度だけ実行され、このイニシャル処理により入力ユニッ
ト２および出力ユニット３が初期化されるとともにＤＭ
Ａコントローラ４１が所定のモードにセットされる。

【００２６】リアルタイム割込が発生するとマイクロプ
ロセッサ７は図４に示す動作を実行する。すなわち、割
り込みが発生するとステップＳ２０１からステップＳ２
０２に進み、ステップＳ２０２でマイクロプロセッサ７
はＤＭＡコントローラ４１の送信用チャネルの起動をか
ける。

【００２７】ＤＭＡコントローラ４１には転送バイト数
とＤＭＡ用バッファメモリ４２における転送データエリ
アの先頭アドレスが上述のイニシャル処理で予めセット
されているため、マイクロプロセッサ７により起動がか
けられた後はステップＳ２０３でＤＭＡコントローラロ
ーラ４１が転送バイト数のデータをＤＭＡ用バッファメ
モリ４２から送信バッファ４０へ転送し、転送が完了す
るとマイクロプロセッサ７に完了を通知する。局間の交
信は伝送フレームを単位として行われ、この伝送フレー
ムが親局から子局を一巡して送られ親局に戻ることによ
り親局とすべての子局との間のデータの授受が行われ
る。例えば、１局当たり１バイトのデータの交信を行う
転送フレームの場合には伝送フレームのバイト数は子局
の総数に通常設定される。送信バッファ４０に転送され
たデータは、さらに、Ｐ／Ｓ変換器３５に送られＰ／Ｓ
変換器３５によりシリアルデータに変換されドライバ２
４により通信ケ−ブル２１を介してリモート入力ユニッ
ト１７に送信される。

【００２８】図５は伝送フレームのフォーマットを示す
図である。この図に示されるように転送フレームの先頭
はフラグ生成回路４３により付け加えられたフラグであ
り、リモート入力ユニットおよびリモート出力ユニット
の合計局数がＮとすると、フラグの次に１局目のデータ
である１局データ、２局目のデータである２局データ・
・・Ｎ局目のデータであるＮ局データと続き転送フレー
ムの最後にはアイドルを示す０データがある。この例の
場合においては１局分のデータは８ビットのＯＮ／ＯＦ
Ｆ情報（Ｄ０〜Ｄ７）と３ビットのステータス情報から
なっている。リモート入力ユニット１７の局番設定スイ
ッチ３０が１に設定されていれば、フレーム中の１局デ
ータに相当する部分が自局の外部機器からのデータに書
き換えられるように局番一致検出回路３２によりセレク
タ３１においてＢ側入力が選択される。そして、この書
き換えられた伝送フレームがドライバ２５から通信ケ−
ブル２２に送出され次の局に送られる。なお、伝送フレ
ーム中の２局データからＮ局データまでのデータはセレ
クタ３４のＡ側が選択されＣＰＵユニット１Ａから送信
されたデータがそのまま次局に送られる。すなわち、１
局データのＤ０〜Ｄ７はＸ２００〜Ｘ２０７のＯＮ／Ｏ
ＦＦ状態に対応したものになり、その他の局のデータは
変化せずにそのままの転送フレームが次局に送られる。
リモート入力ユニット１７が複数ある場合に転送フレー
ムがすべてのリモート入力ユニット１７を一巡すると、
転送フレームは全てのリモート入力ユニットの外部機器
のＯＮ／ＯＦＦ情報が乗せられたものになり最後に親局
に受信される。

【００２９】また、リモート出力ユニット１８の局番設
定スイッチ３１がＮに設定されていれば局番一致検出回
路３３を介して伝送フレーム中のＮ局目のデータが取り
出され、Ｓ／Ｐ変換器３８によりパラレルデ−タに変換
され、ラッチ４５にラッチされる。 ラッチ４５にラッ
チされたＮ局目のデータは外部機器２０（Ｙ３００〜Ｙ
３０７）のＯＮ／ＯＦＦ情報に対応しており、ラッチ４
５のそれぞれの出力はトランジスタ４６により増幅され
対応する外部機器２０（Ｙ３００〜Ｙ３０７）に出力さ
れる。

【００３０】リモート出力ユニット１８の場合には前局
から受信した伝送フレームは自局の外部機器のＯＮ／Ｏ
ＦＦ情報も含めてそのまま次局に送られる。伝送フレー
ムが全ての子局を一巡して伝送されると、それぞれの子
局は自局の外部機器のＯＮ／ＯＦＦ情報を取り込みこの
ＯＮ／ＯＦＦ情報にもとづき自局の外部機器２０を駆動
する動作を行うので、全ての子局における外部機器２０
はそれぞれ所望の状態に駆動される。

【００３１】最終局から送信された伝送フレームはＣＰ
Ｕユニット１Ａに受信され、その受信データの部分はＳ
／Ｐ変換器３７によりパラレルデータに変換され受信バ
ッファ３９に格納される。受信バッファ３９に受信デー
タが格納されるとＤＭＡコントローラローラ４１の受信
用のチャネルが起動され、受信バッファ３９に格納され
た受信データはＤＭＡ用バッファメモリ４２の入力エリ
アに転送される。全ての受信データの転送が完了する
と、ＤＭＡコントローラ４１はマイクロプロセッサ７に
完了信号を出力する。次に、ステップ２０４でマイクロ
プロセッサ７は伝送フレームの受信においてエラーがな
いかチェックする受信エラー処理を行ない、ステップＳ
２０５でメインプログラムに戻る。

【００３２】メインプログラムにおける動作を示す図３
のステップＳ１０２において入出力リフレッシュ処理が
行われる。この処理は従来例におけるものと同一であ
り、この処理により入力ユニット２の外部機器５からの
ＯＮ／ＯＦＦ情報がデバイスメモリ９の入力エリアに格
納されるとともにデバイスメモリ９の出力エリアの情報
が出力ユニット３の外部機器６に出力される。

【００３３】次に、ステップＳ１０３でリモートＩ／Ｏ
入出力リフレッシュ処理が行われる。この処理において
マイクロプロセッサ７はＤＭＡバッファメモリ４２に格
納されている受信データ（リモート入力ユニット１７の
外部機器１９のＯＮ／ＯＦＦ情報）をデバイスメモリ９
の入力エリアに格納し、デバイスメモリ９の出力エリア
に格納されているデータを送信データ（リモート出力ユ
ニット１８の外部機器２０のＯＮ／ＯＦＦ情報）として
ＤＭＡ用バッファメモリ４２に格納する。次に、ステッ
プＳ１０４でメモリ８に格納されているシーケンスプロ
グラムの演算処理が行われる。すなわち、この処理にお
いてはメモリ８に格納されているシーケンスプログラム
が実行され、このシーケンスプログラムの実行によりマ
イクロプロセッサ７はデバイスメモリ９に格納されてい
る情報を基に演算を行ない、演算結果をデバイスメモリ
９の所定のエリアに格納する。次に、ステップＳ１０５
でＥＮＤ処理を行いステップＳ１０２に戻る。

【００３４】図６は、上述のように構成されたプログラ
マブルコントローラを用いてコンベアを制御する場合の
全体のブロック構成図である。図において、４８はリミ
ットスイッチまたはリレー等の外部機器、５１はリモー
ト入力ユニットまたはリモート出力ユニットであるリモ
ートユニット、４７はリモートユニット５１と外部機器
４８とを接続する接続線、５２はプログラマブルコント
ローラ１Ａとリモートユニット５１とを接続する通信ケ
ーブル、４９はコンベアである。図１８は、シーケンス
プログラムがバスＩ／Ｏユニット５０およびリモートＩ
／Ｏユニット５１と情報の授受を行う際の情報の流れを
示す図である。

【００３５】実施例２． 図７および図８はこの発明の他の実施例によるプログラ
マブルコントローラのブロック構成図である。図におい
て、１〜４６は図１および図２に示すものと同一なので
説明は省略する。５３は入力ユニット２に実装された入
力ユニット２のユニット情報ゲート、５４は出力ユニッ
ト３に実装された出力ユニット３のユニット情報ゲー
ト、５５はＣＰＵユニット１Ａに実装されているデコー
ダである。このデコーダ５５からのデコード出力信号の
１つである信号５６により入力ユニット２のユニット情
報ゲート５３を、また、信号５７により出力ユニット３
のユニット情報ゲート５４が選択され、後述するように
して入出力番号が連番に割付けられる。

【００３６】図９はＣＰＵユニット１Ａとユニット５０
ａ、５０ｂ、５０ｃ、リモートユニット５１ａ、５１ｂ
の相互接続関係を示すブロック図である。入出力バスを
介して図に示すようにＣＰＵユニット１Ａに最大入出力
点数が１６のユニット５０ａ、最大入出力点数が３２の
ユニット５０ｂ、および、最大入出力点数が１６のユニ
ット５０ｃの３ユニットが接続されており、さらに、シ
リアルデータ伝送路（通信ケーブル）によりＣＰＵユニ
ット１Ａ→最大入出力点数が３２のリモートユニット５
１ａ→最大ニュ出力点数が３２のリモートユニット５１
ｂ→ＣＰＵユニット１Ａとそれぞれのユニットがループ
状に接続されている。また、ユニット５０ａ、ユニット
５０ｂ、ユニット５０ｃには自ユニットのユニット点
数、入力／出力の区別からなるユニット情報が格納され
ている。ユニット情報は図１２に示すようにユニットの
有無、入力ユニット／出力ユニットの区別、および、入
力点数情報、例えば、ユニットの点数等から構成されて
いる。

【００３７】ＣＰＵユニット１Ａは、ユニット５０ａ、
ユニット５０ｂ、および、ユニット５０ｃよりユニット
情報を読み出し、この読み出されたユニット情報にもと
づき図１０に示すように順に入出力番号を連番に割付
け、続いて、リモートユニット５１ａ、および、リモー
トユニット５１ｂの入出力番号を連番に割り付ける。こ
のリモートユニットの割付けは局番設定スイッチの設定
番号が若いリモートユニットから順に行われる。例え
ば、リモート入力ユニット１７に設けられている局番設
定スイッチ３０が１に設定されており、リモート出力ユ
ニット１８に設けられている局番設定スイッチ３１が２
に設定されていれば、リモート入力ユニット５１ａの外
部機器に対応する入出力番号はリモート出力ユニット５
１ｂの外部機器に対応する入出力番号より若い番号に割
り付けられる。

【００３８】プログラマブルコントローラの最大入出力
点数は機種により通常固定されており、この例では０〜
１ＦＦはバス入出力ユニット、２００〜３ＦＦはリモー
ト入出力ユニットに割り付けられている。この例のプロ
グラマブルコントローラによればバスＩ／Ｏユニットの
入出力点数の合計が５１２以上になる制御対象を制御す
ることはできない。そこでプログラマブルコントロ−ラ
を２台にするか、上位機種にするなど考えられるがいず
れも大幅なコスト増になる。この実施例では以下に説明
するようにバスＩ／Ｏユニットの入出力点数とリモート
Ｉ／Ｏユニットの入出力点数との区分けの境界を自由に
設定できるようにし、制御対象に対応してフレキシブル
なシステム構成を可能にしている。

【００３９】次に、動作について説明する。図１１はマ
イクロプロセッサ７のメイン動作を示すフロー図、図１
２はユニット情報の内容を示す図である。図１１におい
て、ステップＳ１１０でイニシャル処理が行われる。こ
のイニシャル処理は実施例１のイニシャル処理と同様の
処理であり、電源立ち上がり時等においてマイクロプロ
セッサ７がリセットされたときに一度だけ実行される。
次に、ステップＳ１１１でユニット情報リード処理が行
われる。この処理においてはマイクロプロセッサ７がデ
コーダ５５に所定の信号を出力し、デコーダ５５の複数
の出力端子のうちの１つをイネーブルにする。例えば、
接続線５６が接続されている出力端子がイネーブルにな
ると接続線５６はユニット情報ゲート５３のイネーブル
端子に接続されており、ユニット情報ゲート５３からユ
ニット情報がデータバス１０に出力されマイクロプロセ
ッサ７により読み取られる。同様に、接続線５７が接続
された出力端子がイネーブルになると出力ユニット３の
ユニット情報ゲート５４からユニット情報がデータバス
１０に出力されマイクロプロセッサ７により読み取られ
る。

【００４０】次に、ステップＳ１１２で入出力設定処理
が行われる。この処理においては上述のユニット情報リ
ード処理で得られたユニット情報により、入力ユニット
２、および、出力ユニット３についてユニットの有無
（ベースユニット４への装着の有無）をチェックし、無
いときは１６点のユニットとし、それ以外の場合はステ
ップＳ１１１で読み取られたユニット情報にもとづく点
数をユニットの点数として順次入出力番号を設定する。
そして、各ユニットの点数の合計をバスＩ／Ｏユニット
の合計入出力点数とする。プログラマブルコントローラ
の最大接続可能点数からバスＩ／Ｏユニットの合計入出
力点数を引いた値がリモートユニットにより使用可能な
入出力点数となり、以後にリモートＩ／Ｏユニットの外
部機器に対応する入出力番号が割り付けられる。

【００４１】次に、ステップＳ１１３でバスＩ／Ｏユニ
ットに対する入出力リフレッシュ処理が行われ、ステッ
プＳ１１４でリモートＩ／Ｏ入出力リフレッシュが行わ
れ、ステップＳ１１５でシーケンスプログラム演算処理
が行われ、ステップＳ１１６でＥＮＤ処理が行われる。
これらのステップＳ１１３〜ステップＳ１１６までの動
作は、実施例１におけるステップＳ１０２〜ステップＳ
１０５までの動作と同様である。

【００４２】実施例３． 実施例２ではユニット情報により自動的に入出力番号の
割付けを行うようにしたが、設定スイッチを設けこの設
定スイッチの設定内容をユニット情報にするようにして
もよい。

【００４３】

【発明の効果】以上のように本発明によれば、第１メモ
リと、第２メモリと、バスＩ／Ｏユニットの外部機器か
らの情報および第２メモリの入力エリアの情報を第１メ
モリの入力エリアに格納する一方、第１メモリの出力エ
リアの所定の内容をバスＩ／Ｏユニットの外部機器に出
力するとともに第１メモリの出力エリアの所定の内容を
第２メモリの出力エリアに格納し、第１メモリの記憶内
容にもとづく演算処理を行いこの演算処理の結果を第１
メモリに格納するシーケンスプログラムを繰返し実行す
るとともに所定の時間間隔で起動信号を出力する動作を
制御手段が行い、制御手段からの起動信号にもとづき第
２メモリの出力エリアに格納されている情報を伝送フレ
ームに乗せてそれぞれのリモートＩ／Ｏユニットに送る
とともにリモートＩ／Ｏユニットから伝送フレームに乗
せて送られてきた情報を第２メモリの入力エリアに格納
する動作を通信処理手段が行うので、外部入出力機器が
遠くに分散していても配線のコストアップを防止できる
とともにプログラム作成やプログラムデバッグを容易化
できる効果がある。

【００４４】また、バスＩ／Ｏユニットは自ユニットの
入出力点数情報を保有し、本体部はそれぞれのバスＩ／
Ｏユニットの入出力点数情報を読み取り、この読み取り
内容にもとづきデバイスメモリにおける外部機器の情報
の格納アドレスを示す入出力番号を所定数のバスＩ／Ｏ
ユニットおよび所定数のリモートＩ／Ｏユニットについ
て設定するので、バス入出力ユニットの入出力点数とリ
モート入出力ユニットの入出力点数との区分けの境界を
自由に設定でき制御対象の構成に対応してフレキシブル
にシステムを構成することが可能になり、デバイスメモ
リにおける空きアドレスの発生を防止でき、制御対象の
構成の僅かな違いにより発生する装置のコスト上昇等を
防止できる効果がある。

【００４５】また、バスＩ／Ｏユニットは設定スイッチ
を有し、入出力点数情報は設定スイッチにより設定され
るので、入出力点数情報の設定が容易にでき、例えば、
制御対象の構成の変化によるプログラム変更等を容易化
できる効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１によるプログラマブルコン
トローラのブロック図である。

【図２】この発明の実施例１によるプログラマブルコン
トローラのブロック図である。

【図３】この発明の実施例１によるマイクロプロセッサ
のメイン動作を示すフロー図である。

【図４】この発明の実施例１によるマイクロプロセッサ
のリアルタイム割込動作を示すフロー図である。

【図５】この発明の実施例１による伝送データのフォー
マットを示す図である。

【図６】この発明の実施例１によるコンベアを制御の説
明図である。

【図７】この発明の実施例２によるプログラマブルコン
トローラのブロック図である。

【図８】この発明の実施例２によるプログラマブルコン
トローラのブロック図である。

【図９】この発明の実施例２によるプログラマブルコン
トローラのブロック図である。

【図１０】この発明の実施例２による番号Ｎの割付け方
法の説明図である。

【図１１】この発明の実施例２によるマイクロプロセッ
サのメイン動作を示すフロー図である。

【図１２】この発明の実施例２によるユニット情報の内
容を示す図である。

【図１３】従来のプログラマブルコントローラのブロッ
ク図である。

【図１４】従来のプログラマブルコントローラにおける
マイクロプロセッサの動作を示すフロー図である。

【図１５】従来のプログラマブルコントローラにおける
シーケンスプログラムを示す図である。

【図１６】従来のプログラマブルコントローラにおい
て、送信データをリモート出力ユニットへ出力する際の
動作を示すの説明図である。

【図１７】従来のプログラマブルコントローラにおい
て、リモート入力ユニットからの入力データを読み出す
際の動作を示す説明図である。

【図１８】この発明の実施例１におけるプログラマブル
コントローラにおいて、シーケンスプログラムとバスＩ
／ＯユニットおよびリモートＩ／Ｏユニットとの間の情
報の流れを示す説明図である。

【図１９】従来のプログラマブルコントローラにおい
て、コンベアを制御する際の配線状態を示す説明図であ
る。

【符号の説明】

１Ａ ＣＰＵユニット ２ 入力ユニット ３ 出力ユニット ４ ベースユニット ７ マイクロプロセッサ ８ メモリ ９ メモリ １０ データバス １７ リモート入力ユニット １８ リモート出力ユニット １９ 外部機器 ２０ 外部機器 ５０ バスＩ／Ｏ ５３ ユニット情報ゲ−ト ５４ ユニット情報ゲ−ト ５５ デコ−ダ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−110142（ＪＰ，Ａ) 特開 昭63−62064（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 シリアル伝送路を介してリンク接続され
   伝送フレームに乗せて送られてきた所定の情報を自ユニ
   ットに接続された外部機器に出力するか、または、自ユ
   ニットに接続された外部機器からの情報を上記伝送フレ
   ームに乗せて送出する所定数のリモートＩ／Ｏユニッ
   ト、 バスを介して接続された所定数のバスＩ／Ｏユニット、 第１メモリと、第２メモリと、上記バスＩ／Ｏユニット
   の外部機器からの情報および上記第２メモリの入力エリ
   アの情報を上記第１メモリの入力エリアに格納する一
   方、上記第１メモリの出力エリアの所定の内容を上記バ
   スＩ／Ｏユニットの外部機器に出力するとともに上記第
   １メモリの出力エリアの所定の内容を上記第２メモリの
   出力エリアに格納し、上記第１メモリの記憶内容にもと
   づく演算処理を行いこの演算処理の結果を上記第１メモ
   リに格納するシーケンスプログラムを繰返し実行すると
   ともに所定の時間間隔で起動信号を出力する制御手段
   と、上記制御手段からの上記起動信号にもとづき上記第
   ２メモリの出力エリアに格納されている情報を上記伝送
   フレームに乗せてそれぞれの上記リモートＩ／Ｏユニッ
   トに送るとともに上記リモートＩ／Ｏユニットから上記
   伝送フレームに乗せて送られてきた情報を上記第２メモ
   リの入力エリアに格納する通信処理手段とを有する本体
   部、 を備えたプログラマブルコントローラ。
2. 【請求項２】 バスＩ／Ｏユニットは自ユニットの入出
   力点数情報を保有し、本体部はそれぞれの上記バスＩ／
   Ｏユニットの上記入出力点数情報を読み取り、この読み
   取り内容にもとづき上記デバイスメモリにおける外部機
   器の情報の格納アドレスを示す入出力番号を所定数の上
   記バスＩ／Ｏユニットおよび所定数の上記リモートＩ／
   Ｏユニットについて設定することを特徴とする請求項１
   記載のプログラマブルコントローラ。
3. 【請求項３】 バスＩ／Ｏユニットは設定スイッチを有
   し、入出力点数情報は上記設定スイッチにより設定され
   ることを特徴とする請求項２記載のプログラマブルコン
   トローラ。