CN104169822B - 控制装置以及控制方法 - Google Patents

控制装置以及控制方法 Download PDF

Info

Publication number
CN104169822B
CN104169822B CN201380013777.5A CN201380013777A CN104169822B CN 104169822 B CN104169822 B CN 104169822B CN 201380013777 A CN201380013777 A CN 201380013777A CN 104169822 B CN104169822 B CN 104169822B
Authority
CN
China
Prior art keywords
unit
link
downlink
control unit
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380013777.5A
Other languages
English (en)
Other versions
CN104169822A (zh
Inventor
水谷征尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN104169822A publication Critical patent/CN104169822A/zh
Application granted granted Critical
Publication of CN104169822B publication Critical patent/CN104169822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/052—Linking several PLC's
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00—Systems controlled by a computer
    • G05B15/02—Systems controlled by a computer electric
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H04L12/4035—Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1101—Remote I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/12—Plc mp multi processor system
    • G05B2219/1215—Master slave system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15096—Cpu controls power supply on I-O modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)

Abstract

提供能够降低控制系统的耗电量的控制装置。控制装置具有主体控制部，经由通信线路与主体控制部连接的至少1个从属控制部。主体控制部包括：在经由上行链路从从属控制部发送完数据时，经由下行链路向从属控制部发送用于使上行链路成为非激活状态的指令的电路，在应该从从属控制部取得数据时，经由下行链路向从属控制部发送用于激活上行链路的指令的电路。从属控制部包括将下行链路保持为激活状态，并且按照经由下行链路从主体控制部发送的指令，使上行链路成为激活/非激活状态的电路。

Description

控制装置以及控制方法
技术领域
本发明涉及用于控制机械、设备等的动作的控制系统中的数据通信。
背景技术
很多生产现场所使用的机械或设备典型地被由可编程控制器(ProgrammableLogic Controller，以下还称为“PLC”)等构成的控制系统控制。这样的控制系统具有负责从外部的开关或传感器输入信号以及向外部的继电器或执行器(actuator)输出信号的IO(Input Output：输入输出)单元。这样的IO单元预定配置在生产现场的各种场所。
这样的IO单元与包括处理器等的处理单元之间经由规定的通信线路连接。这样的通信线路大多构成为内部总线。在使用这样的内部总线时，为了提高传输能力(传输速度以及传输频谱等)，大多采用比较高的时钟频率(传输频率)。
因此，在JP特开2011-192068号公报(专利文献1)中公开了在进行数据通信时考虑噪声的影响，可靠且高速地在构成PLC的单元间进行通信的结构。
现有技术文献
专利文献
专利文献1：JP特开2011-192068号公报
发明内容
发明要解决的问题
在PLC的系统大规模化时，需要配置更多的IO单元。另一方面，越来越要求PLC那样的产业用装置变得低耗电化。
本发明的目的在于提供一种能够降低控制系统的耗电量的控制装置及其控制装置的控制方法。
用于解决问题的手段
通过本发明发一个方面提供一种构成控制系统的至少一部分的控制装置。控制装置具有主体控制部和经由通信线路与主体控制部连接的至少1个从属控制部。通信线路包括用于从主体控制部向从属控制部传输数据的下行链路和用于从从属控制部向主体控制部传输数据的上行链路。主体控制部包括：第一电路：其用于，在经由上行链路从从属控制部发送完数据时，经由下行链路向从属控制部发送用于使上行链路成为非激活状态的指令；第二电路，其用于，在应该从从属控制部取得数据时，经由下行链路向从属控制部发送用于激活上行链路的指令。从属控制部包括第三电路，该第三电路用于，将下行链路保持为激活状态，并且按照经由下行链路从主体控制部发送来的指令，使上行链路成为激活/非激活状态。
优选，主体控制部还包括第四电路，该第四电路用于，紧接着用于激活上行链路的指令，经由下行链路向从属控制部发送要向从属控制部交付的数据。
优选，主体控制部还包括第五电路，该第五电路用于，周期性或按照事件产生用于激活上行链路的指令。
优选，通信线路还包括用于从主体控制部向从属控制部传输数据的第一下行链路以及第二下行链路和用于从从属控制部向主体控制部传输数据的第一上行链路以及第二上行链路。主体控制部还包括第六电路，该第六电路用于，经由第一下行链路，向从属控制部发送用于使第二下行链路以及第二上行链路成为激活/非激活状态的指令。
优选，通信线路还包括用于从主体控制部向从属控制部传输数据的第一下行链路以及第二下行链路和用于从从属控制部向主体控制部传输数据的第一上行链路以及第二上行链路；从属控制部包括第七电路，该第七电路用于，将第一下行链路以及第二下行链路都保持为激活状态，并且按照经由第一下行链路或第二下行链路而从主体控制部发送来的指令，使对应的上行链路成为激活/非激活状态。
优选，从属控制部包括转换电路，该转换电路用于转换在上行链路上传输的信号，使上行链路非激活的方式，包括切断转换电路的电源的方式。
优选，主体控制部包括接收电路，该接收电路用于接收在上行链路上传输的信号；主体控制部，在上行链路为非激活状态的期间，切断接收电路的电源。
通过本发明的另一方面提供一种具有主体控制部和经由通信线路与主体控制部连接的至少1个从属控制部的控制装置的控制方法。通信线路包括用于从主体控制部向从属控制部传输数据的下行链路和用于从从属控制部向主体控制部传输数据的上行链路，控制方法包括如下步骤：在经由上行链路从从属控制部发送完数据时，主体控制部经由下行链路向从属控制部发送用于使上行链路成为非激活状态的指令；主体控制部在应该从从属控制部取得数据时，经由下行链路向从属控制部发送用于激活上行链路的指令；从属控制部将下行链路保持为激活状态，并且按照经由下行链路从主体控制部发送的指令，使上行链路成为激活/非激活状态。
发明效果
根据本发明的某个方面的控制装置，能够降低控制系统的耗电量。
附图说明
图1是表示本发明的实施方式的PLC系统的整体结构的示意图。
图2是表示本实施方式的远程IO装置的连接结构的示意图。
图3是表示构成本实施方式的远程IO装置的主体单元的硬件结构的示意图。
图4是表示本实施方式的远程IO装置的IO单元的硬件结构的示意图。
图5是表示本实施方式的主处理装置的连接结构的示意图。
图6是表示构成本实施方式的主处理装置的CPU单元的硬件结构的示意图。
图7是用于说明第一实施方式的远程IO装置实现低耗电化的方法的图。
图8是表示第一实施方式的远程IO装置的通信顺序的时序图。
图9是表示第一实施方式的变形例的远程IO装置的通信顺序的时序图。
图10是表示第二实施方式的远程IO装置的连接结构的示意图。
图11是表示在第二实施方式的远程IO装置中安装的中断用总线(interrupt bus)的与传送相关的逻辑电路的示意图。
图12是表示第二实施方式的远程IO装置的通信顺序的时序图。
图13是表示第三实施方式的远程IO装置的通信顺序的时序图。
图14是表示第四实施方式的主处理装置的通信顺序的时序图。
图15是表示第五实施方式的主处理装置的连接结构的示意图。
图16是表示第五实施方式的主处理装置的通信顺序的时序图。
图17是表示第六实施方式的主处理装置的连接结构的示意图。
图18是表示第六实施方式的主处理装置的通信顺序的时序图。
图19是表示第五实施方式的转用例的远程IO装置的连接结构的示意图。
图20是用于说明本发明的一个实施方式实现低耗电化的方法的图。
图21是用于说明本发明的一个实施方式实现低耗电化的方法的图。
图22是用于说明本发明的一个实施方式实现低耗电化的方法的图。
具体实施方式
在本发明的实施方式中，一边参照附图一边进行详细说明。此外，对图中相同或相当的部分标注相同的附图标记不重复进行说明。
在本实施方式中，作为控制系统的一个例子，示出了以PLC为中心的系统。但是，作为这样的控制系统不限于PLC，能够采用以各种产业用计算机为中心的结构。另外，随着技术的发展，在开发出新的处理装置(运算装置)的情况下，还能够采用那样的新的处理装置。
＜A.PLC系统的整体结构＞
首先，说明本实施方式的PLC系统的整体结构。图1是表示本实施方式的PLC系统1的整体结构的示意图。
参照图1，PLC系统1包括主处理装置2和1个以上的远程IO装置3。主处理装置2经由现场总线(field bus)4与远程IO装置3连接。各个远程IO装置3具有用于与现场总线4连接的通信模块12。
主处理装置2执行控制程序，对来自外部的开关、传感器的输入信号进行响应，计算出向外部的继电器、执行器输出的输出信号。
更具体地说，主处理装置2包括电源单元30、CPU单元40、IO单元20。CPU单元40以及IO单元20经由内部总线5能够相互通信数据地连接。
电源单元30向CPU单元40以及IO单元20供给适当电压的电力。CPU单元40是包括用于执行控制程序的处理器以及主存储器的运算主体。IO单元20负责从外部的开关、传感器输入信号以及向外部的继电器、执行器输出信号。
CPU单元40具有经由现场总线4与远程IO装置3之间进行数据交换的通信模块42。现场总线4优选能够以预先制定的控制周期进行通信的(能够实时通信的)通信方式。换而言之，本实施方式的现场总线4优选确保准时性。
作为这样的现场总线4，典型地能够使用各种产业用以太网(注册商标)。作为产业用以太网(注册商标)，例如公知有EtherCAT(注册商标)、ProfinetIRT、MECHATROLINK(注册商标)-III、Powerlink、SERCOS(注册商标)-III、CIPMotion等，可以采用这些中的一种。另外，可以使用产业用以太网(注册商标)以外的现场网络(Field Network)。例如可以使用DeviceNet、CompoNet/IP(注册商标)等。
远程IO装置3为构成PLC系统1的至少一部分的控制装置。远程IO装置3接收来自外部的开关、传感器的输入信号，且经由现场总线4向主处理装置2发送该接收的输入信号，并且向外部的继电器、执行器输出经由现场总线4从主处理装置2接收的信号。
更具体地说，远程IO装置3包括主体单元10、1个以上的IO单元20。主体单元10以及IO单元20经由内部总线5能够互相通信数据地连接。
主体单元10主要控制IO单元20的动作(IO数据的更新时机等)，并且控制与主处理装置2之间的数据通信。后面描述主体单元10的详细结构。
IO单元20除了具有经由内部总线5与主体单元10(或者CPU单元40)进行数据通信的功能之外，还具有进行一般的输入输出处理的功能。典型地，IO单元20输入/输出由接通(ON)/断开(OFF)表示的二进制化的数据。例如，IO单元20从检测传感器收集表示是正在检测一些对象物的状态(接通)还是没有检测一些对象物的状态(断开)的信息。另外，IO单元20向作为继电器、执行器的输出对象下达激活(激活化)的指令(接通)或非激活(非激活化)的指令(断开)。
在上述的说明中，例示了各个IO单元20的进行输入输出处理的结构，但是可以是特别进行输入处理的结构(输入单元)或特别进行输出处理的结构(输出单元)。
＜B.关于本实施方式的低耗电化＞
在本实施方式的PLC系统1的内部总线5上，设备彼此通过菊花链(daisy chain)连接。更具体地说，内部总线5形成为主体/从属结构，由从主体侧向从属侧发送数据的下行链路(DownLink，以下还记为“DL”)和从从属侧向主体侧发送数据的上行链路(UpLink，以下还记为“UL”)形成一对的通信通道构成。此外，该通信通道可以为1条线路，还可以准备多条线路。
在本实施方式中，使由上行链路/下行链路构成的通信通道中的一个链路在非通信时休眠(非激活)。另外，不管在通信时还是非通信时，使另一个链路通常都被激活，根据需要，使用另一个链路来激活休眠中的一个链路。基于从主体侧向从属侧传递指令的容易程度，例如按需要激活上行链路。
更具体地说，在本实施方式的PLC系统1中，发挥主体的功能的装置，在经由上行链路从作为从属的装置发送完数据时，经由下行链路向从属侧发送用于使上行链路成为非激活状态的指令，并且在应该从从属控制部取得数据的情况下，经由下行链路向从属侧发送用于激活上行链路的指令。另一方面，发挥从属的功能的装置，使下行链路保持激活状态，并且按照经由上行链路从主体侧发送来的指令，使上行链路成为激活/非激活状态。
在这样被置为非激活的期间，不消耗与通信相关的电力，因此能够实现低耗电化。
＜C.远程IO装置3的硬件结构＞
首先，说明构成本实施方式的PLC系统1的一部分的控制装置即远程IO装置3的硬件结构。
图2是表示本实施方式的远程IO装置3的连接结构的示意图。图3是表示构成本实施方式的远程IO装置3的主体单元10的硬件结构的示意图。图4是表示本实施方式的远程IO装置3的IO单元20的硬件结构的示意图。
<<c1：连接结构>>
参照图2，在远程IO装置3中，主体单元10以及1个以上的IO单元20-1、20-2、20-3(以下有时总称为“IO单元20”)经由作为通信线路的内部总线5(下行链路51以及上行链路52)能够相互通信数据地连接。作为一个例子，在下行链路51以及上行链路52中采用串行通信，对象数据以在时序列上排为一列的形式进行传输。即，在下行链路51中，经由下行链路51，从发挥主体控制部的功能的主体单元10向发挥从属控制部的功能的IO单元20，单方向发送数据。另一方面，在上行链路52中，经由上行链路52，从某个IO单元20向主体单元10单方向发送数据。
在各个IO单元20接收到在下行链路51或上行链路52上进行传输的信号列时，对该信号列进行解码，然后执行需要的处理。另外，各个IO单元20再次生成信号列，然后向下一级的IO单元20再次送出(转发)。为了实现这样的数据的依次传送方式，各IO单元20，在下行链路51中包括接收部(以下还记为“RX”)210a以及发送部(以下还记为“TX”)210b，并且在上行链路52中包括接收部220a以及发送部220b。
各IO单元20包括处理器200，处理器200控制对这些数据的处理。
主体单元10包括处理器100、现场总线控制部110、接收部112、发送部114、内部总线控制部130。即，主体单元10不仅与内部总线5(下行链路51以及上行链路52)连接，而且经由接收部112以及发送部114与作为上位通信网络的现场总线4连接。现场总线控制部110管理经由现场总线4进行的数据通信，内部总线控制部130管理经由内部总线5进行的数据通信。
<<c2：主体单元10的结构>>
参照图3，远程IO装置3的主体单元10包括处理器100、现场总线控制部110、接收部112、发送部114、内部总线控制部130。
接收部112接收从主处理装置2经由现场总线4发送的上位通信帧，将其解码为数据，然后向现场总线控制部110输出。发送部114使从现场总线控制部110输出的数据再次构成上位通信帧，且经由现场总线4再次送出(转发)。
现场总线控制部110与接收部112以及发送部114协同动作，按照预先决定的控制周期(以下称为“控制周期T1”)，经由现场总线4与其它装置(主处理装置2以及其它远程IO装置3)之间收发数据。更具体地说，现场总线控制部110包括上位通信控制器120、存储控制器122、FIFO(First In First Out：先进先出)存储器(图中仅简称为“FIFO”)124、接收缓存器126、发送缓存器128。
上位通信控制器120解析经由现场总线4从主处理装置2发送的命令等，为了经由现场总线4进行通信，进行需要的处理。另外，上位通信控制器120复制来自依次存储在FIFO存储器124中的上位通信帧的数据，以及向上位通信帧写入数据。
存储控制器122为实现DMA(Direct Memory Access：直接内存访问)等功能的控制电路，对向FIFO存储器124、接收缓存器126以及发送缓存器128等写入/读取数据的动作进行控制。
FIFO存储器124暂时存储经由现场总线4接收的上位通信帧，并且按照存储的顺序依次输出上位通信帧。接收缓存器126从依次在FIFO存储器124中存储的上位通信帧所包括的数据中，提取并暂时存储表示应该从与装置自身连接的IO单元20的输出部输出的状态值的数据(以下还称为“OUT数据”)。另外，发送缓存器128暂时存储表示在IO单元20的输入部检测到的状态值的处理数据即应该写入依次存储在FIFO存储器124的上位通信帧的规定区域中的数据(以下还称为“IN数据”)。
处理器100向现场总线控制部110以及内部总线控制部130发出指示，并且控制现场总线控制部110和内部总线控制部130之间的数据传送等。即，处理器100发挥对现场总线控制部110的缓冲存储器和内部总线控制部130的缓冲存储器之间的数据传送进行控制的传送电路的功能。
内部总线控制部130在比现场总线4的控制周期(控制周期T1)短的时间内，经由内部总线5(下行链路51以及上行链路52)与IO单元20之间收发数据。例如，控制周期T1被设定为125μsec，经由内部总线5在主体单元10和IO单元20之间发送数据所需要的时间为数μsec～数十μsec。
更具体地说，内部总线控制部130包括内部总线通信控制器132、发送电路142、接收电路144、存储部160。
内部总线通信控制器132主要(作为主体)管理经由内部总线5进行的数据通信。例如，内部总线通信控制器132按照来自处理器100的指示，在内部总线5上，向IO单元20发送包括用于请求IN数据的命令(触发)的数据帧(以下还称为“TRG_frame(IN)”)，或者，向IO单元20发送包括应该反映的OUT数据的数据帧(以下还称为“OUT_frame”)。对TRG_frame(IN)进行响应，各IO单元20在使自身单元的输入部更新后，经由内部总线5将包括该更新后的状态值(IN数据)的数据帧(以下还称为“IN_frame”)送回。此外，TRG_frame(IN)或OUT_frame可以发送给特定的IO单元20，也可以发送(组播(multicast)/广播(broadcast))给与内部总线5连接的所有的IO单元20。
发送电路142按照来自内部总线通信控制器132的指示，生成并发送在内部总线5的下行链路上流动的数据帧。接收电路144接收在内部总线5的上行链路上流动的数据帧，并将其向内部总线通信控制器132输出。
存储部160相当于用于存储在内部总线5传输的数据的缓冲存储器。更具体地说，存储部160包括共用存储器162、接收存储器164、发送存储器166。共用存储器162暂时存储在现场总线控制部110和内部总线控制部130之间交换的数据。接收存储器164暂时存储经由内部总线5从IO单元20接收的IN数据。发送存储器166暂时存储被现场总线控制部110接收的上位通信帧所包括的OUT数据。
<<c3：IO单元20的结构>>
参照图4，远程IO装置3的各个IO单元20包括解串器(de-serializer，以下还称为“DES”)212、222、串行器(SER：serializer，以下还称为“SER”)216、226、循环(repeat)部214、224。另外，各个IO单元20包括接收处理部230、发送处理部240、处理器200、共用存储器202、IO模块206、非易失性存储器208，它们通过总线250相互连接。
DES212、循环部214以及SER216与图2所示的下行链路51的接收部210a以及发送部210b对应。即，这些部分进行与在下行链路51中流动的数据(数据帧)的收发相关的处理。同样，DES222、循环部224以及SER226与图2所述的上行链路52的接收部220a以及发送部220b对应。
在本实施方式中，例如，根据情况，使DES222、循环部224以及SER226的动作休眠。尤其，在内部总线5的时钟频率相对高(例如，GHz数量级)时，这些组件的耗电量相对大，因此通过休眠，能够抑制电力消耗。如后所述，对经由下行链路51发送的指令进行响应，处理器200向这些组件发出动作以及休眠的指示(active/standby指令)。
即，发挥从属控制部的功能的IO单元20包括对在上行链路52中传输的信号进行转换的转换电路(DES222、循环部224以及SER226)。另外，使上行链路52成为非激活状态的方式包括切断向这些转换电路供给电源的方式。
更具体地说，接收处理部230包括解码部232、CRC校验部234。解码部232按照规定的算法对接收的数据帧进行解码来生成数据。CRC校验部234对解码后的数据进行错误校验(例如，CRC(Cyclic Redundancy Check：循环冗余码校验)符号)。另外，将通过错误校验判定为正常的数据向处理器200等输出。
发送处理部240与循环部214以及224连接，按照来自处理器200等的指示，控制向下一级的IO单元20再次送出(转发)的数据帧的结构以及时机(timeing)等。更具体地说，发送处理部240包括CRC生成部242、编码部244。CRC生成部242针对来自处理器200等的数据计算出错误控制编码(CRC)，且附加给该数据。编码部244将来自CRC生成部242的数据编码，并将其向对应的循环部输出。
处理器200是主要控制IO单元20的运算主体。更具体地说，处理器200通过执行预先存储的程序等，将经由接收处理部230接收的数据帧存储在共用存储器202中，或者从共用存储器202读取规定的数据并向发送处理部240输出，来生成数据帧。
共用存储器202包括用于暂时存储经由接收处理部230接收的数据帧的接收缓存器203和用于暂时存储向发送处理部240发送的数据帧的发送缓存器204。另外，共用存储器202包括用于存储各种数据的区域。
IO模块206接收来自外部的开关、传感器的输入信号，将其值写入共用存储器202，并且按照写入共用存储器202的对应的区域中的值，将其信号向外部的继电器、执行器输出。即，IO模块206包括对外部输入的信号的状态值(IN数据)进行收集的输入部以及输出被指定的状态值(OUT数据)的信号的输出部中的至少一方。
非易失性存储器208非易失性地存储各种数据。更具体地说，非易失性存储器208保持(保存)表示各IO单元20的设定值的设定信息(configuration)等。
<<c4：其它>>
为了使处理高速化，优选构成远程IO装置3的主体单元10以及IO单元20的各组件由ASIC(Application Specific Integrated Circuit：专用集成电路)、FPGA(Field-Programmable Gate Array：现场可编程门阵列)等硬件等实现。但是，可以作为软件安装一部分或者全部的组件。例如，可以利用ASIC等物理电路安装形成与图2所示的接收部210a、220a以及发送部210b、220b相当的部分，而其它部分可以通过处理器执行程序来实现。
＜D.主处理装置2的硬件结构＞
接着，说明构成本实施方式的PLC系统1的一部分的控制装置即主处理装置2的硬件结构。
图5是表示本实施方式的主处理装置2的连接结构的示意图。图6是表示构成本实施方式的主处理装置2的CPU单元40的硬件结构的示意图。
<<d1：连接结构>>
参照图5，与上述的远程IO装置3(参照图2)相同，在主处理装置2中，CPU单元40以及1个以上的IO单元20-1、20-2、20-3经由作为通信线路的内部总线5(下行链路51以及上行链路52)能够相互通信数据地连接。即，在下行链路51中，经由下行链路51从发挥主体控制部的功能的CPU单元40向发挥从属控制部的功能的IO单元20单方向发送数据。另一方面，在上行链路52中，经由上行链路52从某个IO单元20向CPU单元40单方向发送数据。
在各个IO单元20接收在下行链路51或上行链路52上进行传输的数据时，对该数据进行解码，然后执行需要的处理。另外，各个IO单元20再次生成数据，然后向下一级的IO单元20再次送出(转发)。为了实现这样的数据的依次传送方式，各IO单元20，在下行链路51中包括接收部(RX)210a以及发送部(TX)210b，并且在上行链路52中包括接收部220a以及发送部220b。
CPU单元40包括处理器150、现场总线控制部110、接收部112、发送部114、内部总线控制部130。
<<d2：CPU单元40的结构>>
参照图6，主处理装置2的CPU单元40包括处理器150、主存储器152、非易失性存储器154、现场总线控制部110、接收部112、发送部114、内部总线控制部130。与CPU单元40的数据通信相关的基本结构与上述的主体单元10(图2)相同，因此不重复说明对应的部分(标注相同的附图标记)。
另一方面，CPU单元40的处理器150执行与对象控制相关的用户程序。更具体地说，CPU单元40从非易失性存储器154等读取用户程序156，并且在主存储器152中展开执行。通过执行该用户程序，基于由IO单元20的输入部检测出的状态值，依次计算出应该从IO单元20的输出部输出的状态值。
<<d3：IO单元20的结构>>
主处理装置2的IO单元20的结构与上述的远程IO装置3的IO单元20的结构(参照图4)相同，因此不重复详细地说明。
<<d4：其它>>
为了使处理高速化，优选构成主处理装置2的CPU单元40以及IO单元20的各组件由ASIC、FPGA等硬件等实现。但是，可以作为软件安装一部分或全部的组件。
＜E.内部总线的传送方式＞
在本实施方式的内部总线5中典型地能够使用以下那样的传送方式。
(1)向与主体控制部连接的所有的从属控制部一起传送数据的方式(组播或广播)。在该传送方式中，主体控制部经由下行链路51发送的数据帧，在所有的从属控制部之间传送。能够通过该方法传送上述的TRG_frame(IN)以及OUT_frame。
(2)向与主体控制部连接的特定的从属控制部传送数据的方式(目标指定传送)。在该传送方式中，主体控制部经由下行链路51发送的数据帧持续被传送，直到到达目标的从属控制部为止。但在到达目标的从属控制部的时刻，不向下一级的从属控制部传送。能够通过该方法传送上述的TRG_frame(IN)以及OUT_frame。另外，通过该方法传送消息等(消息传送)。
(3)从属控制部对来自主体控制部的要求进行响应而向主体控制部传送数据的方式(通常传送)。在该传送方式中，某个从属控制部经由上行链路52发送的数据帧被传送至主体控制部。
(4)在从主体控制部赋予发送权的条件下，从属控制部向主体控制部传送数据的方式(消息传送)。此外，发送包括主体控制部对从属控制部赋予发送权的命令(触发)的数据帧(以下还称为“TRG_frame(MSG)”)。在该传送方式中，首先主体控制部向某个从属控制部赋予在上行链路52上的发送权。被赋予发送权的从属控制部经由上行链路52发送的数据帧传送至主体控制部。
以下，说明用于使内部总线低耗电化的顺序。
＜F.第一实施方式＞
作为第一实施方式，说明内部总线5由1个通道(1个下行链路51以及1个上行链路52)构成的例子。在第一实施方式中，说明在远程IO装置3的内部总线5中适用的例子。
在第一实施方式中，说明保持激活下行链路51，且只在需要的期间激活上行链路52(图2所示的接收部220a以及发送部220b)的方法。
图7是用于说明第一实施方式的远程IO装置3用于实现低耗电化的方法的图。在图7的(a)中，示出下行链路51以及上行链路52都被激活的状态，在图7的(b)中，示出将下行链路51保持为激活的状态，且使上行链路52休眠的状态。
此时，发挥主体控制部的功能的主体单元10包括接收在上行链路52传输的信号的接收电路(内部总线控制部130内的接收电路144)，在上行链路52为非激活状态的期间，该接收电路144的电源也被切断。由此，不仅在IO单元20中，还能够在CPU单元40中降低耗电量。
在第一实施方式中，通过尽可能保持图7的(b)所示的状态，来降低耗电量。另一方面，通过使下行链路51保持激活状态，使上行链路52的激活/休眠的控制变容易。
远程IO装置3通过作为上位通信网络的现场总线4，从主处理装置2接收OUT数据，并且将被装置自身的输入部收集的状态值(IN数据)向主处理装置2发送。另外，在现场总线4上，周期性地传输上位通信帧。
在第一实施方式中，以该上位通信帧到达的时机为基准，进行数据更新。更具体地说，基于到达的上位通信帧所包括的OUT数据，更新IO模块206(图4)的输出值(以下还称为“OUT数据更新”)。另外，在下一个上位通信帧到达前，向主体单元10传送被IO模块206(图4)检测出的最新的状态值(IN数据)(以下还称为“IN数据更新”)。由此，在上位通信帧到达时，能够将最新的状态值(IN数据)写入该上位通信帧。
主体控制部经由下行链路51控制上述那样的上行链路52的激活/非激活动作。更具体地说，发挥主体控制部的功能的主体单元10按照时间表，经由下行链路51，发送包括用于将休眠状态的接收部220a以及发送部220b激活的指令的数据帧(以下还称为“WakeUP_frame”)，以及包括用于使激活状态的接收部220a以及发送部220b休眠的指令的数据帧(以下还称为“PowerDown_frame”)。接收某个数据帧的IO单元20执行指定的处理(接收部220a以及发送部220b的激活/休眠动作)。
以下，参照时序图，说明第一实施方式的内部总线5的通信时间表。
图8是表示第一实施方式的远程IO装置3的通信顺序的时序图。在图8中示出每次上位通信帧300到达时执行OUT数据更新以及IN数据更新的情况的通信顺序。因此，图8所示的通信顺序，按照每个现场总线4的控制周期即T1反复执行。在上位通信帧300即将到达前，使上行链路52处于休眠状态。
图8的(a)示出在作为上位通信网络的现场总线4进行传输的数据帧。图8的(b)示出在主体单元10和1号IO单元20-1之间的下行链路51进行传输的数据帧。图8的(c)示出在1号IO单元20-1和主体单元10之间的上行链路52传输的数据帧。图8的(d)示出在1号IO单元20-1和2号IO单元20-2之间的下行链路51传输的数据帧。图8的(e)示出在2号IO单元20-2和1号IO单元20-1之间的上行链路52传输的数据帧。
首先，在上位通信帧300到达，且其接收结束时，主体单元10经由下行链路51发送WakeUP_frame402，来激活休眠状态的上行链路52(接收部220a以及发送部220b)。即，主体单元10在应该从IO单元20取得数据的情况下，经由下行链路51向IO单元20发送用于激活上行链路52的指令(WakeUP_frame402)。该WakeUP_frame402通过组播或广播发送。因此，如图8的(b)以及(d)所示，在从主体单元10向IO单元20-1传送后，进一步从IO单元20-1向IO单元20-2传送。此外，在图8中，传送所需要的时间极短，由此忽视。
如图8的(c)以及(e)所示，接收了WakeUP_frame402的IO单元20激活其接收部220a以及发送部220b(图4所示的DES222、循环部224以及SER226)，并且发送准备信号(trainingsignal)502，来向接近的主体单元10或IO单元20的接收部220a或发送部220b通知自身单元存在。该准备信号502基本上是没有意义的杂音信号，用于向其他单元通知自身单元正在激活。即，IO单元20对用于激活上行链路52的指令(WakeUP_frame402)进行响应，在预先决定的期间向上行链路52上发送虚拟信号。
接着，如图8的(b)所示，主体单元10经由下行链路51发送OUT_frame404。该OUT_frame404包括从上位通信帧取出的OUT数据。接收了OUT_frame404的IO单元20基于OUT_frame404含有的OUT数据，更新IO模块206的输出值。
另外，主体单元10对特定的IO单元20发送消息406。在该消息406为面向IO单元20-1的消息的情况下，IO单元20-1不将该消息406向下一级传送(参照图8的(d))。
这样，主体单元10紧接着用于激活上行链路52的指令(WakeUP_frame402)，经由下行链路51向IO单元20发送将要向IO单元20交付的数据。
另一方面，各个IO单元20，在准备信号发送结束(准备期间结束)时，开始向主体单元10传送数据。例如，如果对IO单元20-1赋予了发送权，则如图8的(b)所示，IO单元20-1向主体单元10发送消息504。
接着，各个IO单元20执行IN数据更新。即，各个IO单元20取得输入IO模块206的最新的状态值，向主体单元10发送包括该最新的状态值的IN_frame506。该IN_frame506从各个IO单元20依次向主体单元10发送。
接收了IN_frame506的主体单元10，在判断为执行了OUT数据更新以及IN数据更新时，经由下行链路51发送PowerDown_frame408，使激活状态的上行链路52(接收部220a以及发送部220b)休眠。即，发挥主体控制部的功能的主体单元10，在经由上行链路52从发挥从属控制部的功能的IO单元20发送数据的动作结束时，经由下行链路51向IO单元20发送用于使上行链路52成为非激活状态的指令(PowerDown_frame408)。
该上行链路52的休眠状态持续至后续的上位通信帧到达为止。
如上所述，在第一实施方式中，主体单元10在经由上行链路52从IO单元20接收数据的动作(IN数据更新)结束时，经由下行链路51向IO单元20发送用于使上行链路52成为非激活状态的指令(PowerDown_frame)。
另外，IO单元20使下行链路51保持为激活状态，并且按照经由下行链路51从主体单元10发送的指令(WakeUP_frame402/PowerDown_frame408)，使上行链路52成为激活/非激活状态。
＜G.第一实施方式的变形例＞
示出了在上述的第一实施方式中，在上行链路52激活后，在发送来自IO单元20的消息504后，继续发送IN_frame506的例子。但是，不需要一定发送消息504，另外，也不需要一定使消息504和IN_frame506连续发送。
在以下示出的第一实施方式的变形例中，说明了在不同的时机分别发送消息504以及IN_frame506的情况。
图9是表示第一实施方式的变形例的远程IO装置3的通信顺序的时序图。在图9中示出了每次上位通信帧300到达时，进行OUT数据更新以及IN数据更新时的通信顺序。在上位通信帧300即将到达之前，使上行链路52处于休眠状态。
图9的(a)示出在作为上位通信网络的现场总线4传输的数据帧。图9的(b)示出在主体单元10和1号IO单元20-1之间的下行链路51传输的数据帧。图9的(c)示出在1号IO单元20-1和主体单元10之间的上行链路52传输的数据帧。图9的(d)示出在1号IO单元20-1和2号IO单元20-2之间的下行链路51传输的数据帧。图9的(e)示出在2号IO单元20-2和1号IO单元20-1之间的上行链路52传输的数据帧。
在图9所示的通信顺序中，在某个上位通信帧到达时，紧接其之后，不执行IN数据更新，以配合后续的上位通信帧的到达时机的方式执行IN数据更新，这一点与图8所示的通信顺序不同。
首先，在上位通信帧300到达且接收结束时，主体单元10经由下行链路51发送WakeUP_frame402，激活休眠状态的上行链路52(接收部220a以及发送部220b)。即，主体单元10在应该从IO单元20取得数据的情况下，经由下行链路51向IO单元20发送用于激活上行链路52的指令(WakeUP_frame402)。
如图9的(c)以及(e)所示，接收了WakeUP_frame402的IO单元20，激活其接收部220a以及发送部220b(图4所示的DES222、循环部224以及SER226)，并且发送准备信号502，以向接近的主体单元10或IO单元20的接收部220a或发送部220b通知自身单元存在。即，IO单元20对用于激活上行链路52的指令(WakeUP_frame402)进行响应，在预先决定的期间向上行链路52上发送虚拟信号。
如图9的(b)所示，主体单元10接着经由下行链路51发送OUT_frame404。该OUT_frame404包括从上位通信帧取出的OUT数据。接收了OUT_frame404的IO单元20，基于OUT_frame404所包括的OUT数据，更新IO模块206的输出值。另外，主体单元10向特定的IO单元20发送消息406。
这样，主体单元10紧接着用于激活上行链路52的指令(WakeUP_frame402)，经由下行链路51向IO单元20发送将要向IO单元20交付的数据。
另一方面，各个IO单元20，在准备信号发送结束(准备期间结束)时，开始向主体单元10传送数据。例如，在对IO单元20-1赋予发送权时，如图9的(b)所示，IO单元20-1向主体单元10发送消息504。
接收了来自IO单元20的消息504的主体单元10，经由下行链路51发送PowerDown_frame408，使激活状态的上行链路52(接收部220a以及发送部220b)暂时休眠。
之后，主体单元10以配合后续的上位通信帧的到达时机的方式，执行IN数据更新。即，如图9的(b)所示，主体单元10经由下行链路51发送WakeUP_frame402，再次激活休眠状态的上行链路52(接收部220a以及发送部220b)。如图9的(c)以及(e)所示，接收了WakeUP_frame402的IO单元20，激活其接收部220a以及发送部220b(图4所示的DES222、循环部224以及SER226)，并且发送准备信号502。接着，各个IO单元20执行IN数据更新。即，各个IO单元20取得输入IO模块206的最新的状态值，向主体单元10发送包括该最新的状态值的IN_frame506。该IN_frame506从各个IO单元20依次向主体单元10发送。
接收了IN_frame506的主体单元10经由下行链路51发送PowerDown_frame408，再次使激活状态的上行链路52(接收部220a以及发送部220b)休眠。
该上行链路52的休眠状态持续至后续的上位通信帧到达为止。
如上所述，在第一实施方式的变形例中，主体单元10在经由上行链路52从IO单元20发送完数据(OUT数据更新)时，经由下行链路51向IO单元20发送用于使上行链路52成为非激活状态的指令(PowerDown_frame)。
另外，IO单元20使下行链路51保持激活状态，并且按照经由下行链路51从主体单元10发送的指令(WakeUP_frame402/PowerDown_frame408)，使上行链路52成为激活/非激活状态。
＜H.第二实施方式＞
在上述的第一实施方式及其变形例中，上行链路52尽可能保持休眠状态。不存在在上行链路52保持为休眠状态的情况下，在某个IO单元20中发生一些现象时将其向主体单元10传递的手段。
因此，在第二实施方式中，说明对在某个IO单元20出现中断因素(事件)的情况进行响应，在主体单元10能够执行一些处理的结构。
图10是表示第二实施方式的远程IO装置3的连接结构的示意图。参照图10，在第二实施方式的远程IO装置3中追加了中断用总线55，这一点与图2所示的连接结构不同。该中断用总线55是用于向主体单元10传输在各IO单元20发生的中断因素的通信线路。
图11是表示与在第二实施方式的远程IO装置3中安装的中断用总线55的传送相关的逻辑电路的示意图。参照图11，在第二实施方式中，各IO单元20包括向中断用总线55中插入的逻辑或电路(OR电路)。即，向该逻辑或电路的一个输入端口输入经由中断用总线55传送的信号，向另一个输入端口输入表示在对应的IO单元20发生中断因素的信号。另外，中断用总线55的终端与主体单元10的内部总线控制部130所具有的总线中断输入端口连接。通过采用这样的结构，向主体单元10输入对在各个IO单元20产生的中断因素的逻辑或进行表示的信息。即，即使在某个IO单元20发生中断因素，也会向主体单元10通知该发生情况。主体单元10能够对表示发生该中断因素的信号进行响应，按照事件进行处理。
由于与上行链路52分开设置中断用总线55，所以即使在上行链路52休眠的状态下，也能够检测出在某个IO单元20发生中断因素。中断用总线55只要能够传递接通(ON)/断开(OFF)的信号即可，因此不需要如内部总线5那样提高时钟频率(传输频率)。因此，即使在设置中断用总线55时，也能够通过使上行链路52休眠实现低耗电化的效果。
图12是表示第二实施方式的远程IO装置3的通信顺序的时序图。在图12中假设了这样的例子：若在某个IO单元20发生中断因素的事件经由中断用总线55传递，则主体单元10执行中断处理。
更具体地说，图12所示的时序图，与图8所示的时序图相比，中断用总线55传递接通(ON)信号时的处理不同。因此，主要说明与这些相关的处理，不重复与图8相同的处理的详细说明。
如图12所示，先行的上位通信帧到达，执行OUT数据更新以及IN数据更新，然后上行链路52变为休眠状态，之后，中断用总线55传递接通(ON)信号。对该中断用总线55传递接通(ON)信号的情况进行响应，在主体单元10中执行中断处理。作为该中断处理的一个例子，经由现场总线4按照事件向主处理装置2通知信息。
与该中断处理的执行相对应地，在IO单元20中更新与中断处理相关的IN数据以及OUT数据。以下，由于按照事件而进行这些数据的更新，所以还称为“随时更新”。
更具体地说，在中断用总线55传递被接通(ON)信号驱动(参照图12的(d))时，主体单元10经由下行链路51发送WakeUP_frame402，激活休眠状态的上行链路52(接收部220a以及发送部220b)。即，主体单元10在应该从IO单元20取得数据的情况下，经由下行链路51向IO单元20发送用于激活上行链路52的指令(WakeUP_frame402)。
如图12的(c)所示，接收了WakeUP_frame402的IO单元20，激活其接收部220a以及发送部220b(图4所示的DES222、循环部224以及SER226)，并且发送准备信号502。即，IO单元20对用于激活上行链路52的指令(WakeUP_frame402)进行响应，在预先决定的期间向上行链路52发送虚拟信号。
接着，IO单元20使用中断帧向主体单元10发送消息510。另外，IO单元20执行IN数据的随时更新动作。即，IO单元20取得与输入IO模块206的特定的输入相关的最新的状态值，向主体单元10发送包括该最新的状态值的IN_frame512。
另一方面，接收了IN_frame512的主体单元10执行OUT数据的随时更新动作。即，主体单元10经由下行链路51发送包括与中断处理相关的OUT数据的OUT_frame410，接着，发送PowerDown_frame408，使激活状态的上行链路52(接收部220a以及发送部220b)再次休眠。
该上行链路52的休眠状态持续至后续的上位通信帧到达为止。
如上所述，在第二实施方式中，主体单元10在经由上行链路52从IO单元20接收完数据(IN数据更新)时，经由下行链路51向IO单元20发送用于使上行链路52成为非激活状态的指令(PowerDown_frame)。如图12所示，主体单元10周期性地及/或按照事件产生用于激活上行链路52的指令(PowerDown_frame)。
另外，IO单元20使下行链路51保持激活状态，并且按照经由下行链路51从主体单元10发送的指令(WakeUP_frame402/PowerDown_frame408)，使上行链路52成为激活/非激活状态。
＜I.第三实施方式＞
在第三实施方式中例示了在主体控制部和从属控制部之间以一种命令/响应方式进行数据交换的结构。在第三实施方式中，即使在从属控制部接收WakeUP_frame而被激活的情况下，也不向上行链路52发送虚拟信号。代替于此，在从主体控制部正确地接收了一些命令(指令)的情况下，从属控制部回复肯定响应(ACK：acknowledgement)。通过采用这样的方式，能够可靠地进行预先决定的通信顺序(程序)。
图13是表示第三实施方式的远程IO装置3的通信顺序的时序图。在图13中作为一个例子示出上述图10所示第二实施方式的远程IO装置3中的通信顺序。更具体地说，与上述第二实施方式相同，在图13中假设了这样的例子：若在某个IO单元20发生中断因素的事件经由中断用总线55传递，则主体单元10执行中断处理。即，在图13所示的时序图中示出了这样的例子：每次上位通信帧300到达，周期性地执行OUT数据更新以及IN数据更新，并且由于产生中断因素而按照事件传送消息。
参照图13的(a)，首先，在上位通信帧300到达，并且其接收结束时，主体单元10经由下行链路51发送WakeUP_frame402(参照图13的(b))，激活休眠状态的上行链路52(接收部220a以及发送部220b)(参照图13的(c))。即，主体单元10在应该从IO单元20取得数据时，经由下行链路51向IO单元20发送用于激活上行链路52的指令(WakeUP_frame402)。
如图13的(c)所示，接收了WakeUP_frame402的IO单元20，激活其接收部220a以及发送部220b(图4所示的DES222、循环部224以及SER226)，并且向主体单元10发送作为肯定响应的ACK522。如图13的(b)所示，接收了ACK522的主体单元10经由下行链路51发送OUT_frame404。接着，主体单元10经由下行链路51向IO单元20发送用于执行IN数据更新的TRG_frame(IN)420。
如图13的(c)所示，接收了TRG_frame(IN)420的IO单元20取得输入IO模块206的最新的状态值，向主体单元10发送包括该最新的状态值的IN_frame506。
如图13的(b)所示，接收了IN_frame506的主体单元10在判断为执行了OUT数据更新以及IN数据更新时，经由下行链路51发送PowerDown_frame408，使激活状态的上行链路52(接收部220a以及发送部220b)休眠。
此后，在中断用总线55被接通(ON)信号驱动(参照图13的(d))时，主体单元10经由下行链路51发送WakeUP_frame402，激活休眠状态的上行链路52(接收部220a以及发送部220b)。即，主体单元10在应该从IO单元20取得数据的情况下，经由下行链路51向IO单元20发送用于激活上行链路52的指令(WakeUP_frame402)。
如图13的(c)所示，接收了WakeUP_frame402的IO单元20，激活其接收部220a以及发送部220b(图4所示的DES222、循环部224以及SER226)，并且向主体单元10发送作为肯定响应的ACK522。如图13(b)所示，接收了ACK522的主体单元10经由下行链路51发送消息406。接着，主体单元10经由下行链路51向IO单元20发送用于要求来自IO单元20的消息504的TRG_frame(MSG)424。接收了TRG_frame(MSG)424的IO单元20向主体单元10发送消息504(参照图13的(c))。
接收了消息504的主体单元10在判断消息传送完成时，经由下行链路51发送PowerDown_frame408(参照图13的(b))，使激活状态的上行链路52(接收部220a以及发送部220b)再次休眠。
这样，发挥主体控制部的功能的主体单元10在经由上行链路52从发挥从属控制部的功能的IO单元20发送数据结束时，经由下行链路51向IO单元20发送用于使上行链路52成为非激活状态的指令(PowerDown_frame408)。
该上行链路52的休眠状态持续至后续的上位通信帧到达为止。
如上所述，在第三实施方式中，主体单元10在经由上行链路52从IO单元20接收数据(IN数据更新)结束时，经由下行链路51向IO单元20发送用于使上行链路52成为非激活状态的指令(PowerDown_frame)。如图13所示，主体单元10周期性地及/或按照事件产生用于激活上行链路52的指令(PowerDown_frame)。
另外，IO单元20使下行链路51保持激活状态，并且按照经由下行链路51从主体单元10发送的指令(WakeUP_frame402/PowerDown_frame408)，使上行链路52成为激活/非激活状态。
＜J.第四实施方式＞
在上述的第一实施方式～第三实施方式中，例示了远程IO装置3的内部总线5的通信顺序，但是还能够适用于主处理装置2的内部总线5。以下，说明主处理装置2的内部总线5的通信顺序。
在主处理装置2的内部总线5上也能够执行与远程IO装置3的内部总线5相同的通信顺序，但在主处理装置2中，以CPU单元40的用户程序的执行时机为基准执行OUT数据更新以及IN数据更新，这一点不同。
参照图5说明了第四实施方式的主处理装置2的连接结构，因此不重复相同的说明。另外，参照图6说明了主处理装置2的CPU单元40的硬件结构，因此不重复相同的说明。
图14是表示第四实施方式的主处理装置2的通信顺序的时序图。在图14中示出了每次通过CPU单元40执行完用户程序800，执行OUT数据更新以及IN数据更新时的通信顺序。因此，按照每用户程序800的执行周期即PLC运算周期T2，反复执行图14所示的通信顺序。在该用户程序800即将被执行前以及执行中，使上行链路52处于休眠状态。
图14的(a)示出了通过CPU单元40执行程序的状态。图14的(b)示出了在CPU单元40和1号IO单元20-1之间的下行链路51上进行传输的数据帧。图14的(c)示出了在1号IO单元20-1和CPU单元40之间的上行链路52上进行传输的数据帧。图14的(d)示出了在1号IO单元20-1和2号IO单元20-2之间的下行链路51上进行传输的数据帧。图14的(e)示出了在2号IO单元20-2和1号IO单元20-1之间的上行链路52上进行传输的数据帧。
首先，如图14的(a)所示，在通过CPU单元40执行完用户程序时，如图14的(b)所示，CPU单元40经由下行链路51发送WakeUP_frame402。即，发挥主体控制部的功能的CPU单元40在应该从IO单元20取得数据时，经由下行链路51向IO单元20发送用于激活上行链路52的指令(WakeUP_frame402)。
如图14的(c)以及(e)所示，接收了WakeUP_frame402的IO单元20激活其接收部220a以及发送部220b(图4所示的DES222、循环部224以及SER226)，并且发送准备信号502，来向接近的CPU单元40或IO单元20的接收部220a或发送部220b通知自身单元存在。即，IO单元20对用于激活上行链路52的指令(WakeUP_frame402)进行响应，在整个预先决定的期间内向上行链路52上发送虚拟信号。
接着，如图14的(b)所示，CPU单元40经由下行链路51发送OUT_frame404。该OUT_frame404包括通过执行用户程序而得到的计算结果等的OUT数据。接收了OUT_frame404的IO单元20基于OUT_frame404所含有的OUT数据，更新IO模块206的输出值。
另外，如图14的(b)所示，CPU单元40向特定的IO单元20发送消息406。
这样，CPU单元40紧接着用于激活上行链路52的指令(WakeUP_frame402)，经由下行链路51向IO单元20发送将要向IO单元20交付的数据。
另一方面，各个IO单元20，在准备信号发送结束(准备期间结束)时，开始向CPU单元40传送数据。例如，在对IO单元20-1赋予发送权时，如图14的(b)所示，IO单元20-1向CPU单元40发送消息504。
接着，各个IO单元20执行IN数据更新。即，各个IO单元20取得输入IO模块206的最新的状态值，如图14的(c)以及(e)所示，向CPU单元40发送包括该最新的状态值的IN_frame506。
接收了IN_frame506的CPU单元40，在判断为执行完OUT数据更新以及IN数据更新时，经由下行链路51发送PowerDown_frame408，使激活状态的上行链路52(接收部220a以及发送部220b)休眠。
该上行链路52的休眠状态持续至下一次的PLC运算周期开始。
能够代替图14所示的通信顺序，采用上述的图9所示的通信顺序。即，可以在激活上行链路52后，分别单独从IO单元20发送消息504和发送IN_frame506。
如上所述，在第四实施方式中，CPU单元40在经由上行链路52从IO单元20接收数据的动作(IN数据更新)结束时，经由下行链路51向IO单元20发送用于使上行链路52成为非激活状态的指令(PowerDown_frame)。
另外，IO单元20使下行链路51保持为激活状态，并且按照经由下行链路51从CPU单元40发送的指令(WakeUP_frame402/PowerDown_frame408)，使上行链路52成为激活/非激活状态。
＜K.第五实施方式＞
在上述的第四实施方式中，说明了内部总线5由1个通道(1个下行链路51以及1个上行链路52)构成的例子。相对于此，在第五实施方式中，说明内部总线5由多个通道构成的例子。
图15是表示第五实施方式的主处理装置2#的连接结构的示意图。参照图15，在第五实施方式的主处理装置2#中，除了下行链路51以及上行链路52之外，还追加了下行链路53以及上行链路54，这一点与图5所示的连接结构相比不同。在以下的说明中，为了方便，将下行链路51以及上行链路52称为第一通道(1ch)，将下行链路53以及上行链路54称为第二通道(2ch)。即，第五实施方式的通信线路包括用于从发挥主体控制部的功能的CPU单元40向发挥从属控制部的功能的IO单元20传输数据的2个下行链路51、53和用于从IO单元20向CPU单元40传输数据的2个上行链路52、54。
在这样通过多个通道构成内部总线5的同时，各个IO单元20#-1，20#-2，20#-3还包括第二通道用的接收部(RX)230a、240a以及发送部(TX)230b、240b。其它的结构在上面已经描述，因此不反复说明详细的结构。
在第五实施方式中，并用第一通道以及第二通道，进行数据通信。此时，在各个通道中，上行链路52、54尽可能被保持为休眠状态。另外，CPU单元40#经由第一通道的下行链路51发送用于使第一通道的上行链路52成为激活/非激活状态的指令，经由第二通道的下行链路53发送用于使第二通道的上行链路54成为激活/非激活状态的指令。
通过使内部总线5多通道化，能够使内部总线5的数据通信的速度变为多倍。
图16是表示第五实施方式的主处理装置2#的通信顺序的时序图。在图16中示出了使用2个通道并列进行周期性的OUT数据更新以及IN数据更新的情况。每PLC运算周期T2，反复执行OUT数据更新以及IN数据更新。在第五实施方式中，在OUT数据更新中，IO单元20#在成功接收了包括OUT数据的OUT_frame时，向CPU单元40#回复肯定响应(ACK)。
在即将开始执行用户程序800前，使上行链路52以及54处于休眠状态。
图16的(a)示出了通过CPU单元40#执行程序的状态。图16的(b)示出了在CPU单元40#和IO单元20#之间的下行链路51(第一通道)上进行传输的数据帧。图16的(c)示出了在IO单元20#和CPU单元40#之间的上行链路52(第一通道)上进行传输的数据帧。图16的(d)示出了在CPU单元40#和IO单元20#之间的下行链路53(第二通道)上进行传输的数据帧。图16的(e)示出了在IO单元20#和CPU单元40#之间的上行链路54(第二通道)上进行传输的数据帧。
首先，在通过CPU单元40#执行完用户程序800时，如图16的(b)所示，CPU单元40#经由第一通道的下行链路51发送WakeUP_frame402，激活休眠状态的第一通道的上行链路52(接收部220a以及发送部220b)。同时，如图16的(d)所示，CPU单元40#经由第二通道的下行链路53发送WakeUP_frame602，激活休眠状态的第二通道的上行链路54(接收部240a以及发送部240b)。
即，CPU单元40#在应该从IO单元20#取得数据的情况下，经由下行链路51以及53分别向IO单元20#发送用于激活上行链路52以及54的指令(WakeUP_frame402以及604)。
接着，如图16的(c)所示，接收WakeUP_frame402的IO单元20#，激活其接收部220a以及发送部220b，并且发送准备信号502，来向接近的CPU单元40#或IO单元20#的接收部220a或发送部220b通知自身单元存在。同时，如图16的(e)所示，接收了WakeUP_frame602的IO单元20#，激活其接收部240a以及发送部240b，并且发送准备信号702，来向接近的CPU单元40#或IO单元20#的接收部240a或发送部240b通知自身单元存在。
即，IO单元20#对用于激活上行链路52以及54的指令(WakeUP_frame402)进行响应，在预先决定的期间分别向上行链路52以及54发送虚拟信号。
如图16的(b)所示，CPU单元40#接着经由第一通道的下行链路51发送OUT_frame404，并且经由第二通道的下行链路53发送OUT_frame604。
接收了OUT_frame404的IO单元20#，基于OUT_frame404所包括的OUT数据，更新IO模块206的输出值。同时，接收了OUT_frame604的IO单元20#，基于OUT_frame604所包括的OUT数据，更新IO模块206的输出值。
接着，如图16的(c)以及(e)所示，IO单元20#向CPU单元40#分别发送ACK520以及SCK720。如图16的(b)所示，接受了ACK520的CPU单元40#经由第一通道的下行链路51发送PowerDown_frame408，使激活状态的上行链路52(接收部220a以及发送部220b)暂时休眠。同时，如图16的(d)所示，接受了ACK720的CPU单元40#经由第二通道的下行链路53发送PowerDown_frame608，使激活状态的上行链路54(接收部240a以及发送部240b)暂时休眠。
此后，CPU单元40#执行IN数据更新，从而来得及使后续的上位通信帧的到达。即，如图16的(b)所示，CPU单元40#经由第一通道的下行链路51发送WakeUP_frame402，再次激活休眠状态的第一通道的上行链路52(接收部220a以及发送部220b)。同时，如图16的(d)所示，CPU单元40#经由第二通道的下行链路53发送WakeUP_frame602，再次激活休眠状态的第二通道的上行链路54(接收部240a以及发送部240b)。
如图16的(c)所示，接收了WakeUP_frame402的IO单元20#再次激活其接收部220a以及发送部220b，并且发送准备信号502。同时，如图16的(e)所示，接收了WakeUP_frame602的IO单元20#激活其接收部240a以及发送部240b，并且发送准备信号702，来向接近的CPU单元40#或IO单元20#的接收部240a或发送部240b通知自身单元存在。
另外，如图16的(b)以及(d)所示，CPU单元40#经由第一通道的下行链路51向IO单元20#发送用于请求IN数据的TRG_frame(IN)420，并且经由第二通道的下行链路53向IO单元20#发送用于请求IN数据的TRG_frame(IN)620。
分别接收了TRG_frame(IN)420以及620的IO单元20#，分别执行对应的IN数据更新动作。即，IO单元20#取得输入IO模块206的最新的状态值，向CPU单元40#发送包括该最新的状态值的IN_frame530以及730。
接收了IN_frame506的CPU单元40#，经由第一通道的下行链路51发送PowerDown_frame408，再次使激活状态的第一通道的上行链路52(接收部220a以及发送部220b)休眠。同时，接收了IN_frame706的CPU单元40#，经由第二通道的下行链路53发送PowerDown_frame608，再次使激活状态的第二通道的上行链路54(接收部240a以及发送部240b)休眠。
如上所述，在第五实施方式中，作为通信线路的内部总线5包括用于从作为主体控制部的CPU单元40#向作为从属控制部的IO单元20传输数据的下行链路51以及53和用于从IO单元20向CPU单元40#传输数据的上行链路52以及54。IO单元20将下行链路51以及53都保持为激活状态，并且按照经由上行链路52或54从CPU单元40#发送的指令，使对应的上行链路成为激活/非激活状态。
在第五实施方式中，CPU单元40#经由下行链路51、53分别向IO单元20#发送用于使第二通道的下行链路53以及上行链路54成为激活/非激活状态的指令(WakeUP_frame402、604/PowerDown_frame408、608)。如图16所示，CPU单元40#周期性及/或按照事件产生用于激活上行链路52、54的指令(PowerDown_frame)。
另外，IO单元20#将下行链路51保持为激活状态，并且按照经由下行链路51而从CPU单元40#发送来的指令(WakeUP_frame402、604/PowerDown_frame408、608)，使上行链路52、54成为激活/非激活状态。
＜L.第六实施方式＞
在上述的第四实施方式中，上行链路52尽可能被保持为休眠状态。不存在在上行链路52保持为休眠状态的情况下，在某个IO单元20发生一些事件时，将其向CPU单元40传递的手段。
因此，在第六实施方式中，说明这样的结构：对在某个IO单元20出现中断因素(事件)的情况进行响应，能够在CPU单元40执行一些处理。
图17是表示第六实施方式的主处理装置2的连接结构的示意图。参照图17，在第六实施方式的主处理装置2中追加了IRQ(Interrupt Request：中断请求)总线56，这一点与图5所示连接结构相比不同。该IRQ总线56是用于向CPU单元40传输在各IO单元20发生的中断的通信线路。在某个IO单元20发生中断时，向CPU单元40通知表示中断的特定的IRQ。CPU单元40能够响应该IRQ的输入，按照事件执行处理。
图18是表示第六实施方式的主处理装置2的通信顺序的时序图。在图18中假设了这样的例子：若经由IRQ总线56传递在某个IO单元20发生中断的情况，则CPU单元40执行中断处理。
更具体地说，对于图18所示的时序图，CPU单元40不按照事件执行预先被编为程序的消息处理810以及中断处理820，而是通过经由IRQ总线56通知中断情况，执行中断处理，这一点与图16所示的时序图相比不同。因此，主要说明与此相关的处理，不反复详细说明与图16相同的处理。
如图18所示，在CPU单元40中对执行完用户程序800进行响应，执行OUT数据更新以及IN数据更新，在上行链路52变为休眠状态后，经由IRQ总线56输入中断状态。CPU单元40对经由该IRQ总线56输入了中断的状态进行响应，执行与IRQ相关的中断输入处理822，并且执行指定的中断处理824。
与该中断输入处理822的执行相对应地，在CPU单元40和特定的IO单元20之间执行随时更新。更具体地说，如果经由IRQ总线56输入了中断状态(参照图18的(d))，则CPU单元40经由下行链路51发送WakeUP_frame402，激活休眠状态的上行链路52(接收部220a以及发送部220b)。
如图18的(c)所示，接收了WakeUP_frame402的IO单元20，激活其接收部220a以及发送部220b(图4所示的DES222、循环部224以及SER226)，并且发送准备信号502，来向接近的CPU单元40或IO单元20的接收部220a或发送部220b通知自身单元存在。
接着，如图18的(b)所示，CPU单元40经由下行链路51向IO单元20发送用于请求来自IO单元20的消息504的TRG_frame(MSG)424。接收了TRG_frame(MSG)424的IO单元20向CPU单元40发送消息504(参照图18的(c))。
接收了消息504的CPU单元40，在判断完成消息传送时，经由下行链路51发送PowerDown_frame408(参照图18的(b))，再次使激活状态的上行链路52(接收部220a以及发送部220b)休眠。
如上所述，在第六实施方式中，CPU单元40经由下行链路51向IO单元20发送用于使上行链路52成为激活/非激活状态的指令(WakeUP_frame402)。如图18所示，CPU单元40周期性及/或按照事件产生用于激活上行链路52的指令(PowerDown_frame)。
另外，IO单元20将下行链路51保持为激活状态，并且按照经由下行链路51从主体单元10发送的指令(WakeUP_frame402/PowerDown_frame408)，使上行链路52成为激活/非激活状态。
＜M.第五实施方式的转用例＞
在第一实施方式～第三实施方式所示的远程IO装置中，能够转用在上述的第五实施方式中说明的由多个通道构成的内部总线5的结构。
图19是表示第五实施方式的转用例的远程IO装置的连接结构的示意图。如图19所示，在本转用例的远程IO装置3#中，除了具有下行链路51以及上行链路52之外，还追加了下行链路53以及上行链路54，这一点与图2所示的连接结构相比不同。第五实施方式的转用例的通信线路，包括用于从发挥主体控制部的功能的主体单元10#向发挥从属控制部的功能的IO单元20#传输数据的2个下行链路51、53和用于从IO单元20#向主体单元10#传输数据的2个上行链路52、54。
伴随这样通过多个通道构成内部总线5，各个IO单元20#-1、20#-2、20#-3还包括第二通道用的接收部(RX)230a、240a以及发送部(TX)230b、240b。
其它的结构以及通信顺序等通过上面描述，由此，不反复详细说明。
＜N.其它的方式＞
下面示出了除了上述的第一实施方式～第六实施方式以外，或通过组合第一实施方式～第六实施方式，能够进一步降低耗电量的结构。
<<n1：下行链路的一部分休眠>>
在上述的第一实施方式～第六实施方式中，基本上将下行链路保持为激活状态。但是，本实施方式的内部总线5典型地采用设备彼此通过菊花链连接的结构，因此可以使各IO单元的下一级侧(发送部)休眠动作。即，由于从前一级侧传输各种指令、数据，所以只要仅使得用于接收来自前一级侧的信号的接收部保持激活状态，就能够检测出发送了一些指令、数据的情况。响应该检测得到的情况，激活下一级侧的发送部，这样能够易于恢复本来的状态。
图20是用于说明本发明的某个实施方式的用于实现低耗电化的方法的图。图20的(a)示出了下行链路51以及上行链路52处于激活的状态，图20的(b)示出了下行链路51的一部分休眠，并且上行链路52休眠的状态。
如图20的(b)所示，在各个IO单元20中，仅下行链路51的接收部210a动作，监视是否从前一级侧接收数据帧。在主体单元10经由下行链路51发送一些数据帧时，首先，该数据帧被1号IO单元20-1的接收部210a接收。在IO单元20-1从主体单元10接收了数据帧时，发送部210b开始动作，向后一级的IO单元20-1再次送出(转发)接收的数据帧。各个IO单元20进行以下的相同的动作，来恢复本来的状态。
另外，在来自主体单元10的数据帧为针对上行链路52的WakeUP_frame的情况下，各个IO单元20使上行链路52的接收部220a以及发送部220b开始动作。
通过这样的步骤，能够像图10的(a)所示的本来的动作状态恢复。
此外，图20作为典型例子示出了适用于远程IO装置3的内部总线5时的动作，但是能够同样适用于主处理装置2的内部总线5。
<<n2：WakeUP总线的利用>>
在上述的第一实施方式～第六实施方式中，示出了经由下行链路发送用于使上行链路成为激活/非激活状态的指令的结构的例子，但是可以设置用于发送这些指令的专用的电路(总线)。通过采用这样的结构，能够以更高的自由度对IO单元20的发送部以及接收部的激活/非激活进行控制。例如，能够采用图21以及图22所示的结构。
图21以及图22是用于说明本发明的某个实施方式实现低耗电化的方法的图。更具体地说，在图21以及图22中示出了在主体单元10和多个IO单元20之间配置激活总线(下面仅称为“WakeUP总线”)57的结构。经由该WakeUP总线57，从主体单元10向各IO单元20发送用于激活休眠状态的发送部以及/或接收部的指令。利用这样的WakeUP总线57，能够从如图21的(b)所示的下行链路51以及上行链路52都休眠的状态，如图21的(a)所示，激活下行链路51以及上行链路52。
或者，如图22的(b)所示，可以将下行链路51保持为激活状态，并且使下行链路51休眠。在图22的(b)所示的状态下，适于各个IO单元20独自发送(不存在来自主体单元10的指示)IN数据的情况。
能够利用WakeUP总线57容易地从图22的(b)所示的状态恢复至图22的(a)所示的状态。
此外，在图21以及图22中作为典型例子示出适用于远程IO装置3的内部总线5时的动作，但是同样能够适用于主处理装置2的内部总线5。
＜O.优点＞
根据本实施方式，在由经由内部总线5通过菊花链连接的主体控制部(主体单元10/CPU单元40)和1个以上的IO单元20构成的PLC系统中，能够降低耗电量。
应该考虑本次公开的实施方式的所有的点为示例，不用于进行限制。本发明的保护范围不由上述说明表示，而由权利要求书表示，包括与权利要求书相等的意义以及范围内的所有的变更。
附图标记说明
1PLC系统，2主处理装置，3远程IO装置，4现场总线，5内部总线，10主体单元，12、42通信模块，20IO单元，30电源单元，40CPU单元，51、53下行链路，52、54上行链路，55中断用总线，56IRQ总线，57WakeUP总线，100、150、200处理器，110现场总线控制部，112、210a、220a、230a、240a接收部，114、210b、220b、230b、240b发送部，120上位通信控制器，122存储控制器，124FIFO存储器，126、203接收缓存器，128、204发送缓存器，130内部总线控制部，132内部总线通信控制器，142发送电路，144接收电路，152主存储器，154、208非易失性存储器，156用户程序，160存储部，162、202共用存储器，164接收存储器，166发送存储器，206模块，212、222DES，214、224循环部，216、226SER，230接收处理部，232解码部，234CRC校验部，240发送处理部，242CRC生成部，244编码部，250总线，300上位通信帧。

Claims (8)

1.一种控制装置，构成控制系统的至少一部分，其特征在于，
具有：
主体控制部，
经由通信线路而与所述主体控制部连接的至少1个从属控制部；
所述通信线路包括：
用于从所述主体控制部向所述从属控制部单向传输数据的下行链路，不管在通信时还是非通信时该下行链路都被激活，
用于从所述从属控制部向所述主体控制部单向传输数据的上行链路；
所述主体控制部包括：
第一电路，其用于，在经由所述上行链路从所述从属控制部发送完数据时，经由所述下行链路向所述从属控制部发送用于使所述上行链路成为非激活状态的指令，
第二电路，其用于，在应该从所述从属控制部取得数据时，经由所述下行链路向所述从属控制部发送用于激活所述上行链路的指令；
所述从属控制部包括第三电路，该第三电路用于，将所述下行链路保持为激活状态，并且按照经由所述下行链路从所述主体控制部发送来的指令，使所述上行链路成为激活/非激活状态。
2.根据权利要求1所述的控制装置，其特征在于，
所述主体控制部还包括第四电路，该第四电路用于，紧接着用于激活所述上行链路的指令，经由所述下行链路向所述从属控制部发送要向所述从属控制部交付的数据。
3.根据权利要求1所述的控制装置，其特征在于，
所述主体控制部还包括第五电路，该第五电路用于，周期性或响应于事件产生用于激活所述上行链路的指令。
4.根据权利要求1所述的控制装置，其特征在于，
所述通信线路还包括用于从所述主体控制部向所述从属控制部传输数据的第一下行链路以及第二下行链路和用于从所述从属控制部向所述主体控制部传输数据的第一上行链路以及第二上行链路，
所述主体控制部还包括第六电路，该第六电路用于，经由所述第一下行链路，向所述从属控制部发送用于使所述第二下行链路以及所述第二上行链路成为激活/非激活状态的指令。
5.根据权利要求1所述的控制装置，其特征在于，
所述通信线路还包括用于从所述主体控制部向所述从属控制部传输数据的第一下行链路以及第二下行链路和用于从所述从属控制部向所述主体控制部传输数据的第一上行链路以及第二上行链路，
所述从属控制部包括第七电路，该第七电路用于，将所述第一下行链路以及第二下行链路都保持为激活状态，并且按照经由所述第一下行链路或第二下行链路而从所述主体控制部发送来的指令，使对应的上行链路成为激活/非激活状态。
6.根据权利要求1所述的控制装置，其特征在于，
所述从属控制部包括转换电路，该转换电路用于转换在所述上行链路上传输的信号，
使所述上行链路非激活的方式，包括切断所述转换电路的电源的方式。
7.根据权利要求1所述的控制装置，其特征在于，
所述主体控制部包括接收电路，该接收电路用于接收在所述上行链路上传输的信号，
所述主体控制部，在所述上行链路为非激活状态的期间，切断所述接收电路的电源。
8.一种控制装置的控制方法，该控制装置具有主体控制部和经由通信线路与所述主体控制部连接的至少1个从属控制部，该控制方法的特征在于，
所述通信线路包括用于从所述主体控制部向所述从属控制部单向传输数据的下行链路和用于从所述从属控制部向所述主体控制部单向传输数据的上行链路，并且，不管在通信时还是非通信时该下行链路都被激活，
所述控制方法包括如下步骤：
在经由所述上行链路从所述从属控制部发送完数据时，所述主体控制部经由所述下行链路向所述从属控制部发送用于使所述上行链路成为非激活状态的指令；
所述主体控制部在应该从所述从属控制部取得数据时，经由所述下行链路向所述从属控制部发送用于激活所述上行链路的指令；
所述从属控制部将所述下行链路保持为激活状态，并且按照经由所述下行链路从所述主体控制部发送的指令，使所述上行链路成为激活/非激活状态。
CN201380013777.5A 2012-03-15 2013-02-18 控制装置以及控制方法 Active CN104169822B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-058299 2012-03-15
JP2012058299A JP6051547B2 (ja) 2012-03-15 2012-03-15 制御装置
PCT/JP2013/053836 WO2013136913A1 (ja) 2012-03-15 2013-02-18 制御装置および制御方法

Publications (2)

Publication Number Publication Date
CN104169822A CN104169822A (zh) 2014-11-26
CN104169822B true CN104169822B (zh) 2017-05-10

Family

ID=49160832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380013777.5A Active CN104169822B (zh) 2012-03-15 2013-02-18 控制装置以及控制方法

Country Status (5)

Country Link
US (1) US9836038B2 (zh)
EP (1) EP2816428B1 (zh)
JP (1) JP6051547B2 (zh)
CN (1) CN104169822B (zh)
WO (1) WO2013136913A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013208963A1 (de) * 2013-05-15 2014-11-20 Robert Bosch Gmbh Feldbusgerät mit Möglichkeit zur Eingabe von Energiedaten
EP3045987B1 (en) * 2013-10-15 2020-12-16 Omron Corporation Control device and control method
DE102014119065B4 (de) * 2014-12-18 2020-10-29 Phoenix Contact Gmbh & Co. Kg Funktionsanschlusseinheit mit einem Servicemodul
KR101590272B1 (ko) * 2014-12-31 2016-01-29 엘에스산전 주식회사 Plc 시스템의 메시지 처리장치
KR101857088B1 (ko) 2015-08-11 2018-05-11 주식회사 오픈비지니스솔루션코리아 리턴 회로를 갖는 리모트 입출력 장치 및 그의 내부 버스 통신 방법
JP6812736B2 (ja) * 2016-10-07 2021-01-13 オムロン株式会社 演算装置および制御装置
CN106681266B (zh) * 2017-01-13 2019-04-09 北京航天自动控制研究所 一种并联plc的冗余切换电路及方法
US11256641B2 (en) * 2017-01-27 2022-02-22 National Instruments Corporation Asynchronous start for timed functions
US10558190B2 (en) 2017-04-20 2020-02-11 V-Tex Corporation Multi-mode-control apparatus for inner pressure of vacuum chamber and multi-mode-control method for inner pressure of vacuum chamber
KR20180124340A (ko) * 2017-05-11 2018-11-21 엘에스산전 주식회사 프로그래머블 논리 제어 장치
JP6848817B2 (ja) * 2017-11-02 2021-03-24 オムロン株式会社 インバータおよび制御システム
JP7020198B2 (ja) * 2018-03-09 2022-02-16 オムロン株式会社 制御装置および制御システム
JP7143600B2 (ja) * 2018-03-12 2022-09-29 オムロン株式会社 制御装置
JPWO2020079730A1 (ja) * 2018-10-15 2021-02-15 三菱電機株式会社 エンジニアリングツール、コンピュータシステム、システム及びプログラム
US11388809B2 (en) * 2019-03-25 2022-07-12 Recarbon, Inc. Systems for controlling plasma reactors
JP7275940B2 (ja) * 2019-07-08 2023-05-18 オムロン株式会社 制御プログラムおよび方法
TWI730465B (zh) * 2019-10-22 2021-06-11 新唐科技股份有限公司 串聯式雙向通訊電路及其方法
CN112937586A (zh) * 2019-12-11 2021-06-11 观致汽车有限公司 车辆的控制方法、主控制器、从控制器及车辆的控制系统
JP7415824B2 (ja) 2020-06-30 2024-01-17 横河電機株式会社 拡張モジュール、ｃｐｕモジュール、システム、及び通信方法
US20220026859A1 (en) * 2021-07-16 2022-01-27 Delta Electronics (Shanghai) Co., Ltd. Multi-unit cooperative distributed electrical control system and electrical system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907486A (en) * 1997-05-09 1999-05-25 I/O Control Corporation Wiring method and apparatus for distributed control network
US6061600A (en) * 1997-05-09 2000-05-09 I/O Control Corporation Backup control mechanism in a distributed control network
EA011111B1 (ru) * 2005-07-04 2008-12-30 Вкр Холдинг А/С Система, содержащая основной блок и множество вспомогательных блоков, для управления множеством устройств
US8711746B2 (en) * 2006-10-13 2014-04-29 Nokia Corporation Method, apparatus or computer program for changing from scheduled to unscheduled communication modes
JP4946855B2 (ja) * 2007-12-21 2012-06-06 トヨタ自動車株式会社 通信装置及び電力線通信システム
JP2009265963A (ja) * 2008-04-25 2009-11-12 Nec Electronics Corp 情報処理システム及びタスクの実行制御方法
JP4981176B2 (ja) * 2008-10-06 2012-07-18 三菱電機株式会社 データ中継システムおよび動作時刻割り当て方法
FR2940477B1 (fr) * 2008-12-18 2011-02-11 Renault Sas Systeme de gestion des reveils et des endormissements de calculateurs connectes a un reseau can de vehicule automobile
JP5187277B2 (ja) * 2009-06-16 2013-04-24 ソニー株式会社 情報処理装置、及びモード切り替え方法
JP5794449B2 (ja) * 2010-03-15 2015-10-14 オムロン株式会社 プログラマブルコントローラ
JP5408445B2 (ja) * 2010-03-15 2014-02-05 オムロン株式会社 プログラマブルコントローラおよびマスタ通信回路
EP2682831A4 (en) * 2011-03-04 2014-08-13 Yaskawa Denki Seisakusho Kk CONTROL DEVICE
EP2816425B1 (en) * 2012-03-15 2020-06-17 Omron Corporation Control device, image processing device, control method, computer-readable recording medium, and program
CN102868584B (zh) * 2012-10-11 2015-05-06 江苏西电南自智能电力设备有限公司 一种采用串行通信接口的同步时分多路复用总线通信方法

Also Published As

Publication number Publication date
CN104169822A (zh) 2014-11-26
EP2816428B1 (en) 2019-01-09
JP2013191132A (ja) 2013-09-26
US9836038B2 (en) 2017-12-05
EP2816428A4 (en) 2015-05-20
WO2013136913A1 (ja) 2013-09-19
JP6051547B2 (ja) 2016-12-27
US20150039099A1 (en) 2015-02-05
EP2816428A1 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
CN104169822B (zh) 控制装置以及控制方法
CN103929371B (zh) 控制装置及控制方法
US20140068134A1 (en) Data transmission apparatus, system, and method
CN104702474A (zh) 一种基于FPGA的EtherCAT主站装置
JP6037042B2 (ja) 制御装置および制御方法
JP6094196B2 (ja) 情報処理装置、情報処理プログラムおよび情報処理方法
EP3376316B1 (en) Slave device, control method of slave device, information processing program and computer readable recording medium
CN107092574B (zh) 一种适用于星载电子设备的多串口缓存复用方法
JP6509477B2 (ja) 制御装置および制御プログラム
JPH0157803B2 (zh)
US10908583B2 (en) Safety control system and safety control unit
CN101483656B (zh) 一种mvb接口ip软核
CN204733178U (zh) 一种基于FPGA的EtherCAT主站装置
JP2014119906A (ja) 通信ユニット、通信システム、制御方法、およびプログラム
US9755892B2 (en) Integrated device managment over Ethernet network
CN104503354A (zh) 数字化控制系统
US20130311695A1 (en) Flexray Gateway and Method for Operating a Flexray Gateway
KR101240703B1 (ko) Ｐｌｃ 네트워크 증설방법 및 이를 이용한 네트워크 증설시스템
JP6149393B2 (ja) 通信カプラ、情報処理装置、制御方法およびプログラム
CN110687854B (zh) 一种pa总线控制器以及一种pa总线控制系统
CN204229182U (zh) 数字化控制系统
CN115705267A (zh) 监控采集设备、基于监控采集设备的主备切换方法及系统
CN112165423A (zh) 一种串行通信方法、电子设备及存储介质
JP5402085B2 (ja) 周辺機能制御システムおよび方法
US20220141051A1 (en) Relay device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant