CN103929371B - 控制装置及控制方法 - Google Patents

控制装置及控制方法 Download PDF

Info

Publication number
CN103929371B
CN103929371B CN201310717203.8A CN201310717203A CN103929371B CN 103929371 B CN103929371 B CN 103929371B CN 201310717203 A CN201310717203 A CN 201310717203A CN 103929371 B CN103929371 B CN 103929371B
Authority
CN
China
Prior art keywords
frame
data
sent
priority
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310717203.8A
Other languages
English (en)
Other versions
CN103929371A (zh
Inventor
水谷征尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN103929371A publication Critical patent/CN103929371A/zh
Application granted granted Critical
Publication of CN103929371B publication Critical patent/CN103929371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/12—Plc mp multi processor system
    • G05B2219/1208—Communication, exchange of control, I-O data between different plc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15072—Modules in daisy chain, connected by parallel cable
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)
  • Programmable Controllers (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

提供能够根据优先级而更高效地进行经由通信线路的数据传送的控制装置及面向该控制装置的控制方法。控制装置包括：发送部，其用于经由通信线路向其他单元以帧发送数据；生成部，其生成应向其他单元发送的数据。在发送部正在发送第一帧的过程中，在接收部或控制部中产生了优先级较高的应发送的数据时，发送部将正在发送的第一帧发送到预定的数据块（block）为止之后，发送包含应发送的该数据的第二帧。

Description

控制装置及控制方法
技术领域
本发明涉及用于控制机械或器材（设备）等动作的控制系统中的数据传送。
背景技术
对于大多生产现场中使用的机械或器材（设备），典型地利用由可编程控制器（Programmable Logic Controller，下面还称为“PLC”）等构成的控制系统来进行控制。这样的控制系统包含IO（Input Output，输入输出）单元，该IO单元从外部的开关或传感器输入信号并且向外部的继电器或促动器输出信号。这样的IO单元预定配置到生产现场的各种位置（地方）。
这样的IO单元与包含处理器等的处理单元经由规定的通信线路连接。作为这样的通信线路，存在由内部总线构成的情况。在利用这样的内部总线的情况下，通过采用较高的时钟频率（传送频率），能够提高传送能力（传送速度及传送频带等）。
在日本特开2011-192068号公报（专利文献1）中，公开了考虑在进行数据通信时的噪声的影响而可靠且高速地进行构成PLC的单元之间的通信的结构。
现有技术文献
专利文献
专利文献1：日本特开2011-192068号公报
即使采用了传送能力高的通信线路，在传送大量数据的情况下，也会导致发生因当前的数据的存在而不能发送后续的数据的状态即“等待发送”的状态。另一方面，在经由通信线路收发的数据之间，存在与其内容等相对应的优先级。
本发明的目的在于，提供一种能够根据优先级来更高效地进行经由通信线路的数据传送的控制装置及面向该控制装置的控制方法。
发明内容
根据本发明的一个技术方案，提供构成控制系统的至少一部分的控制装置。控制装置包括经由通信线路连接的多个单元。多个单元中的各单元分别包括：控制部；接收部，其用于经由通信线路接收从其他单元以帧的方式发送来的数据；发送部，其用于经由通信线路向其他单元以帧的方式发送数据；生成部，其生成应向其他单元发送的数据。各帧由一个或多个数据块构成，并且包含表示在该帧中所含的数据的优先级的信息。在发送部正在发送第一帧的过程中，在接收部或控制部中产生了优先级更高的应发送的数据时，发送部在将正在发送的第一帧发送到预先设定的数据块为止之后，发送包含应发送的该数据的第二帧。
优选地，发送部中断第一帧中的未发送的部分的发送，直到第二帧发送结束为止。
优选地，发送部废弃第一帧中的未发送的部分。
优选地，如果产生了应发送的数据时存在等待发送的第三帧，而且包含在第三帧中的数据的优先级低于应发送的数据的优先级，则发送部先于第三帧而发送第二帧。
优选地，如果产生了应发送的数据时存在等待发送的第三帧，而且包含在第三帧中的数据的优先级与应发送的数据的优先级同等，则发送部发送第三帧，接着发送第二帧。
优选地，多个单元中的各单元还分别包括：多个缓冲器；判断部，其针对包含在由接收部接收的帧中的数据和由生成部生成的数据中的至少一个数据，基于包含在对象的数据中的表示优先级的信息，来决定保存该数据的缓冲器。
优选地，生成部根据数据种类，对所生成的数据中附加表示优先级的信息。
根据本发明的另一技术方案，提供一种控制系统的控制方法，该控制系统构成包含经由通信线路连接的多个单元的控制装置的至少一部分。控制方法包括多个单元中的第一单元经由通信线路接收从其他单元以帧发送来的数据的步骤。各帧由一个或多个数据块构成，并且包含表示在该帧中含有的数据的优先级的信息。控制方法还包括以下步骤：第一单元经由通信线路向其他单元以帧发送数据的步骤；第一单元生成应向其他单元发送的数据的步骤；在第一单元正在向其他单元发送帧的过程中，在产生了优先级较高的应发送的数据时，在将正在发送的第一帧发送到预定的数据块为止之后，发送包含该发送的数据的第二帧的步骤。
根据本发明，能够根据优先级而更高效地进行经由通信线路的数据传送。
附图说明
图1是示出了本发明的实施方式的PLC系统的整体结构的示意图。
图2是本发明的实施方式的远程IO装置的连接结构的示意图。
图3是示出了构成本发明的实施方式的远程IO装置的主体单元（master unit，主单元）的硬件结构的示意图。
图4是示出了本发明的实施方式的远程IO装置的IO单元的硬件结构的示意图。
图5是示出了本发明的实施方式的主处理装置的连接结构的示意图。
图6是示出了构成本发明的实施方式的主处理装置的CPU单元的硬件结构的示意图。
图7是示出了在本发明的实施方式的内部总线上传送的帧（frame）的结构的示意图。
图8是示出了本发明的实施方式的IO单元的正向控制器（forward controller）的更具体的结构的示意图。
图9是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。
图10是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。
图11是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。
图12是示出了本发明的实施方式的发生了帧中断的情况下的帧的结构的示意图。
图13是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。
图14是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。
图15是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。
图16是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。
图17是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。
图18是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。
图19是示出了本发明的实施方式的与优先级相对应的数据传送的处理步骤的流程图。
图20是用于说明利用了本发明的实施方式的与优先级相对应的数据传送的远程IO装置的低耗电化的实现方法的图。
图21是示出了利用了本发明的实施方式的与优先级相对应的数据传送的远程IO装置的通信步骤的时序图。
附图标记的说明
1 PLC系统
2 主处理装置
3 远程IO装置
4 现场总线
5 内部总线
10 主体单元
12、42 通信模块
20 IO单元
30 电源单元
40 CPU单元
51 下行链路
52 上行链路
100、150、200 处理器
110 现场总线控制部
112、210a、220a 接收部
114、210b、220b 发送部
120 上位通信控制器
122 存储器控制器
124 存储器
126、203 接收缓冲器（接收缓存）
128、204 发送缓冲器（发送缓存）
130 内部总线控制部
132 内部总线通信控制器
142 发送电路
144 接收电路
152 主存储器
154、208 非易失性存储器
156 用户程序
160 存储部
162、202 共用存储器
164 接收存储器
166 发送存储器
206 IO模块
212、222 DES部（在图中仅标注为“DES”）
214、224 正向控制器
216、226 SER部（在图中仅标注为“SER”）
230 接收处理部
232 解码部
234 CRC（Cyclic Redundancy Check：循环冗余校验码）校验部
240 发送处理部
242 CRC（Cyclic Redundancy Check：循环冗余校验码）生成部
244 编码部
250 总线
260 仲裁器（arbitrater）
262 优先级判断部
270 正向发送Que（Queue object：队列对象，以下简称“Que”）
272、282 通常Que
274、284 高优先Que
280 发送Que
具体实施方式
参照附图，详细说明本发明的实施方式。此外，对图中的相同或等同的部分，标注相同的附图标记，不对其进行重复说明。
在本发明的实施方式中，例示了以PLC为中心的系统，作为控制系统的一个例子。但是，作为这样的控制系统，不仅能够采用以PLC为中心的系统，还能够采用以各种产业用计算机为中心的结构。进而，随着技术的发展，开发出了新的处理装置（运算装置）的情况下，还能够采用那样的新的处理装置。
＜A.PLC系统的整体结构＞
首先，说明本实施方式的PLC系统的整体结构。图1是示出了本发明的实施方式的PLC系统1的整体结构的示意图。
参照图1，PLC系统1包括主处理装置2和一个以上的远程IO装置3。主处理装置2经由现场总线4与远程IO装置3连接。各远程IO装置3分别具有用于与现场总线4连接的通信模块12。
主处理装置2是构成PLC系统1的至少一部分的控制装置。主处理装置2执行控制程序，响应于来自外部的开关或传感器的输入信号，来计算用于输出至外部的继电器或促动器的输出信号。
更具体地，主处理装置2包括电源单元30、CPU单元40及IO单元20。CPU单元40与IO单元20相连接，能够经由内部总线5相互进行数据传送。
电源单元30向CPU单元40及IO单元20供给适当电压的电力。CPU单元40是包含有用于执行控制程序的处理器及主存储器的运算主体。IO单元20输入来自外部的开关及传感器的信号，并且向外部的继电器及促动器输出信号。
CPU单元40包含通信模块42，该通信模块42用于经由现场总线4与远程IO装置3进行数据交换。现场总线4优选采用能够以预定的控制周期进行通信的（能够实时通信的）通信方式。换句话说，本实施方式的现场总线4优选确保定时性（准时性）。
作为这样的现场总线4，典型地能够利用各种产业用以太网（注册商标）。作为产业用以太网（注册商标），例如也可以利用“EtherCAT”（注册商标）、“Profinet IRT”、“MECHATROLINK”（注册商标）-III、“Powerlink”，“SERCOS”（注册商标）-III、“CIP Motion”等，也可以采用它们中的任何产品。进而，也可以使用产业用以太网（注册商标）以外的现场网络。例如，也可以使用“DeviceNet”、“CompoNet/IP”（注册商标）等。
远程IO装置3是构成PLC系统1的至少一部分的控制装置。远程IO装置3接收来自外部的开关及传感器的输入信号，经由现场总线4将所接收的该输入信号发送至主处理装置2，并且将从主处理装置2经由现场总线4的接收的信号输出至外部的继电器及促动器。
更具体地，远程IO装置3包括主体单元10和一个以上的IO单元20。主体单元10与IO单元20相连接，能够经由内部总线5相互传送数据。
主体单元10主要控制IO单元20的动作（IO数据的更新时刻等），并且控制该IO单元20与主处理装置2之间的数据传送。在后面详细叙述主体单元10。
IO单元20除了发挥与主体单元10（或者，CPU单元40）经由内部总线5进行数据传送的功能之外，还具有一般的输入输出处理的功能。典型地，IO单元20输入或输出开（ON）/闭（OFF）这样的二值化的数据。例如，IO单元20收集这样的信息，该信息表示，处于由检测传感器检测出某种对象物的状态（开，ON）及未检测出任何对象物的状态（闭，OFF）中的哪个状态这样的信息。另外，IO单元20对继电器或促动器这样的输出对象，用于激活（活性化）的指令（开，ON）及取消激活（非活性化）的指令（闭，OFF）中的某个指令。
在上述说明中，例示了每个IO单元20进行输入输出处理的结构，但也可以是特化（specialized）了输入处理的结构（输入单元）或特化了输出处理的结构（输出单元）。
＜Ｂ.与优先级相对应的更高效的数据传送＞
在本实施方式的PLC系统1的内部总线5中，设备之间进行雏菊链连接（daisychain connection）。更具体地，内部总线5为主从结构，由从主体一侧向从属一侧发送数据的下行链路（Down Link，下面还标注为“DL”）和从从属一侧向主体一侧发送数据的上行链路（Up Link，下面还标注为“UL”）这样的一对通信线路构成。此外，该通信线路可以是一个信道（channel，线路），也可以由多个信道构成。
在该PLC系统1的内部总线5中，基本上以帧（frame）单位进行各设备之间的收发控制。如后所述，各帧由一个以上的帧边界同步码和一个以上的数据块（block）构成。各数据块是收发的数据的单位，按照预定的格式（format）生成。即，包含在各数据块中的数据量是预先设定的，因而收发的数据被分割为与其数据量相对应的数目的数据块来传送。典型地，数据块的数据大小被设定为各设备一次能够处理（并行处理）的数据量。因此，在中断或恢复一个帧的收发处理这样的情况下，优选以该帧中包含的数据块单位来进行中断及恢复。
在本实施方式的通信线路中，与包含在各帧中的数据的优先级相对应地，改变其数据的传送顺序。即，在发生应发送包含优先级较高的数据的帧的状态时，IO单元20将之前正在发送的（包含优先级的较低的数据）帧发送至规定的数据段（后述的“数据块”的边界）为止之后，中断这以后（该数据段以后）的发送，并开始发送包含优先级较高的数据的该帧。
这样，在由IO单元20的发送部发生当前的帧的过程中，在其接收部或其控制部产生优先级较高的应发送的数据时，IO单元20的发送部在将正在发送的第一帧发送至预定的数据块为止之后，发送包含应发送的该数据的第二帧。
下面，首先说明硬件结构之后，说明本实施方式的各种状况下的数据传送处理。
＜C.远程IO装置3的硬件结构＞
接着，说明远程IO装置3的硬件结构，该远程IO装置3是构成本实施方式的PLC系统1的一部分的控制装置。
图2是示出了本发明的实施方式的远程IO装置3的连接结构的示意图。图3是示出了构成本发明的实施方式的远程IO装置3的主体单元10的硬件结构的示意图。图4是示出了本发明的实施方式的远程IO装置3的IO单元20的硬件结构的示意图。
《c1：连接结构》
参照图2，在远程IO装置3中，主体单元10及一个以上的IO单元20-1、20-2、20-3（下面，还存在统称为“IO单元20”的情况）能够经由作为通信线路的内部总线5（下行链路51及上行链路52）相互传送数据。即，远程IO装置3包含经由通信线路连接的多个单元（主体单元10及IO单元20）。
作为一个例子，在下行链路51及上行链路52中采用串行通信，将对象数据以时间序列排列为一列的形式传送。更具体地，在下行链路51中，从发挥主体控制部的功能的主体单元10向发挥从属控制部的功能的IO单元20，经由下行链路51向一个方向发送数据。另一方面，在上行链路52中，从某个IO单元20向主体单元10，经由上行链路52向一个方向发送数据。
在本实施方式中，将数据作为包含头信息的帧来进行发送。各帧由一个或多个数据块构成。头信息包含表示该帧内的数据的优先级的信息。另外，头信息包含与该帧的长度相关的信息。在后面详细叙述帧的结构等。
各IO单元20在接收到在下行链路51或上行链路52中传送的帧时，根据该帧解码出数据来执行所需的处理。然后，各IO单元20再次生成帧后向下一级IO单元20再次发送（正向发送）。
为了实现这样依次传送包含数据的帧，各IO单元20包含针对下行链路51的接收部（下面，还标注为“RX”）210a及发送部（下面，还标注为“TX”）210b，并且包含针对上行链路52的接收部220a及发送部220b。接收部210a及接收部220a经由作为通信线路的内部总线5接收从其他单元以帧（的形式）发送来的数据。发送部210b及发送部220b经由作为通信线路的内部总线5向其他单元以帧（的形式）发送数据。
各IO单元20包含作为控制部的处理器200，由处理器200控制对这些数据的处理。
主体单元10包括处理器100、现场总线控制部110、接收部112、发送部114及内部总线控制部130。即，主体单元10不仅与内部总线5（下行链路51及上行链路52）连接，还经由接收部112及发送部114与上位通信网络的现场总线4连接。现场总线控制部110管理经由现场总线4的数据传送，内部总线控制部130管理经由内部总线5的数据传送。
《c2：主体单元10的结构》
参照图3，远程IO装置3的主体单元10包括处理器100、现场总线控制部110、接收部112、发送部114及内部总线控制部130。
接收部112接收从主处理装置2经由现场总线4发送来的上位通信帧并将其解码成数据之后，将其输出至现场总线控制部110。发送部114根据从现场总线控制部110输出的数据，再次生成上位通信帧，之后经由现场总线4再次发送（正向发送）。
现场总线控制部110与接收部112及发送部114协同地，经由现场总线4，按照每个预定的控制周期，与其他装置（主处理装置2及其他远程IO装置3）收发数据。更具体地，现场总线控制部110包括上位通信控制器120、存储器控制器122、FIFO（First In First Out：先进先出）存储器124、接收缓冲器126及发送缓冲器128。
上位通信控制器120通过对从主处理装置2经由现场总线4发送来的指令等进行解读，来自执行实现经由现场总线4的通信所需的处理。另外，上位通信控制器120还进行如下处理：根据依次保存在FIFO存储器124中的上位通信帧来复制数据，并且向上位通信帧写入数据。
存储器控制器122是实现DMA（Dynamic Memory Access：动态内存访问）等功能的控制电路，控制对FIFO存储器124、接收缓冲器126及发送缓冲器128等的数据的写入及读取。
FIFO存储器124暂时保存经由现场总线4接收的上位通信帧，并且按照保存的该顺序来依次输出上位通信帧。接收缓冲器126从包含在依次保存至FIFO存储器124的上位通信帧中的数据中，提取并暂时保存应从与本装置连接的IO单元20的输出部输出的用于表示状态值的数据。发送缓冲器（发送缓存）128暂时保存如下数据，该数据是指，由IO单元20的输入部检测出的表示状态值的处理数据（process data），并且是应该在依次保存至FIFO存储器124的上位通信帧中的规定区域写入的数据。
处理器100向现场总线控制部110及内部总线控制部130发送指示，并且控制现场总线控制部110和内部总线控制部130之间的数据传送等。
内部总线控制部130经由内部总线5（下行链路51及上行链路52）与IO单元20收发帧（数据）。
更具体地，内部总线控制部130包括内部总线通信控制器132、发送电路142、接收电路144及存储部160。
内部总线通信控制器132主体性地（作为主体）管理经由内部总线5的数据传送。
发送电路142按照来自内部总线通信控制器132的指示，生成在总线5的下行链路上传输的帧并发送该帧。接收电路144接收在内部总线5的上行链路上传输的帧，并将其输出至内部总线通信控制器132。
存储部160相当于保存通过内部总线5传送的帧（数据）的缓冲器存储器。更具体地，存储部160包括共用存储器162、接收存储器164及发送存储器166。共用存储器162暂时保存在现场总线控制部110和内部总线控制部130之间进行交换的数据。接收存储器164暂时保存经由内部总线5从IO单元20接收的数据。发送存储器166暂时保存由现场总线控制部110接收的上位通信帧所含的数据。
《c3：IO单元20的结构》
参照图4，各远程IO装置3的IO单元20包括逆串行转换器（de-serializer，下面还称为“DES部”）212及222、串行转换器（SER：serializer，下面还称为“SER部”）216及226、正向控制器214及224。进而，各IO单元20包括经由总线250相互连接的接收处理部230、发送处理部240、处理器200、共用存储器202、IO模块206及非易失性存储器208。
DES部212、正向控制器214及SER部216与针对图2所示的下行链路51的接收部210a及发送部210b相对应。即，这些部分执行与在下行链路51上传输的帧的收发相关的处理。同样地，DES部222、正向控制器224及SER部226与针对图2所示的上行链路52的接收部220a及发送部220b相对应。即，这些部分执行与在上行链路52上传输的帧的收发相关的处理。
接收处理部230包括解码部232及CRC校验部234。解码部232将所接收的帧按照规定的算法解码成数据。CRC校验部234基于附加在帧的最后部分的帧校验序列（Frame CheckSequence：FCS）等进行错误校验（例如，CRC（Cyclic Redundancy Check：循环冗余码校验）码）。
发送处理部240与正向控制器214及正向控制器224相连接，按照来自处理器200等的指示，来生成用于向下一级的IO单元20再次发送（正向发送）的帧以及进行时刻控制等。另外，发送处理部240与处理器200等协同地，生成应向下一级的IO单元20发送的数据。即，发送处理部240构成数据生成部的至少一部分。更具体地，发送处理部240包括CRC生成部242及编码部244。CRC生成部242针对来自处理器200等的数据计算错误控制码（CRC），并将其附加至用于保存该数据的帧上。编码部244对来自CRC生成部242的数据进行编译，并将其输出至对应的正向控制器214或正向控制器224。
处理器200是主动地控制IO单元20的运算主体。更具体地，处理器200通过执行预先保存的程序等，来将经由接收处理部230接收的帧保存至共用存储器202，或者从共用存储器202读取规定的数据并输出至发送处理部240来使其生成帧。
共用存储器202包括：接收缓冲器203，其用于暂时保存经由接收处理部230接收的帧；发送缓冲器204，其用于暂时保存用于经由其发送至发送处理部240的帧。另外，共用存储器202包括用于保存各种数据的区域。
IO模块206接收来自外部的开关及传感器的输入信号并将其值写入至共用存储器202，并且按照写入到共用存储器202的对应区域的值来将其信号输出至外部的继电器及促动器。即，IO模块206包括用于收集从外部输入的信号的状态值（IN（输入）数据）的输入部和用于输出所指定的状态值（OUT（输出）数据）的信号的输出部中的至少一个功能部。
非易失性存储器208非易失性地保存各种数据。更具体地，非易失性存储器208保持记述有各IO单元20的设定值的设定信息（configuration）等。
《c4：其他》
对于构成远程IO装置3的主体单元10及IO单元20的各元件（component），从处理高速化的角度出发，优选实现ASIC（Application Specific Integrated Circuit：专用集成电路）或FPGA（Field-Programmable Gate Array：现场可编程门阵列）等的硬件等。但是，也可以用软件来实现一部分或全部的元件。例如，也可以仅将与图2所示的接收部210a、220a及发送部210b、220b相当的部分利用ASIC等的物理电路来实现，其他部分通过由处理器执行程序来实现。
＜D.主处理装置2的硬件结构＞
接着，说明主处理装置2的硬件结构，该主处理装置2是构成本实施方式的PLC系统1的一部分的控制装置。
图5是示出了本发明的实施方式的主处理装置2的连接结构的示意图。图6是示出了构成本发明的实施方式的主处理装置2的CPU单元40的硬件结构的示意图。
《d1：连接结构》
参照图5，在主处理装置2中，也与上述的远程IO装置3（参照图2）同样地，CPU单元40及一个以上的IO单元20-1、20-2、20-3能够经由作为通信线路的内部总线5（下行链路51及上行链路52）相互传送数据。即，主处理装置2包含经由通信线路连接的多个单元（CPU单元40及IO单元20）。
各IO单元20在接收到在下行链路51或上行链路52上传送的帧时，根据该帧解码出数据来执行所需的处理。然后，各IO单元20再次生成帧之后，向下一级的IO单元20再次发送（正向发送）。各IO单元20针对下行链路51而具有接收部（RX）210a及发送部（TX）210b，并且针对上行链路52具有接收部220a及发送部220b。
CPU单元40包括处理器150、现场总线控制部110、接收部112、发送部114及内部总线控制部130。
《d2：CPU单元40的结构》
参照图6，主处理装置2的CPU单元40包括处理器150、主存储器152、非易失性存储器154、现场总线控制部110、接收部112、发送部114及内部总线控制部130。与CPU单元40的数据传送相关的基本结构，与上述的主体单元10（图2）同样，因而不重复说明对应的部分（标注有同一附图标记）。
CPU单元40的处理器150执行与对象的控制相关的用户程序。更具体地，CPU单元40从非易失性存储器154等中读取用户程序156，并且在主存储器152中展开后执行。通过执行该用户程序，基于由IO单元20的输入部检测出的状态值，依次计算应从IO单元20的输出部输出的状态值。
《d3：IO单元20的结构》
关于主处理装置2的IO单元20的结构，与上述的远程IO装置3的IO单元20的结构（参照图4）同样，因而不重复详细说明。
《d4：其他》
关于构成主处理装置2的CPU单元40及IO单元20的各元件，从处理高速化的角度出发，优选实现ASIC（Application Specific Integrated Circuit：是专用集成电路）或FPGA（Field－Programmable Gate Array：现场可编程门阵列）等的硬件等。但是，也可以用软件来实现一部分或全部的元件。
＜E.帧结构＞
接着，说明在本实施方式的PLC系统1的内部总线5中传送的帧的结构。图7是示出了在本发明的实施方式的内部总线5中传送的帧300的结构的示意图。
参照图7，帧300由一个以上的帧边界同步码302和一个以上的数据块构成。图7所示的帧300表示包含连续配置的四个帧边界同步码302（帧同步）的例子。帧边界同步码302是表示帧的头端的代码，由相互不同的四个代码构成。该相互不同的四个代码的配置顺序是预先设定的，基于该代码的配置顺序，来确定帧的开始位置。即，仅限于以预先设定的配置顺序接收了四个帧边界同步码302的情况下，开始后续的帧的接收处理。
另外，如后所述，在正在发送前面的帧的过程中中断该发送处理而发送其他帧的情况下，优选地，在前面的帧（通常帧）和中断帧之间，使帧边界同步码302的值或/和配置顺序各不相同。通过进行这样的中断处理，在时间上断续地发送前面的帧，但即使是这样的反常的发送，也能够在接收侧检测出该情况。
帧300的第一个数据块是保存有头信息的头部304，头部304之后的一个以上的数据块（第二个以及第二个以后的数据块）是保存有发送对象的数据的主体部310。各数据块由数据部和修正码部构成。对于头部304来说，数据部306保存有表示保存至后续的主体部310的数据的信息，修正码部308保存有针对保存至数据部306的数据的修正码。同样地，对于主体部310来说，数据部312保存有以规定量对发送对象的数据进行分割后的一部分，修正码部314保存有针对保存至数据部312的数据的修正码。
例如，在采用了里德所罗门码（Reed-Solomon code）的情况下，信息符号分配在数据部306中，冗余符号（redundant symbol）分配在修正码部308中。典型地，冗余符号是根据信息符号生成的。保存在该修正码部308中的信息量（符号数目）是根据所需的冗余度（能够修正的距离）等来决定的。
此外，在帧的最后的数据块（在图7示出的例子中是数据块N）中也可以保存根据发送对象的全部数据计算出的CRC等作为帧校验序列。由此，在接收侧能够判定出是否正确地接受了帧。
头部304中保存有与发送对象的数据相关的属性信息。如后所述，属性信息包含表示该发送对象的数据的优先级的信息。在本实施方式中，作为典型例，将优先级设定为三个阶段。在下面的说明中，还从高的优先级开始依次称为“高优先”、“中优先”、“低优先”。例如，也可以利用二比特，分别利用“0”、“1”、“2”的值来表示优先级。
＜F.与优先级相对应的数据传送的结构＞
接着，说明本实施方式的与优先级相对应的数据传送的结构。图8是示出了本发明的实施方式的IO单元20的正向控制器的更具体的结构的示意图。
参照图8，各正向控制器214及正向控制器224分别包含仲裁器（arbitrator）260、优先级判断部262、正向发送Que（Queue object：队列对象，以下简称“Que”）270及发送Que280。正向发送Que270及发送Que280基本上有FIFO形式的缓冲器存储器构成。
从前一级的IO单元20接收的帧从DES部212输出至正向控制器214，或者，从DES部222输入至正向控制器224。从DES部212或DES部222输出的帧，被从以时间序列排列的状态（串行数据）转换为并行数据，以数据块单位同时被输入至正向控制器214或正向控制器224。
优先级判断部262基于包含在所输入的该帧的头部304中的头信息，来判断包含在所输入的帧中的数据的优先级。正向发送Que270包含通常Que272及高优先Que274。优先级判断部262将设定为“高优先”的帧保存至高优先Que274，将设定为“中优先”或“低优先”的帧保存至通常Que272。
另外，在发送在IO单元20的内部生成的数据的情况下，该对象的数据暂且被保存至发送Que280。发送Que280包含通常Que282及高优先Que284。在与处理器200及发送处理部240协同地生成了应向其他单元发送的数据的情况下，与该数据种类相对应地，对所生成的数据附加表示优先级的信息。作为该数据种类，可假定如后所述的成为各种触发器的帧或搬送（传送）通常数据的帧这样的属性。
然后，发送处理部240根据所生成的数据来生成帧，并且按照包含在该帧中的数据的优先级，将各帧保存至通常Que282或高优先Que284。
仲裁器260裁定保存在正向发送Que270（通常Que272及高优先Que274）及发送Que280（通常Que282及高优先Que284）中的帧的发送顺序。更具体地，将保存在各Que中的帧的优先级相互进行比较，基本上先发送优先级的更高的帧。
这样，各IO单元20分别包含多个缓冲器（正向发送Que270及发送Que280）。而且，优先级判断部262针对包含在由接收部接收的帧中的数据和由数据生成部（发送处理部240及处理器200）生成的数据中的至少一个数据，基于包含在对象的数据中的表示优先级的信息，来决定用于保存该数据的缓冲器。
下面，针对一些状况，例示如何决定帧的发送顺序。
＜G.与优先级相对应的数据传送＞
基本上，在发送“低优先”帧或“中优先”帧的过程中接收或生成了“高优先”帧时，或者，在发送“低优先”帧的过程中接收或生成了“中优先”帧或“高优先”帧时，将正在发送的该帧发送到预先设定的数据块为止之后中断该发送，接着开始发送优先的更高的帧。
《g1：恢复发送中断的帧的处理例》
图9至图11是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。图9至图11均示出了在发送“低优先”帧的过程中接收或生成了“高优先”帧的例子。在这些处理例中，优先发送“高优先”帧，在发送“高优先”帧的处理结束之后，恢复发送之前正在发送的“低优先”帧。
更具体地，图9的（a）部分示出了在自身单元内生成“低优先”帧350并将该帧350临时保存至通常Que282之后依次发送的状态。图9的（b）部分示出了在图9的（a）部分所示的状态下从其他单元接收到“高优先”帧352的情况下执行的处理例。在该例子中，对于帧350来说，在其第三个数据块和第四个数据块之间的边界发送被中断，并在预发送帧350的第四个数据块的位置（或者顺序）插入帧352。即，“高优先”帧352超越“低优先”帧350而先发送至下一级的IO单元20。
若向下一级的IO单元20的帧352的发送结束，则恢复发送被中断的帧350的发送。在图9所示的例子中，即使途中夹着中断，帧350的发送也会正常结束。
同样地，图10的（a）部分示出了从前一级的IO单元20接收“低优先”帧360并将该帧360临时保存至通常Que272之后依次发送的状态。图10的（b）部分示出了在图10的（a）部分所示的状态下在自身单元内生成了“高优先”帧362的情况下执行的处理例。在该例子中，对于帧360来说，在其第三个数据块和第四个数据块之间的边界发送被中断，并在预先设定发送帧360的第四个数据块的位置（或者顺序）插入帧362。即，“高优先”帧362超越“低优先”帧360而先发送至下一级的IO单元20。
若向下一级的IO单元20的帧352的发送结束，则恢复发送被中断的帧360的发送。在图10所示的例子中，即使途中夹着中断，帧360的发送也会正常结束。
另一方面，图11的（a）部分示出了在自身单元内生成“低优先”帧350并将该帧350临时保存至通常Que282之后依次发送的状态。图11的（b）部分示出了在图11的（a）部分所示的状态下在自身单元内生成了“高优先”帧354的情况下执行的处理例。在该例子中，对于帧350来说，在其第三个数据块和第四个数据块之间的边界发送被中断，并在预定发送帧350的第四个数据块的位置（或者顺序）插入帧354。即，“高优先”帧354超越“低优先”帧350而先发送至下一级的IO单元20。
若向下一级的IO单元20的帧354的发送结束，则恢复发送被中断的帧350的发送。在图11所示的例子中，即使途中夹着中断，帧350的发送也会正常结束。
这样，即使在同一类型的帧之间，也会根据优先级来变更发送顺序。此外，在从前一级的IO单元20接收“低优先”帧并将该帧临时保存至通常Que272之后依次发送的状态下，在从其他单元接收到“高优先”帧时，所进行的处理的处理例也与图11同样。即，在该例子中，“高优先”帧超越“低优先”帧而先发送至下一级的IO单元20。
如上所述，在IO单元20的发送部发送“低优先”帧的过程中，在接收部或控制部中产生了优先级较高的应发送的数据时，IO单元20的发送部将发送中的“低优先”帧发送到预先设定的数据块为止之后，发送包含应发送的该数据的“高优先”帧。然后，IO单元20的发送部中断“低优先”帧中的未发送部分的发送，直到使该帧中断（插入该帧）的“高优先”帧的发送结束为止。
此外，在上述的图9至图11中，示出了前面的正在发送的帧的优先级为“低优先”且后产生的帧为“高优先”的情况的处理例，但在以下两种情况下均能够进行同样的处理，这两种情况是指，（1）前面的帧为“低优先”且后面的帧为“中优先”的情况，（2）前面的帧为“中优先”且后面的帧为“高优先”的情况。
《g2：中断时的帧结构》
接着，说明在发生了上述的图9至图11示出那样的帧的中断的情况的帧的结构。
图12是示出了本发明的实施方式的帧的发生了中断的情况的帧的结构的示意图。图12示出了在正在发送前面的帧300的过程中后续的帧320使该帧300中断的情况下在内部总线5中传送的帧的结构。
如图12的（a）部分所述，前面的帧300由表示通常帧的开始的帧边界同步码302和该帧边界同步码302之后的多个数据块303-1～303-5构成。此外，帧300的最后的数据块303-5中附加有用于进行错误校验的帧校验序列（FCS）。在帧320中断了该帧300（该帧300被中断，该帧320插入该帧300）的情况下，帧320由表示中断帧的开始的帧边界同步码322和该帧边界同步码322之后的数据块323构成。为了说明方便，例示了帧320包含一个数据块323的例子，但也可以包含多个数据块323。另外，在帧320的最后部分也附加有用于进行错误校验的帧校验序列（FCS）。
如图12的（a）部分所示，能够根据表示中断帧的帧边界同步码322来检测出帧300的途中被帧320中断的情况。而且，就帧320而言，包含帧320所包含的数据量作为头信息，因而能够在接收侧确定帧320的结束位置。因此，即使在帧320之后接着发送帧300的第三个数据块303-3，也能够在正确地分别识别出帧300及帧320的基础上接收这些帧300及帧320。
进而，如图12的（b）部分所示，也可以在帧320的后面附加表示这是发送恢复的帧的帧边界同步码302A。由此，能够更正确地接收发送恢复的帧300。即，在接收侧能够根据帧边界同步码322来确定帧320的开始位置，接着能够根据帧边界同步码302A来确定发送恢复的帧300的开始位置。
《g3：废弃被中断的帧的处理例》
在上述的图9至图11中，例示了对于发送被中断的前面的帧在中断帧的发送结束后恢复其发送的处理例。另一方面，在利用这些帧来通信的应用程序（application）中，内嵌有在未能正确地接收数据的情况下用于再次发送该数据的处理。因此，在内部总线5中的数据传送处理中，即使废弃发送被中断的前面的帧的未发送部分，对最终的应用程序的处理的影响程度也较小。下面，说明废弃这样的被发送中断的帧的未发送部分的情况的处理例。
图13至图15是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。图13至图15均示出了在发送“低优先”帧的过程中接收或生成了“中优先”帧的例子。在这些处理例中，优先发送“中优先”帧，并且前面的正在发送的“低优先”帧的未发送部分被废弃。这在过程“中优先”帧的数据块相对较多的情况等下有效。即，考虑了“低优先”帧的发送中断时间越长则接收侧的解码的成功概率越低的情况。
更具体地，图13的（a）部分示出了在自身单元内生成“低优先”帧350将将该帧350临时保存至通常Que282之后依次发送的状态。图13的（b）部分示出了在图13的（a）部分所示的状态下从其他单元接收到“中优先”帧354的情况下执行的处理例。在该例子中，对于帧350来说，在其第三个数据块和第四个数据块之间的边界发送被中断，并在预定发送帧350的第四个数据块的位置（或者顺序）插入帧354。即，“中优先”帧354超越“低优先”帧350而先发送至下一级的IO单元20。此时，在发送被中断的帧350中，废弃作为未发送部分的第四个数据块及第五个数据块。
同样地，图14的（a）部分示出了从前一级的IO单元20接收“低优先”帧360并将该帧360临时保存至通常Que272之后依次发送的状态。图14的（b）部分示出了在图14的（a）部分所示的状态下在自身单元内生成了“中优先”帧364的情况下执行的处理例。在该例子中，对于帧364来说，在其第三个数据块和第四个数据块之间的边界发送被中断，在预定发送帧360的第四个数据块的位置（或者顺序）插入帧364。即，“中优先”帧364超越“低优先”帧360而先发送至下一级的IO单元20。此时，在发送被中断的帧360中，废弃作为未发送部分的第四个数据块及第五个数据块。
另一方面，图15的（a）部分示出了在自身单元内生成“低优先”帧350并将该帧350临时保存至通常Que282之后依次发送的状态。图15的（b）部分示出了在图15的（a）部分所示的状态下在自身单元内生成了“中优先”帧356的情况下执行的处理例。在该例子中，对于帧350来说，在其第三个数据块和第四个数据块之间的边界发送被中断，在预定发送帧350的第四个数据块的位置（或者顺序）插入帧356。即，“中优先”帧356超越“低优先”帧350而先发送至下一级的IO单元20。此时，在发送被中断的帧350中，废弃作为未发送部分的第四个数据块及第五个数据块。
这样，即使在同一类型的帧之间，也根据优先级来变更发送顺序，并且废弃发送被中断的帧的未发送部分。此外，从前一级的IO单元20接收“低优先”帧并将该帧临时保存至通常Que272之后依次发送的状态，在进而从其他单元接收到“中优先”帧时，所进行的处理的处理例也与图11同样。即，在该例子中，也是“中优先”帧超越“低优先”帧而先发送至下一级的IO单元20。
如上所述，在由IO单元20的发送部正在发送“低优先”帧的过程中，在由接收部或控制部中产生了优先级较高的应发送的数据时，IO单元20的发送部将发送中的“低优先”帧发送到预先设定的数据块之后，发送包含应发送的该数据的“中优先”帧。然后，IO单元20的发送部从“低优先”帧中废弃未发送部分。
此外，在上述的图13至图14中，示出了前面的正在发送的帧的优先级为“低优先”且后产生的帧为“中优先”的情况的处理例，但在以下两种情况下均能够进行同样的处理，这两种情况是指，（1）前面的帧为“低优先”且后面的帧为“高优先”的情况，（2）前面的帧为“中优先”且后面的帧为“高优先”的情况。
《g4：帧的超越的处理例》
如参照图8说明的那样，“低优先”帧及“中优先”帧保存至通常Que272或通常Que282，“高优先”帧保存至高优先Que274或高优先Que284。因此，即使“低优先”或“中优先”帧先保存在通常Que272或通常Que282中，也能够将后续的“高优先”帧先发送至下一级的IO单元20。即，还能够超越优先级的相对低的帧而发送后续的帧。下面，说明这样的优先级的相对高的帧的超越处理的处理例。
图16是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。图16的（a）部分示出了在自身单元内生成“中优先”帧370并将该帧370临时保存至通常Que282之后依次发送的状态。同时示出了从前一级的IO单元20接收“中优先”帧372并保存至通常Que282之后等待帧370的发送结束的状态。
而且，考虑了在图16的（a）部分所示的状态下从其他单元接受了“高优先”帧374的情况。在该例子中，后面输入的“高优先”帧374超越先保存的帧372之后，插入到预先设定发送帧350的第四个数据块的位置（或者顺序）。另外，帧370在其第三个数据块和第四个数据块之间的边界发送被中断。这样，“高优先”帧374超越正在发送的“中优先”帧370及先保存的“中优先”帧372而先发送至下一级的IO单元20。
如上所述，在产生了应发送的数据时已存在等待发送的“中优先”帧，而且在包含在等待发送的该帧中的数据的优先级低于应发送的数据的优先级时，IO单元20的发送部先于“中优先”帧而发送“高优先”帧。此外，在上述的图16中，示出了先保存在通常Que中的帧为“中优先”的情况的处理例，但即使是“低优先”也能够按照同样的步骤进行处理。
另外，图16示出了在通常Que282中保存有一个“中优先”帧372的情况的处理例，但即使在通常Que282中保存有多个“低优先”帧或“中优先”帧的情况下，也执行同样的处理。进而，在IO单元20的内部生成的帧保存在通常Que272中的情况下，在生成了新的帧时也形成同样的处理。
《g5：在相同优先级的帧竞争的情况的处理例》
在上述的处理例中，说明了优先级不同的帧之间的发送顺序，但下面说明相同优先级的帧竞争的情况的处理。若优先级相同，则原则上遵循先入先出（FIFO）的规则。即，先发送先保存在某个Que中的帧。
图17是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。在图17的（a）部分中假设从前一级的IO单元20接收的“高优先”帧382先保存至高优先Que274，此后在自身单元内生成的“高优先”帧384保存至高优先Que284。并且，假设接着从前一级的IO单元20接收的“高优先”帧386保存至高优先Que274，此后在自身单元内生成的“高优先”帧388保存至高优先Que284。
在这样的状况下，如图17的（a）部分所示，按照保存至高优先Que274或高优先Que284的时间顺序，依次发送“高优先”帧382、“高优先”帧384、“高优先”帧386、“高优先”帧388。
如上所述，在产生了应发送的数据时等待发送的“高优先”帧已存在，而且包含在“高优先”帧中的数据的优先级与应发送的该数据的优先级同等时，IO单元20的发送部发送“高优先”帧，然后发送包含应发送的数据的帧。
《g6：主体控制部中的处理》
在上述的说明中，提及了在IO单元20的内部生成数据的情况的处理，但在主体单元10或CPU单元40的内部生成数据的情况下也执行同样的处理。
图18是示出了本发明的实施方式的与优先级相对应的数据传送的处理例的示意图。参照图18的（a）部分，假定从主体单元10或CPU单元40经由下行链路51发送“低优先”帧390的情况。在该状态下，在处理器150和内部总线控制部130协同地生成应向IO单元20发送的数据的情况下，包含所生成的该数据的帧中断向IO单元20发送的帧并插入到该帧之间。
如图18的（b）部分所示，在应发送的该数据的优先级高的情况下，生成“高优先”帧392并中断正在发送的帧390的发送，而插入帧392。该帧392插入至预定发送帧390的第二个数据块的位置（或者顺序）。即，“高优先”帧392超越“低优先”帧390而先发送至IO单元20。
与在IO单元20的内部生成数据的情况同样地，根据其数据种类来将表示优先级的信息附加到所生成的数据（帧）中。
＜H.处理步骤＞
接着，说明如上所述的与优先级相对应的数据传送的处理步骤。图19是示出了本发明的实施方式的与优先级相对应的数据传送的处理步骤的流程图。图19所示的各步骤基本上由正向控制器214或正向控制器224的仲裁器260（图8）来执行。
参照图19，在从其他单元接收到帧或者在IO单元20的内部生成了帧（步骤S100中“是”的情况）时，根据包含在该帧中的数据的优先级，来将所接收的帧保存至通常Que或高优先Que（步骤S102）。
仲裁器260判断新帧的保存目标是否是高优先Que（步骤S104）。在新帧的保存目标不是高优先Que的情况（在步骤S104中“否”的情况）下，仲裁器260判断是否是当前正在发送的帧（步骤S106）。在不是当前正在发送的帧的情况（在步骤S106中“否”的情况）下，仲裁器260选择并传送最早保存至Que中的帧（步骤S108）。然后，执行步骤S100以后的处理。
相对于此，在是当前正在发送的帧的情况（在步骤S106中“是”的情况）下，仲裁器260判断包含在新帧中的数据的优先级（步骤S112）。在包含在新帧中的数据的优先级是“低优先”的情况（在步骤S112中是“低优先”）下，继续进行当前正在发送的帧的发送（步骤S114）。然后，执行步骤S100以后的处理。
另一方面，在包含在新帧中的数据的优先级为“中优先”的情况（在步骤S112中是“中优先”）下，仲裁器260判断包含在当前正在发送的帧中的数据的优先级（步骤S118）。在包含在当前正在发送的帧中的优先级为“低优先”的情况（在步骤S118中是“低优先”）下，仲裁器260中断当前正在发送的帧的发送，并插入新帧（步骤S120）。然后，仲裁器260废弃之前正在发送的帧的未发送部分（步骤S122）。然后，执行步骤S100以后的处理。
在包含在当前正在发送的帧中的优先级为“中优先”的情况（在步骤S118中是“中优先”）下，执行步骤S114的处理。
相对于此，在新帧的保存目标是高优先Que的情况（在步骤S104中“是”的情况）下，仲裁器260判断是否有当前正在发送的帧（步骤S124）。在没有当前正在发送的帧的情况（在步骤S124中“否”的情况）下，仲裁器260重新选择并传送保存在高优先Que中的帧（步骤S126）。然后，执行步骤S100以后的处理。
在有当前正在发送的帧的情况（在步骤S124中“是”的情况）下，仲裁器260判断包含在当前正在发送的帧中的数据的优先级（步骤S128）。在包含在当前正在发送的帧中的优先级为“中优先”或“低优先”的情况（在步骤S128中是“中优先”或“低优先”）下，仲裁器260中断当前正在发送的帧的发送，并插入新帧（步骤S130）。然后，执行步骤S100以后的处理。
在包含在当前正在发送的帧中的优先级是“高优先”的情况（在步骤S128中是“高优先”）下，继续进行当前正在发送的帧的发送（步骤S132）。然后，执行步骤S100以后的处理。
＜I.应用例＞
接着，说明如上所述的与优先级相对应的数据传送的应用例。
《i1：内部总线上的传送方式》
在本实施方式的内部总线5中，典型地能够采用如下的传送方式。
（1）向与主体控制部（主体单元10或CPU单元40）连接的全部的从属控制部（IO单元20），一齐传送数据的方式（多点传送（multicast）或广播（broadcast））。在该传送方式中，由主体控制部经由下行链路51发送的数据帧在所有的从属控制部之间传送。
（2）向与主体控制部连接的特定的从属控制部传送数据的方式（目标指定传送）。在该传送方式中，由主体控制部经由下行链路51发送的数据帧持续传送至到达目标的从属控制部，在到达了目标的从属控制部中的时间点，不向下一级的从属控制部传送。
（3）响应于来自主体控制部的要求来由从属控制部向主体控制部传送数据的方式（通常传送）。在该传送方式中，由某个从属控制部经由上行链路52发送的数据帧传送至主体控制部。
（4）将从主体控制部接受发送权作为条件，由从属控制部向主体控制部发送数据的方式（消息传送）。此外，发送包含从主体控制部向从属控制部发送发送权的指令（触发器）的数据帧（下面，还称为“TRG_frame（MSG）”）。在该传送方式中，先由主体控制部向某个从属控制部赋予利用上行链路52发送的发送权。由接受到发送权的从属控制部经由上行链路52发送的数据帧传送至主体控制部。
在采用这样的传送方式的内部总线5中，通过采用本实施方式的与优先级相对应的数据传送方式，能够实现内部总线的低耗电化。下面，说明用于实现该低耗电化的处理。
《i2：低耗电化的基本思想》
作为基本思想，主体控制部在经由上行链路而从从属控制部发送完数据时，将用于使上行链路变为的非激活（变为挂起）的指令经由下行链路发送至从属控制部。从属控制部按照该指令来使上行链路变为非激活（变为挂起），来降低数据传送所需的耗电量。另外，主体控制部在要从从属控制部获取数据的情况下，将用于激活上行链路的指令经由下行链路发送至从属控制部。从属控制部通过按照该指令激活上行链路，能够将数据发送至主体控制部。这样，从属控制部按照来自主体控制部的指令，仅在需要传送数据的期间内被激活，因而能够避免不需要的电力消耗。
优选地，从主体控制部尽可能迅速地向从属控制部发送用于激活的该指令及用于使其变为非激活（变为挂起）的指令。通过迅速地发送用于激活的指令，能够缩短主体控制部的接收数据为止的时间，并且通过迅速地发送用于使其变为非激活（变为挂起）的指令，能够降低更多的电力消耗。
《i3：低耗电化的处理步骤》
在下面的说明中，说明了将上述基本思想适用到远程IO装置3的内部总线5中的例子。即，使下行链路51始终保持激活状态（active），另一方面，使上行链路52（图2所示的接收部220a及发送部220b）仅限于在需要通信的期间内被激活。
图20是用于说明利用了本发明的实施方式的与优先级相对应的数据传送的远程IO装置3的低耗电化的实现方法的图。图20的（a）部分示出了下行链路51及上行链路52均处于激活状态，图20的（b）部分示出了下行链路51保持激活而上行链路52处于暂停的状态。
此时，发挥主体控制部的功能的主体单元10包括接收在上行链路52中传送的信号的接收电路（内部总线控制部130内的接收电路144），在上行链路52处于非激活的期间内，还切断该接收电路144的电源。由此，不仅能够在IO单元20中降低耗电量，还能够在CPU单元40中降低耗电量。
在本应用例中，通过尽可能保持如图20的（b）部分所示的状态，来降低耗电量。另一方面，通过使下行链路51保持激活状态，能够使对上行链路52的激活及暂停的控制变得容易。
远程IO装置3通过作为上位通信网络的现场总线4从主处理装置2接收输出数据（下面将其称为“OUT数据”），并且将由本装置的输入部收集的状态值（输入数据，下面将其称为“IN数据”）发送至主处理装置2。另外，在现场总线4上周期性地传送上位通信帧。在本应用例中，以该上位通信帧到达的时刻为基准，执行数据更新。
更具体地，基于包含在到达的上位通信帧中的OUT数据，来更新IO模块206（图4）的输出值（下面，还称为“OUT数据刷新（refresh）”）。另外，在下一个上位通信帧到达之前，将在IO模块206（图4）中检测出的最新的状态值（IN数据）传送至主体单元10（下面，还称为“IN数据刷新”）。由此，在上位通信帧到达时，能够将最新的状态值（IN数据）写入至该上位通信帧中。
由主体控制部经由下行链路51对如上所述的上行链路52的激活及非激活进行控制。更具体地，发挥主体控制部的功能的主体单元10，经由下行链路51，按照排程（schedule），发送包含用于激活暂停状态的接收部220a及发送部220b的指令的数据帧（下面，还称为“WakeUP_frame”）和包含用于使激活状态的接收部220a及发送部220b暂停的指令的数据帧（下面，还称为“PowerDown_frame”）。接收到数据帧的某个IO单元20执行指定的处理（接收部220a及发送部220b的激活及暂停）。
下面，参照时序图，说明本应用例的内部总线5的通信排程。
图21是示出了利用了本发明的实施方式的与优先级相对应的数据传送的远程IO装置3的通信步骤的时序图。图21示出了每当上位通信帧400到达时执行OUT数据刷新及IN数据刷新的情况的通信步骤。因此，按照每个作为现场总线4的控制周期的T1，反复执行图8所示的通信步骤。假设在上位通信帧400刚要到达之前，上行链路52处于暂停状态。
图21的（a）部分示出了在作为上位通信网络的现场总线4中传送的数据帧。图21的（b）部分示出了在主体单元10和第一个IO单元20-1之间的下行链路51上传送的数据帧。图21的（c）部分示出了在第一个IO单元20-1和主体单元10之间的上行链路52上传送的数据帧。图21的（d）部分示出了在第一个IO单元20-1和第二个IO单元20-2之间的下行链路51上传送的数据帧。图21的（e）部分示出了在第二个IO单元20-2和第一个IO单元20-1之间的上行链路52上传送的数据帧。
首先，在上位通信帧400到达并在其接收结束时，主体单元10经由下行链路51发送WakeUP_frame402，并激活暂停状态的上行链路52（接收部220a及发送部220b）。通过多点传送或广播来发送该WakeUP_frame402。因此，如图21的（b）和（d）部分所示，在WakeUP_frame402从主体单元10被传送至IO单元20-1之后，进而从IO单元20-1被传送至IO单元20-2。
此时，由于WakeUP_frame402设定为“高优先”，因而即使“低优先”或“中优先”的其他帧在内部总线5中传送，也能够超越这些其他帧而发送该WakeUP_frame402，从而能够缩短激活结束为止的时间。
如图21的（c）部分及图21的（e）部分所示，接收了WakeUP_frame402的IO单元20激活该接收部220a及发送部220b（图4所示的DES部222、正向控制器224及SER部226），并且为了向邻近的主体单元10或IO单元20的接收部220a或发送部220b通知自身单元的存在，发送练习信号（training signal）502。该练习信号502是基本上没意义的杂音信号，是用于向其他单元通知自身单元处于激活状态的信号。即，IO单元20响应于用于激活上行链路52的指令（WakeUP_frame402），来在预先设定期间内在上行链路52中发送虚拟信号。
接着，如图21的（b）部分所示，在从IO单元20接收到所需的数据时，主体单元10经由下行链路51发送OUT_frame404。该OUT_frame404包含从上位通信帧中取出的OUT数据。接收到OUT_frame404的IO单元20基于包含在该OUT_frame404中的OUT数据，来更新IO模块206的输出值。进而，主体单元10向特定的IO单元20发送消息406。在该消息406是要发送至IO单元20-1的消息的情况下，IO单元20-1不会将该消息406传送至下一级（参照图21的（d）部分）。
这样，主体单元10在发送用于激活上行链路52的指令（WakeUP_frame402）之后，接着将要传输给IO单元20的数据经由下行链路51发送至IO单元20。
另一方面，各IO单元20在练习信号发送结束（练习期间结束）时，开始向主体单元10传送数据。例如，只要向IO单元20-1赋予了发送权，就会如图21的（b）部分所示，IO单元20-1将消息504发送至主体单元10。
接着，各IO单元20分别执行IN数据刷新。即，各IO单元20获取输入到IO模块206中的最新的状态值，并将包含在该最新的状态值的IN_frame506发送至主体单元10。从各IO单元20依次向主体单元10发送该IN_frame506。
接收到IN_frame506的主体单元10，判断出OUT数据刷新及IN数据的刷新执行结束，经由下行链路51发送PowerDown_frame408，使激活状态的上行链路52（接收部220a及发送部220b）暂停。即，发挥主体控制部的功能的主体单元10，在经由上行链路52而从发挥从属控制部的功能的IO单元20发送完数据时，将用于使上行链路52变为非激活（变为挂起）的指令（PowerDown_frame408）经由下行链路51发送至IO单元20。此时，由于PowerDown_frame408设定为“高优先”，因而即使“低优先”或“中优先”的其他帧在内部总线5中传送，也能够超越这些其他帧而发送该PowerDown_frame408，从而能够缩到短激活结束为止的时间。
该上行链路52的暂停状态持续至后续的上位通信帧到达为止。
如上所述，在本应用例中，主体单元10在经由上行链路52而从IO单元20接收完（IN数据刷新）数据时，将用于使上行链路52变为非激活（变为挂起）的指令（PowerDown_frame）经由下行链路51发送至IO单元20。
另外，IO单元20使下行链路51保持激活，并且按照经由下行链路51发送来的来自主体单元10的指令（WakeUP_frame402或PowerDown_frame408），来激活上行链路52或使上行链路52变为非激活。
根据本应用例，在由经由内部总线5雏菊链连接的主体控制部（主体单元10/CPU单元40）和一个以上的IO单元20构成的PLC系统上，能够降低耗电量。
＜J.优点＞
根据本实施方式，能够按照优先级，更高效地进行经由通信线路的数据传送。即，在设备之间雏菊链连接的结构上，即使发送了优先级高的（要求等待时间（latency time）更小的）帧，若正在发送前面的帧，则优先级高的帧的发送速度也会因前面的帧的传送处理而其速度被控制（rate controlling）。相对于此，根据本实施方式，不会等待当前的优先级低的帧的发送结束，而是超越该帧而传送优先级高的帧，因而能够使等待时间更小。
通过采用这样的数据传送的处理，能够经由同一通信线路发送通常的数据和即时性要求较高的系统指令。
应当认为本公开的实施方式是在全部点的例示而非限制。本发明的范围并不由无的说明来表示，而是由权利要求书来表示，意在包括在与权利要求书均等的意思和范围内的全部变更。

Claims (7)

1.一种控制装置，构成控制系统的至少一部分，其特征在于，
包括经由通信线路雏菊链连接的多个单元；
所述多个单元中的各单元分别包括：
控制部，
接收部，其用于经由所述通信线路接收从在所述通信线路上位于前一级的单元以帧的方式发送来的数据，
发送部，其用于经由所述通信线路向在所述通信线路上位于下一级的单元以帧的方式发送数据，
生成部，其生成应向位于所述下一级的单元发送的数据；
各帧由一个或多个帧边界同步码和一个或多个数据块构成，并且包含表示在该帧中所含的数据的优先级的信息；
所述多个单元中的各单元还包括：
第一缓冲器，其保存从所述接收部接收到的具有第一优先级的帧，第二缓冲器，其保存从所述接收部接收到的具有第二优先级的帧，所述第二优先级比所述第一优先级高，
第三缓冲器，其保存在所述生成部生成的具有第三优先级的帧，
第四缓冲器，其保存在所述生成部生成的具有第四优先级的帧，所述第四优先级比所述第三优先级高，
仲裁器，其裁定保存在所述第一缓冲器、所述第二缓冲器、所述第三缓冲器以及所述第四缓冲器中的帧的发送顺序；
所述仲裁器，在所述发送部正在发送第一帧的过程中，在所述接收部或所述生成部中产生了优先级更高的应发送的数据时，使所述发送部在将正在发送的第一帧发送到预先设定的数据块为止之后，发送包含该应发送的数据的第二帧，
所述仲裁器，使所述发送部中断所述第一帧中的未发送的部分的发送，直到所述第二帧发送结束为止，在所述第二帧的发送结束后，以不在所述第一帧中的未发送的部分附加头信息的方式，以数据块为单位继续发送所述第一帧中的未发送的部分。
2.如权利要求1所述的控制装置，其特征在于，
所述仲裁器使所述发送部废弃所述第一帧中的未发送的部分。
3.如权利要求1或2所述的控制装置，其特征在于，
如果产生了所述应发送的数据时存在等待发送的第三帧，而且包含在所述第三帧中的数据的优先级低于所述应发送的数据的优先级，所述仲裁器则使所述发送部先于所述第三帧而发送所述第二帧。
4.如权利要求1或2所述的控制装置，其特征在于，
如果产生了所述应发送的数据时存在等待发送的第三帧，而且包含在所述第三帧中的数据的优先级与所述应发送的数据的优先级同等，所述仲裁器则使所述发送部发送所述第三帧，接着发送所述第二帧。
5.如权利要求1或2所述的控制装置，其特征在于，
所述多个单元中的各单元还分别包括：
判断部，其针对包含在由所述接收部接收的帧中的数据和由所述生成部生成的数据中的至少一种数据，基于包含在作为对象的数据中的表示优先级的信息，来决定保存该数据的缓冲器。
6.如权利要求1或2所述的控制装置，其特征在于，
所述生成部根据数据种类，对所生成的数据中附加表示优先级的信息。
7.一种控制方法，是一种控制系统的控制方法，该控制系统构成包含经由通信线路雏菊链连接的多个单元的控制装置的至少一部分，该控制方法的特征在于，包括以下步骤：
所述多个单元中的第一单元经由所述通信线路接收从在所述通信线路上位于前一级的单元以帧的方式发送来的数据的接收数据步骤，其中，各帧由一个或多个帧边界同步码和一个或多个数据块构成并且包含表示在该帧中所含的数据的优先级的信息，所述接收数据步骤包括，根据接收到的帧的优先级，将该帧保存在第一缓冲器或第二缓冲器中的步骤；
所述第一单元经由所述通信线路向在所述通信线路上位于下一级的单元以帧的方式发送数据的发送数据步骤；
所述第一单元生成应向其他单元发送的数据的生成数据步骤，所述生成数据步骤包括，根据生成的帧的优先级，将该帧保存在第三缓冲器或第四缓冲器中的步骤；
在所述第一单元正在向其他单元发送帧的过程中，如果产生了优先级更高的应发送的数据，则将正在发送的第一帧发送到预先设定的数据块为止之后，发送包含该应发送的数据的第二帧的步骤；
中断所述第一帧中的未发送的部分的发送，直到所述第二帧发送结束为止，在所述第二帧的发送结束后，以不在所述第一帧中的未发送的部分附加头信息的方式，以数据块为单位继续发送所述第一帧中的未发送的部分的步骤。
CN201310717203.8A 2013-01-15 2013-12-23 控制装置及控制方法 Active CN103929371B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013004516A JP6263836B2 (ja) 2013-01-15 2013-01-15 制御装置および制御方法
JP2013-004516 2013-01-15

Publications (2)

Publication Number Publication Date
CN103929371A CN103929371A (zh) 2014-07-16
CN103929371B true CN103929371B (zh) 2018-04-03

Family

ID=49999672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310717203.8A Active CN103929371B (zh) 2013-01-15 2013-12-23 控制装置及控制方法

Country Status (4)

Country Link
US (1) US9639077B2 (zh)
EP (1) EP2755357B1 (zh)
JP (1) JP6263836B2 (zh)
CN (1) CN103929371B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10231259B2 (en) 2015-03-14 2019-03-12 Qualcomm Incorporated Control signaling supporting multi-priority scheduling
US10595302B2 (en) * 2015-03-15 2020-03-17 Qualcomm Incorporated Subframe structure with embedded control signaling
CN105162786B (zh) * 2015-09-11 2018-05-22 华中科技大学 一种基于fpga的powerlink从站帧缓存管理系统
JP6165286B1 (ja) * 2016-02-29 2017-07-19 株式会社安川電機 モータ制御システム、ロボットシステム、及びモータ制御システムの通信方法
JP7089842B2 (ja) 2016-10-07 2022-06-23 オムロン株式会社 演算装置および制御装置
WO2018113945A1 (en) 2016-12-21 2018-06-28 Vacon Oy Prioritized serial communication
US11256641B2 (en) * 2017-01-27 2022-02-22 National Instruments Corporation Asynchronous start for timed functions
JP6903843B2 (ja) * 2017-01-30 2021-07-14 東芝Ｉｔコントロールシステム株式会社 ノード
JP6428805B2 (ja) * 2017-02-07 2018-11-28 オムロン株式会社 演算装置、制御装置および制御方法
US11178058B2 (en) * 2017-03-30 2021-11-16 Nec Corporation Information processing device, information processing method and recording medium
KR20180124340A (ko) * 2017-05-11 2018-11-21 엘에스산전 주식회사 프로그래머블 논리 제어 장치
CN108092745A (zh) * 2017-12-22 2018-05-29 北京东土军悦科技有限公司 点对点设备的数据传输方法、装置、设备及存储介质
JP7087378B2 (ja) * 2017-12-25 2022-06-21 オムロン株式会社 制御システムおよび制御装置
JP6918849B2 (ja) * 2019-01-22 2021-08-11 ファナック株式会社 システム
JP7003952B2 (ja) * 2019-03-14 2022-01-21 オムロン株式会社 制御システム、サポート装置およびサポート装置用のプログラム
JP6823105B2 (ja) * 2019-05-07 2021-01-27 株式会社東芝 テレメータ伝送システム
JP7275940B2 (ja) * 2019-07-08 2023-05-18 オムロン株式会社 制御プログラムおよび方法
JP7247916B2 (ja) * 2020-02-17 2023-03-29 株式会社デンソー 通信装置
CN114866185B (zh) * 2022-03-25 2023-08-29 天津瑞发科半导体技术有限公司 一种传输多优先级数据帧的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006111788A1 (en) * 2005-04-21 2006-10-26 Intel Corporation Interrupting transmission of low priority ethernet packets
CN102473005A (zh) * 2010-03-15 2012-05-23 欧姆龙株式会社 可编程控制器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124889A (en) * 1975-12-24 1978-11-07 Computer Automation, Inc. Distributed input/output controller system
US5317501A (en) * 1987-10-13 1994-05-31 Bernhard Hilpert Control system for a numerically controlled machine
US5170340A (en) * 1990-09-28 1992-12-08 Xerox Corporation System state controller for electronic image processing systems
US5862048A (en) * 1994-10-05 1999-01-19 New York Air Brake Corporation Microprocessor based electro-pneumatic locomotive brake control and train monitoring system
US5886894A (en) * 1995-03-28 1999-03-23 Chubb Security Canada, Inc. Control system for automated security and control systems
US5831848A (en) * 1995-11-17 1998-11-03 Phoenix Controls Corporation Distributed environmental process control system
US6587474B1 (en) * 1996-09-07 2003-07-01 Bayerische Motoren Werke Aktiengesellschaft Data bus for multiple components
US5980078A (en) * 1997-02-14 1999-11-09 Fisher-Rosemount Systems, Inc. Process control system including automatic sensing and automatic configuration of devices
US7003593B2 (en) * 1997-12-17 2006-02-21 Src Computers, Inc. Computer system architecture and memory controller for close-coupling within a hybrid processing system utilizing an adaptive processor interface port
US6359970B1 (en) * 1998-08-14 2002-03-19 Maverick Consulting Services, Inc. Communications control method and apparatus
US6597956B1 (en) * 1999-08-23 2003-07-22 Terraspring, Inc. Method and apparatus for controlling an extensible computing system
ATE392074T1 (de) 2000-02-28 2008-04-15 Alcatel Lucent Vermittlungseinrichtung und vermittlungsverfahren
JP2001358795A (ja) * 2000-06-15 2001-12-26 Toyo Electric Mfg Co Ltd 割込み通信装置
US6823219B2 (en) * 2001-05-16 2004-11-23 Dowslake Microsystems Corporation Universal optical control and management platform
US7050860B2 (en) * 2001-06-22 2006-05-23 Omron Corporation Safety network system, safety slave, and communication method
JP2003069603A (ja) * 2001-08-27 2003-03-07 Fujikura Ltd パケット通信制御装置
US8612647B2 (en) 2005-04-12 2013-12-17 Hewlett—Packard Development Company, L.P. Priority aware queue
JP3950895B2 (ja) * 2005-04-28 2007-08-01 株式会社日立製作所 通信システムおよび通信方法
US20080056192A1 (en) 2006-08-31 2008-03-06 Piping Hot Networks Limited Latency reduction by adaptive packet fragmentation
JP5479672B2 (ja) * 2007-09-27 2014-04-23 シスメックス株式会社 血液または尿の分析装置およびデータ処理装置
WO2010032533A1 (ja) * 2008-09-19 2010-03-25 日本電気株式会社 ネットワークプロトコル処理システム、及びネットワークプロトコル処理方法
JP2010170536A (ja) * 2008-12-26 2010-08-05 Omron Corp プログラマブル・コントローラ
US8676390B2 (en) * 2009-02-25 2014-03-18 Robert Joseph Berry, JR. Universal remote machinery controller and monitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006111788A1 (en) * 2005-04-21 2006-10-26 Intel Corporation Interrupting transmission of low priority ethernet packets
CN102473005A (zh) * 2010-03-15 2012-05-23 欧姆龙株式会社 可编程控制器

Also Published As

Publication number Publication date
US9639077B2 (en) 2017-05-02
US20140200684A1 (en) 2014-07-17
JP2014138206A (ja) 2014-07-28
JP6263836B2 (ja) 2018-01-24
EP2755357B1 (en) 2017-03-29
CN103929371A (zh) 2014-07-16
EP2755357A1 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
CN103929371B (zh) 控制装置及控制方法
CN104169822B (zh) 控制装置以及控制方法
CA2103895C (en) Method and apparatus for controlling data communication operations within stations of a local area network
JP4691601B2 (ja) データのサイクリック伝送のための方法、通信ネットワーク、及び制御装置
US7801173B2 (en) Communication message conversion apparatus and communication message conversion method
JP5895153B2 (ja) インタフェース装置およびバスシステム
US20140068134A1 (en) Data transmission apparatus, system, and method
US7810013B2 (en) Memory device that reflects back error detection signals
CN105637433B (zh) 控制装置及控制方法
US7203889B2 (en) Error correction for memory
JPH08235141A (ja) 情報処理システム
US11323323B2 (en) Communication system, communication apparatus, and communication method
US20120084482A1 (en) Semiconductor data processing device and data processing system
EP1471699B1 (en) Frame processing
CN101536415A (zh) 用于操纵通信消息的设备和方法
KR101041375B1 (ko) 네트워크 변환 장치, 그를 이용한 로봇 제어 시스템 및 방법
CN102035822A (zh) 航电asm协议控制器及控制方法
TW202230112A (zh) 用於致能非同步獨立平面讀取（ａｉｐｒ）驅動器的基於平面的佇列配置
US11419073B2 (en) Method and apparatus for synchronising wireless communications
JP5233360B2 (ja) メモリ制御装置，メモリ制御装置の制御方法および情報処理装置
CN1555622B (zh) 用于在总线系统的用户处生成程序中断的方法和装置以及总线系统
US9160661B2 (en) Method and apparatus for full duplex serial shifting mode and switch mode data transmission
JP6291516B2 (ja) リング型ネットワークを用いた通信システム
JP4704252B2 (ja) ネットワークシステムのブロードキャスト処理方法及びネットワークシステム
US8090986B2 (en) System module and data relay method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant