JP2533201B2 - Ａｍ検波回路 - Google Patents
Ａｍ検波回路Info
- Publication number
- JP2533201B2 JP2533201B2 JP1248860A JP24886089A JP2533201B2 JP 2533201 B2 JP2533201 B2 JP 2533201B2 JP 1248860 A JP1248860 A JP 1248860A JP 24886089 A JP24886089 A JP 24886089A JP 2533201 B2 JP2533201 B2 JP 2533201B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- input
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔概要〕 差動型のAM検波回路に関し、 微小信号から大信号まで入出力特性のリニアリティが
向上し、検波出力のオフセットを防止することを目的と
し、 差動型エミッタフォロア構成の第１及び第２のトラン
ジスタを有し、前記第１のトランジスタのベースにAM変
調信号が入力され、前記第１及び第２のトランジスタの
エミッタの共通接続点から検波信号が出力されるAM検波
回路において、前記第１及び第２のトランジスタのエミ
ッタの共通接続点に接続された可変電流源と、前記AM変
調信号が入力され、該AM変調信号の入力電圧に基づい
て、前記第１及び第２のトランジスタのそれぞれのベー
ス・エミッタ間電圧のうち大きい方の該ベース・エミッ
タ間電圧が前記入力電圧に拘わらず一定となるように、
前記可変電流源の電流値を制御する電流制御部とを設け
構成する。
向上し、検波出力のオフセットを防止することを目的と
し、 差動型エミッタフォロア構成の第１及び第２のトラン
ジスタを有し、前記第１のトランジスタのベースにAM変
調信号が入力され、前記第１及び第２のトランジスタの
エミッタの共通接続点から検波信号が出力されるAM検波
回路において、前記第１及び第２のトランジスタのエミ
ッタの共通接続点に接続された可変電流源と、前記AM変
調信号が入力され、該AM変調信号の入力電圧に基づい
て、前記第１及び第２のトランジスタのそれぞれのベー
ス・エミッタ間電圧のうち大きい方の該ベース・エミッ
タ間電圧が前記入力電圧に拘わらず一定となるように、
前記可変電流源の電流値を制御する電流制御部とを設け
構成する。
本発明はAM検波回路に関し、差動型のAM検波回路に関
する。
する。
近年のAM検波回路には微小信号入力から大信号入力ま
でリニアリティが要求されている。
でリニアリティが要求されている。
第４図は従来のAM検波回路の一例の回路図を示す。
同図中、端子10より入来する被AM変調信号はコンデン
サC1を介してトランジスタQ1のベースに供給され、抵抗
R1,R2により基準電源VREFでバイアスされた差動型エミ
ッタフォロア構成のトランジスタQ1,Q2によりAM検波さ
れ、端子11より出力される。
サC1を介してトランジスタQ1のベースに供給され、抵抗
R1,R2により基準電源VREFでバイアスされた差動型エミ
ッタフォロア構成のトランジスタQ1,Q2によりAM検波さ
れ、端子11より出力される。
従来回路の入出力特性は第５図の破線に示す如く、微
小信号入力に対するリニアリティが得られず、入力信号
を前段で増幅して第４図の回路に供給している。このた
め大信号入力時に歪が生じ、大信号を入力できないとい
う問題があった。
小信号入力に対するリニアリティが得られず、入力信号
を前段で増幅して第４図の回路に供給している。このた
め大信号入力時に歪が生じ、大信号を入力できないとい
う問題があった。
また、従来回路ではトランジスタQ1又はQ2が飽和する
と検波出力にオフセット（略18mV）を生じてしまうとい
う問題があった。
と検波出力にオフセット（略18mV）を生じてしまうとい
う問題があった。
本発明は上記の点に鑑みなされたもので、微小信号か
ら大信号まで入出力特性のリニアリティが向上し、検波
出力のオフセットを防止するAM検波回路を提供すること
を目的とする。
ら大信号まで入出力特性のリニアリティが向上し、検波
出力のオフセットを防止するAM検波回路を提供すること
を目的とする。
第１図は本発明回路の原理図を示す。
同図中、差動型エミッタフォロア構成の第１及び第２
のトランジスタQ1,Q2はは端子10より入来するAM変調信
号をAM検波して端子11より出力する。
のトランジスタQ1,Q2はは端子10より入来するAM変調信
号をAM検波して端子11より出力する。
可変電流源２は、第１及び第２のトランジスタのエミ
ッタの共通接続点に接続されている。
ッタの共通接続点に接続されている。
電流制御部１は、前記AM変調信号が入力され、該AM変
調信号の入力電圧に基づいて、前記第１及び第２のトラ
ンジスタのそれぞれのベース・エミッタ間電圧のうち大
きい方の該ベース・エミッタ間電圧が前記入力電圧に拘
わらず一定となるように、前記可変電流源の電流値を制
御する。
調信号の入力電圧に基づいて、前記第１及び第２のトラ
ンジスタのそれぞれのベース・エミッタ間電圧のうち大
きい方の該ベース・エミッタ間電圧が前記入力電圧に拘
わらず一定となるように、前記可変電流源の電流値を制
御する。
本発明においては、入力電圧に応じて第１及び第２の
トランジスタQ1,Q2のエミッタ電流の合計を可変して第
１及び第２のトランジスタQ1,Q2夫々のベース・エミッ
タ間電圧の大きい方の電圧を入力電圧に拘らず一定とす
る。これによって、入出力特性のリニアリティが向上
し、検波出力のオフセットの発生が防止される。
トランジスタQ1,Q2のエミッタ電流の合計を可変して第
１及び第２のトランジスタQ1,Q2夫々のベース・エミッ
タ間電圧の大きい方の電圧を入力電圧に拘らず一定とす
る。これによって、入出力特性のリニアリティが向上
し、検波出力のオフセットの発生が防止される。
第２図は本発明回路の一実施例の回路図を示す。同図
中、第１図及び第４図と同一部分には同一符号を付す。
中、第１図及び第４図と同一部分には同一符号を付す。
第２図において、NPNトランジスタQ3,Q4夫々のベース
はNPNトランジスタQ1,Q2夫々のベースと共通接続され、
トランジスタQ3,Q4のエミッタは定電流源20（電流値例
えば60μＡ）に接続されている。トランジスタQ3のコレ
クタはレベルシフト用のダイオードQ15とトランジスタQ
7,Q10に入力電圧VINのｎ倍を印加するダイオードQ16,Q
17（ｎ段のダイオード）を介して電源Vccに接続される
と共にPNPトランジスタQ7,Q10のベースに接続されてお
り、トランジスタQ4のコレクタはレベルシフト用のダイ
オードQ15とトランジスタQ8,Q9に入力電圧VINの−ｎ倍
を印加するダイオードQ18,Q19（ｎ段のダイオード）を
介して電源Vccに接続されると共にPNPトランジスタQ8,Q
9のベースに接続されている。
はNPNトランジスタQ1,Q2夫々のベースと共通接続され、
トランジスタQ3,Q4のエミッタは定電流源20（電流値例
えば60μＡ）に接続されている。トランジスタQ3のコレ
クタはレベルシフト用のダイオードQ15とトランジスタQ
7,Q10に入力電圧VINのｎ倍を印加するダイオードQ16,Q
17（ｎ段のダイオード）を介して電源Vccに接続される
と共にPNPトランジスタQ7,Q10のベースに接続されてお
り、トランジスタQ4のコレクタはレベルシフト用のダイ
オードQ15とトランジスタQ8,Q9に入力電圧VINの−ｎ倍
を印加するダイオードQ18,Q19（ｎ段のダイオード）を
介して電源Vccに接続されると共にPNPトランジスタQ8,Q
9のベースに接続されている。
トランジスタQ7,Q8のエミッタは共通にPNPトランジス
タQ5のコレクタに接続され、トランジスタQ9,Q10のエミ
ッタは共通にPNPトランジスタQ6のコレクタに接続され
ており、トランジスタQ5,Q6のエミッタは共通に定電流
源21（電流値例えば30μＡ）に接続され、トランジスタ
Q5,Q6の夫々ベースはトランジスタQ1,Q2夫々のコレクタ
に接続されている。またトランジスタQ1,Q2夫々のコレ
クタは抵抗R3,R4を介して電源Vccに接続されている。ト
ランジスタQ7,Q9のコレクタは共通にNPNトランジスタQ
14のコレクタに接続され、トランジスタQ8,Q10のコレク
タは共通にNPNトランジスタQ13のコレクタに接続され、
トランジスタQ13,Q14はベースをトランジスタQ14のコレ
クタに接続され、かつエミッタを接地されてカウンタミ
ラー回路を構成している。
タQ5のコレクタに接続され、トランジスタQ9,Q10のエミ
ッタは共通にPNPトランジスタQ6のコレクタに接続され
ており、トランジスタQ5,Q6のエミッタは共通に定電流
源21（電流値例えば30μＡ）に接続され、トランジスタ
Q5,Q6の夫々ベースはトランジスタQ1,Q2夫々のコレクタ
に接続されている。またトランジスタQ1,Q2夫々のコレ
クタは抵抗R3,R4を介して電源Vccに接続されている。ト
ランジスタQ7,Q9のコレクタは共通にNPNトランジスタQ
14のコレクタに接続され、トランジスタQ8,Q10のコレク
タは共通にNPNトランジスタQ13のコレクタに接続され、
トランジスタQ13,Q14はベースをトランジスタQ14のコレ
クタに接続され、かつエミッタを接地されてカウンタミ
ラー回路を構成している。
トランジスタQ1,Q2の共通接続されたエミッタは可変
電流源２としてのNPNトランジスタQ12のコレクタに接続
されている。エミッタを接地されたトランジスタQ12の
ベースはNPNトランジスタQ11のベース及びコレクタ更に
トランジスタQ13のコレクタと接続されている。トラン
ジスタQ11はコレクタを定電流源22に接続され、エミッ
タを接地されている。
電流源２としてのNPNトランジスタQ12のコレクタに接続
されている。エミッタを接地されたトランジスタQ12の
ベースはNPNトランジスタQ11のベース及びコレクタ更に
トランジスタQ13のコレクタと接続されている。トラン
ジスタQ11はコレクタを定電流源22に接続され、エミッ
タを接地されている。
上記のトランジスタQ3〜Q11及びQ13,Q14、ダイオード
Q15〜Q19、定電流源20〜22で電流制御部１を構成してい
る。
Q15〜Q19、定電流源20〜22で電流制御部１を構成してい
る。
ここで、端子10に入来するAM変調波の入力電圧VINが1
mV上昇すると、トランジスタQ1,Q3のコレクタ電流が例
えば２％増加し、トランジスタQ2,Q4のコレクタ電流が
２％減少する。これにより抵抗R3の電圧降下分は２％増
加し抵抗R4の電圧降下分は２％減少して定電流源21の電
流I1は主にトランジスタQ5に流れる。またトランジスタ
Q3のコレクタ電流の増加からトランジスタQ7のコレクタ
電流が４％増加し、トランジスタQ8のコレクタ電流は４
％減少する。これによってトランジスタQ14のコレクタ
電流はトランジスタQ13のコレクタ電流より略1.2μＡ多
くなり、この電流差即ち制御電流Ixは定電流源22の電流
I5より供給されるため、トランジスタQ11,Q12夫々のコ
レクタ電流が共に1.2μＡだけ減少する。従ってトラン
ジスタQ1エミッタ抵抗の電圧降下が略1.0mV下がり、ト
ランジスタQ1のベース・エミッタ間電圧VBE1は入力電圧
VINの上昇に拘らず一定となる。
mV上昇すると、トランジスタQ1,Q3のコレクタ電流が例
えば２％増加し、トランジスタQ2,Q4のコレクタ電流が
２％減少する。これにより抵抗R3の電圧降下分は２％増
加し抵抗R4の電圧降下分は２％減少して定電流源21の電
流I1は主にトランジスタQ5に流れる。またトランジスタ
Q3のコレクタ電流の増加からトランジスタQ7のコレクタ
電流が４％増加し、トランジスタQ8のコレクタ電流は４
％減少する。これによってトランジスタQ14のコレクタ
電流はトランジスタQ13のコレクタ電流より略1.2μＡ多
くなり、この電流差即ち制御電流Ixは定電流源22の電流
I5より供給されるため、トランジスタQ11,Q12夫々のコ
レクタ電流が共に1.2μＡだけ減少する。従ってトラン
ジスタQ1エミッタ抵抗の電圧降下が略1.0mV下がり、ト
ランジスタQ1のベース・エミッタ間電圧VBE1は入力電圧
VINの上昇に拘らず一定となる。
端子11よりの出力電圧VOUTは次式で表わされ、 VOUT＝VIN−VBE1 出力電圧VOUTは入力電圧VINに比例し、小信号入力時
であってもリニアリティが保障される。
であってもリニアリティが保障される。
逆に、端子10に入来する被AM変調波の入力電圧VINが1
mVに低下すると、トランジスタQ1,Q3のコレクタ電流が
例えば２％減少し、トランジスタQ2,Q4のコレクタ電流
が２％増加する。これにより抵抗R3の電圧降下分は２％
減少し抵抗R4の電圧降下分は２％増加して定電流源21の
電流I1は主にトランジスタQ6に流れる。またトランジス
タQ4のコレクタ電流の増加からトランジスタQ10のコレ
クタ電流が４％増加し、トランジスタQ9のコレクタ電流
は４％減少する。これによってトランジスタQ14のコレ
クタ電流はトランジスタQ13のコレクタ電流より略1.2μ
Ａ少なくなり、この電流差即ち制御電流Ixは定電流源22
の電流Isと共にトランジスタQ11に流れるため、トラン
ジスタQ11,Q12夫々のコレクタ電流が共に1.2μＡだけ増
加する。従ってトランジスタQ1エミッタ抵抗の電圧降下
が略1.0mV上昇し、トランジスタQ1のベース・エミッタ
間電圧VBE1は入力電圧VINの低下に拘らず一定となる。
mVに低下すると、トランジスタQ1,Q3のコレクタ電流が
例えば２％減少し、トランジスタQ2,Q4のコレクタ電流
が２％増加する。これにより抵抗R3の電圧降下分は２％
減少し抵抗R4の電圧降下分は２％増加して定電流源21の
電流I1は主にトランジスタQ6に流れる。またトランジス
タQ4のコレクタ電流の増加からトランジスタQ10のコレ
クタ電流が４％増加し、トランジスタQ9のコレクタ電流
は４％減少する。これによってトランジスタQ14のコレ
クタ電流はトランジスタQ13のコレクタ電流より略1.2μ
Ａ少なくなり、この電流差即ち制御電流Ixは定電流源22
の電流Isと共にトランジスタQ11に流れるため、トラン
ジスタQ11,Q12夫々のコレクタ電流が共に1.2μＡだけ増
加する。従ってトランジスタQ1エミッタ抵抗の電圧降下
が略1.0mV上昇し、トランジスタQ1のベース・エミッタ
間電圧VBE1は入力電圧VINの低下に拘らず一定となる。
つまり、検波出力のオフセットの発生が防止される。
入力電圧VINが負の場合も、まったく同様にしてトラ
ンジスタQ2のベース・エミッタ間電圧VBE2は入力電圧V
INの上昇・低下に拘らず一定となる。
ンジスタQ2のベース・エミッタ間電圧VBE2は入力電圧V
INの上昇・低下に拘らず一定となる。
電源制御部１の制御電流Ixは第３図に示す特性とな
り、第２図に示す実施例の入出力特性は第５図の実線に
示す如くなる。
り、第２図に示す実施例の入出力特性は第５図の実線に
示す如くなる。
上述の如く、本発明のAM検波回路によれば、微小信号
から大信号まで入出力特性のリニアリティが向上し、検
波出力のオフセットを防止でき、実用上きわめて有用で
ある。
から大信号まで入出力特性のリニアリティが向上し、検
波出力のオフセットを防止でき、実用上きわめて有用で
ある。
第１図は本発明回路の原理図、 第２図は本発明回路の一実施例の回路図、 第３図は電流制御部の特性図、 第４図は従来回路の一例の回路図、 第５図は従来及び本発明の回路の入出力特性図である。 図において、 １は電流制御部、 ２は可変電流源、 Q1は第１のトランジスタ、 Q2は第２のトランジスタ、 Q3〜Q14はトランジスタ、 Q15〜Q19はダイオード、 R1〜R4は抵抗、 C1はコンデンサ を示す。
Claims (1)
- 【請求項１】差動型エミッタフォロア構成の第１及び第
２のトランジスタ（Q1,Q2）を有し、前記第１のトラン
ジスタのベースにAM変調信号（VIN）が入力され、前記
第１及び第２のトランジスタのエミッタの共通接続点か
ら検波信号（VOUT）が出力されるAM検波回路において、 前記第１及び第２のトランジスタ（Q1,Q2）のエミッタ
の共通接続点に接続された可変電流源（２）と、 前記AM変調信号が入力され、該AM変調信号の入力電圧に
基づいて、前記第１及び第２のトランジスタのそれぞれ
のベース・エミッタ間電圧のうち大きい方の該ベース・
エミッタ間電圧が前記入力電圧に拘わらず一定となるよ
うに、前記可変電流源の電流値を制御する電流制御部
（１）と を設けたことを特徴とするAM検波回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248860A JP2533201B2 (ja) | 1989-09-25 | 1989-09-25 | Ａｍ検波回路 |
| EP90118349A EP0420128B1 (en) | 1989-09-25 | 1990-09-24 | Detection circuit for amplitude modulated signals |
| DE69022341T DE69022341D1 (de) | 1989-09-25 | 1990-09-24 | Detektorschaltung für amplitudenmodulierte Signale. |
| US07/587,685 US5126683A (en) | 1989-09-25 | 1990-09-25 | Detection circuit for amplitude modulated signals |
| KR1019900015162A KR940000923B1 (ko) | 1989-09-25 | 1990-09-25 | 진폭변조신호의 검출회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248860A JP2533201B2 (ja) | 1989-09-25 | 1989-09-25 | Ａｍ検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03110907A JPH03110907A (ja) | 1991-05-10 |
| JP2533201B2 true JP2533201B2 (ja) | 1996-09-11 |
Family
ID=17184502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1248860A Expired - Fee Related JP2533201B2 (ja) | 1989-09-25 | 1989-09-25 | Ａｍ検波回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5126683A (ja) |
| EP (1) | EP0420128B1 (ja) |
| JP (1) | JP2533201B2 (ja) |
| KR (1) | KR940000923B1 (ja) |
| DE (1) | DE69022341D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2681001B2 (ja) * | 1994-08-31 | 1997-11-19 | 日本電気アイシーマイコンシステム株式会社 | コンパレータ回路 |
| EP0738041B1 (en) * | 1995-04-13 | 1998-06-24 | Hewlett-Packard GmbH | Electronic circuit comprising a comparator |
| US6785521B2 (en) * | 2001-03-21 | 2004-08-31 | Ericsson Inc. | System and method for current-mode amplitude modulation |
| US20080061842A1 (en) * | 2006-09-07 | 2008-03-13 | Micron Technology, Inc. | Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage |
| US7560959B2 (en) * | 2006-09-18 | 2009-07-14 | Micron Technology, Inc. | Absolute value peak differential voltage detector circuit and method |
| US7911236B2 (en) * | 2006-11-22 | 2011-03-22 | Intel Mobile Communications GmbH | Detection circuit and detection method |
| US8619382B2 (en) * | 2012-04-20 | 2013-12-31 | Texas Instruments Incorporated | High speed, low power write current switching scheme for HDD preamplifier |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU628603A1 (ru) * | 1975-08-06 | 1978-10-15 | Предприятие П/Я Р-6208 | Устройство дл детектировани амплитудно-модулированных сигналов |
| JPS5231644A (en) * | 1975-09-05 | 1977-03-10 | Hitachi Ltd | Amplifying detector |
| JPS5320760A (en) * | 1976-08-10 | 1978-02-25 | Matsushita Electric Ind Co Ltd | Detection circuit |
| JPS53114341A (en) * | 1977-02-21 | 1978-10-05 | Matsushita Electric Ind Co Ltd | Wave detection circuit |
| JPS5552605A (en) * | 1978-10-11 | 1980-04-17 | Nec Corp | Detector circuit |
| US4250457A (en) * | 1979-03-05 | 1981-02-10 | Zenith Radio Corporation | Full wave rectifier envelope detector |
| JPS5646666A (en) * | 1979-09-25 | 1981-04-27 | Toshiba Corp | All wave rectifier circuit |
| JPS5737905A (en) * | 1980-08-14 | 1982-03-02 | Toshiba Corp | Envelope curve wave detecting circuit |
-
1989
- 1989-09-25 JP JP1248860A patent/JP2533201B2/ja not_active Expired - Fee Related
-
1990
- 1990-09-24 DE DE69022341T patent/DE69022341D1/de not_active Expired - Lifetime
- 1990-09-24 EP EP90118349A patent/EP0420128B1/en not_active Expired - Lifetime
- 1990-09-25 US US07/587,685 patent/US5126683A/en not_active Expired - Lifetime
- 1990-09-25 KR KR1019900015162A patent/KR940000923B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0420128A3 (en) | 1991-09-25 |
| KR940000923B1 (ko) | 1994-02-04 |
| JPH03110907A (ja) | 1991-05-10 |
| US5126683A (en) | 1992-06-30 |
| KR910007234A (ko) | 1991-04-30 |
| DE69022341D1 (de) | 1995-10-19 |
| EP0420128B1 (en) | 1995-09-13 |
| EP0420128A2 (en) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840632B2 (ja) | 全波整流回路 | |
| JPS61230411A (ja) | 電気回路 | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| KR920009548B1 (ko) | 전류원 장치 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JPH0479171B2 (ja) | ||
| JPH0158684B2 (ja) | ||
| JPS6123689B2 (ja) | ||
| JPH0230902Y2 (ja) | ||
| JPS6011550B2 (ja) | 直流モ−タの速度制御装置 | |
| JPH0413692Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0434567Y2 (ja) | ||
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH0145766B2 (ja) | ||
| JPH024503Y2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JPS6158073B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |