JP2506804B2 - Rds受信機におけるデ−タ制御装置 - Google Patents

Rds受信機におけるデ−タ制御装置

Info

Publication number
JP2506804B2
JP2506804B2 JP20243387A JP20243387A JP2506804B2 JP 2506804 B2 JP2506804 B2 JP 2506804B2 JP 20243387 A JP20243387 A JP 20243387A JP 20243387 A JP20243387 A JP 20243387A JP 2506804 B2 JP2506804 B2 JP 2506804B2
Authority
JP
Japan
Prior art keywords
data
detection
circuit
level
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20243387A
Other languages
English (en)
Other versions
JPS6444633A (en
Inventor
孝一 笠
俊人 市川
順一 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP20243387A priority Critical patent/JP2506804B2/ja
Publication of JPS6444633A publication Critical patent/JPS6444633A/ja
Application granted granted Critical
Publication of JP2506804B2 publication Critical patent/JP2506804B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、ラジオデータシステム用受信機(以下、RD
S受信機と称する)におけるデータ制御装置に関するも
のである。
背景技術 一般の放送局のプログラム放送時にその番組内容に関
連する情報をデータとして多重変調にて送信し、受信側
にて復調したデータに基づいて所望の番組内容を選択で
きるようにしてラジオ聴取者に対してそのサービスを提
供できるようにしたラジオデータシステム(RDS)があ
る。
このラジオデータシステムにおいては、FM変調波の周
波数帯域外で19KHzのステレオパイロット信号の3次高
調波である57KHzを副搬送波とし、この副搬送波をフィ
ルタリングされかつバイフェーズ(Biphase)コード化
された番組内容に関連するデータ信号により振幅変調し
てラジオデータ信号とし、この振幅変調された幅搬送波
を主搬送波に周波数変調して放送するようになされてい
る。
ラジオデータ信号は、そのベースバンドコーディング
構造を示す第2図から明らかなように、104bitを1グル
ープとして繰り返し多重伝送される。1つのグループは
各々26bit構成の4ブロックからなり、また各ブロック
は16bitの情報ワードと10bitのチェックワードとからな
っている。第2図において、ブロック1には番組認識
(PI)コードが、ブロック2には交通番組識別(TP)コ
ードが、ブロック3には同一番組を放送しているネット
ワーク局の局周波数(AF)コードが、ブロック4には放
送局名やネットワーク名等の番組サービス名情報(PS)
データがそれぞれ配置される。また、各グループはその
内容に応じて4bitにてタイプ0〜15の16通りに区別さ
れ、さらに各タイプ(0〜15)に対しそれぞれA,Bの2
つのバージョンが定義されており、これらの識別コード
はブロック2に配置されている。なお、ネットワーク局
の局周波数(以下、AFと略称する)コードはタイプOAグ
ループのみで伝送されることになっている。
このように、タイプOAグループのラジオデータ中に
は、現在受信中の放送局と同一番組を放送しているネッ
トワーク局のAFデータも含まれており、受信時におい
て、復調して得られるAFデータを取り込んで記憶してお
き、例えば受信放送波の信号強度(レベル)の低下ある
いはマルチパス妨害などの外乱により現在受信中の放送
局の受信感度が低下した場合、予め記憶してあるネット
ワーク局のAFデータに基づいて他のネットワーク局を選
局することにより、外乱の影響を受けることなく常に良
好な受信状態で同一番組を聴取できるのである。
ところで、AFデータを予めいくつか記憶できている状
態で受信放送波の信号レベルが低下したり、あるいはマ
ルチパス妨害が発生したりして受信感度が低下した場合
には、上述したように他のネットワーク局を選局できる
のであるが、AFデータをまだ記憶できていない状態で受
信感度が低下した場合には、現在受信中の放送波から得
られるAFデータに基づいてネットワーク局を選局するこ
とになる。しかしながら、現在受信中のAFデータに基づ
いてネットワーク局を選局するとした場合、受信放送波
の信号レベルが低下したり、マルチパス妨害が発生した
ときには受信状態が悪化している訳であるから、データ
のエラー訂正の段階で受信状態の悪化により誤ったエラ
ー訂正が行なわれる可能性があり、この場合誤訂正され
たデータを取り込むことになってしまう。
また、AFデータに限らず、ラジオデータ中には時間の
経過とともにデータ内容が常に変化するものがあり、こ
のようなデータはその都度取り込む必要があるが、この
場合にも受信放送波の信号レベルが低下したり、マルチ
パス妨害が発生したときには受信状態の悪化により誤っ
てエラー訂正されたデータを取り込む可能性がある。
発明の概要 本発明は、上述した点に鑑みなされたもので、受信放
送波の信号レベルが低下したり、マルチパス妨害が発生
したときにおける誤訂正データの取込みを未然に防止し
得るRDS受信機におけるデータ制御装置を提供すること
を目的とする。
本発明によるRDS受信機におけるデータ制御装置は、
受信放送波のマルチパス妨害を検出するマルチパス検出
回路と、受信放送波の信号レベルが第1の設定レベル以
下のとき第1の検出信号を、第1の設定レベルを越えか
つこの第1の設定レベルよりも大なる第2の設定レベル
以下のとき第2の検出信号をそれぞれ発生するレベル検
出回路とを備え、第1の検出信号の発生時にはデータの
取込みを禁止し、マルチパス検出出力及び第2の検出信
号の発生時にはエラー訂正を禁止し、スラー検出のみを
行なう構成となっている。
実 施 例 以下、本発明の実施例を図に基づいて詳細に説明す
る。
第1図は、本発明によるデータ制御装置を備えたRDS
受信機の基本的な構成の概略を示すブロック図である。
図において、アンテナ1で受信されたFM多重放送波はフ
ロントエンド2で希望の局が選択され、中間周波数(I
F)に変換された後、IFアンプ3を介してFM検波器4に
供給される。フロントエンド2は、例えば、プログラマ
ブル分周器を含むPLL回路を用いたPLLシンセサイザー方
式を採り、プログラマブル分周器の分周比が後述するコ
ントローラ14によって制御されることにより選局動作を
行なう構成となっている。FM検波器4の検波出力はMPX
(マルチプレクス)復調回路5に供給され、ステレオ放
送の場合にはL(左),R(右)チャンネルのオーディオ
信号に分離される。
また、FM検波器4の検波出力がフィルタ6を通過する
ことにより、バイフェーズコード化されたデータ信号に
よって振幅変調された57KHzの幅搬送波、すなわちラジ
オデータ信号が抽出されPLL回路7で復調される。この
復調出力はディジタル(D)PLL回路8及びデコーダ9
に供給される。D−PLL回路8では、PLL回路7の復調出
力に基づいてデータ復調用のクロックが生成される。生
成されたクロックはゲート回路10に供給される。ロック
検出回路11はD−PLL回路8がロックしたことを検出し
てロック検出信号を発生し、これをゲート回路10に供給
して当該回路10を開(オープン)状態とすべく制御す
る。デコーダ9では、PLL回路7の復調出力であるバイ
フェーズコード化されたデータ信号がD−PLL回路8で
生成されたクロックに同期してデコードされる。
デコーダ9の出力データは、第2図に示す如く、26bi
t構成の4ブロックからなる104bitのグループ単位とな
っており、ゲート回路10を経たクロックと共にスイッチ
回路17を介してグループ,ブロック同期&エラー検出回
路12に供給される。グループ,ブロック同期&エラー検
出回路12では、各ブロックの10bitのチェックワードに
それぞれ割り当てられた10bitのオフセットワードに基
づいてグループとブロック同期がとられると共に、チェ
ックワードに基づいて16bitの情報ワードのエラー検出
が行なわれる。そして、エラー検出されたデータは次段
のエラー訂正回路13でエラー訂正された後コントローラ
14に供給される。
コントローラ14はマイクロコンピュータによって構成
され、グループ単位で順次入力されるラジオデータ中の
各ブロックのコード情報、すなわち現在受信中の放送局
の番組内容に関連する情報を取り込んでRAM等のメモリ1
5に記憶しておき、操作部16からの選局指令に基づいて
フロントエンド2の一部を構成するPLL回路のプログラ
マブル分周器(図示せず)の分周比を制御することによ
って選局動作を行なう。また、コントローラ14には、FM
検波出力に基づいてマルチパルス妨害を検出するマルチ
パス検出回路18及びIF信号レベルに基づいて受信放送波
の信号強度(レベル)が低下したことを検出するレベル
検出回路19の各検出出力も供給されるようになってお
り、コントローラ14はこれら検出出力に基づいてスイッ
チ回路17の開閉制御及びエラー訂正回路13の訂正禁止制
御をも行なう。レベル検出回路19は受信放送波の信号レ
ベルに対応した第1の設定レベルV1及びこの第1の設定
レベルV1よりも大なる第2の設定レベルV2を有し、IF信
号レベルが第1の設定レベルV1以下のとき第1の検出信
号を、第1の設定レベルV1を越えかつ第2の設定レベル
V2以下のとき第2の検出信号をそれぞれ発生する構成と
なっている。
次に、コントローラ14のプロセッサによって実行され
るスイッチ回路17の開閉制御及びエラー訂正回路13の訂
正禁止制御の手順について第3図のフローチャートに従
って説明する。なお、このルーチンは所定のサイクルで
呼び出されるものとする。
プロセッサは、レベル検出回路19の出力を監視するこ
とによってIF信号レベルが第2の設定レベルV2以下であ
るか否かを判断し(ステップS1)、第2の設定レベルV2
以下であれば、続いてIF信号レベルが第1の設定レベル
V1以下であるか否かを判断する(ステップS2)。IF信号
レベルが第1の設定レベルV1以下であれば、スイッチ回
路17を開状態とすることにより、コントローラ14へのデ
ータの取込みを禁止する(ステップS3)。ステップS2で
第1の設定レベルV1を越えると判定したときは、IF信号
レベルは第1設定レベルV1と第2設定レベルV2の範囲内
にあり、この場合には、マルチパス検出回路18の出力を
監視することによってマルチパスが有るか否かを判断す
る(ステップS4)。そして、マルチパス有りの場合に
は、スイッチ回路17の閉状態を維持しかつエラー訂正回
路13におけるエラー訂正を禁止すべく制御し(ステップ
S5)、マルチパス無しの場合には、エラー検出及びエラ
ー訂正を行なう。ステップS1でIF信号レベルが第2の設
定レベルV2を越えると判定した場合には、マルチパスが
有るか否かを判断し(ステップS6)、マルチパス無しの
場合には、スイッチ回路17の閉状態を維持しかつエラー
訂正回路13におけるエラー訂正を禁止すべく制御し(ス
テップS7)、マルチパス有りの場合には、エラー検出及
びエラー訂正を行なう。
すなわち、IF信号レベルが第1の設定レベルV1以下の
場合には、受信状態が極端に悪化した状態と考えられる
ので、データの取込みを禁止することにより、受信状態
の悪化により誤ってエラー訂正が行なわれた場合の誤訂
正データの取込みを未然に防止できることになる。IF信
号レベルが第1設定レベルV1と第2設定レベルV2の範囲
内にあって、マルチパスが有る場合には、マルチパスに
起因してエラー訂正が誤って行なわれる可能性があるの
で、エラー訂正を禁止し、エラー検出のみを行ない、エ
ラー検出したデータに関してデータ内容に応じてそのま
まコントローラ14に取り込んだり、捨てたりすることに
より、データの誤訂正を防止できることになる。なお、
マルチパスが無い場合には、比較的安定した受信状態に
あると考えられるので、エラー検出及びエラー訂正を行
なうことにより、正確なデータを取り込めることにな
る。IF信号レベルが第2の設定レベルV2を越える場合で
あって、マルチパスの無い場合には、受信状態が極めて
良好であって、データの誤りの発生が極めて少ないもの
と考えられるので、エラー訂正を禁止し、エラー検出の
みを行なうことにより、データの取込みを行なう。な
お、マルチパスが有る場合には、IF信号レベルが高いも
のの、マルチパスに起因するデータの誤りが生じる可能
性があるので、エラー検出及びエラー訂正を行なうこと
により、正確なデータを取り込めることになる。
なお、上記実施例では、グループ,ブロック同期&エ
ラー検出回路12への復調データ及びクロックの供給を停
止することによってラジオデータの取込みを禁止する構
成の場合について説明したが、これに限定されるもので
はなく、要は、IF信号レベルが第1の設定レベルV1以下
となったときにコントローラ14へのラジオデータの取込
みを禁止できる構成であれば良いのである。
発明の効果 以上説明したように、本発明によるRDS受信機におけ
るデータ制御装置によれば、受信放送波の信号レベルが
第1の設定レベル以下のときにはデータの取込みを禁止
し、第1の設定レベルを越えかつこの第1の設定レベル
よりも大なる第2の設定レベル以下のときであってマル
チパス妨害が有るときにはエラー訂正を禁止し、エラー
検出のみを行なう構成となっているので、受信状態の悪
化に起因して発生し易いデータの誤訂正及び誤訂正デー
タの取込みを未然に防止できることになる。
【図面の簡単な説明】
第1図は本発明によるデータ制御装置を備えたRDS受信
機の基本的な構成の概略を示すブロック図、第2図はラ
ジオデータのベースバンドコーディング構造を示す図、
第3図はプロセッサによって実行されるスイッチ回路の
開閉制御及びエラー訂正禁止制御の手順を示すフローチ
ャートである。 主要部分の符号の説明 2……フロントエンド、4……FM検波器 5……マルチプレクス復調回路 8……ディジタルPLL回路 9……デコーダ、14……コントローラ 17……スイッチ回路 18……マルチパス検出回路 19……レベル検出回路

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】受信放送波に含まれるデータを復調するデ
    ータ復調回路と、このデータ復調回路の復調データのエ
    ラー検出を行なうエラー検出回路と、このエラー検出回
    路の検出出力に基づいて前記復調データのエラー訂正を
    行なうエラー訂正回路と、このエラー訂正回路の出力デ
    ータに基づいて各種の制御をなすコントローラとを有す
    るRDS受信機におけるデータ制御装置であって、受信放
    送波のマルチパス妨害を検出するマルチパス検出回路
    と、受信放送波の信号レベルが第1の設定レベル以下の
    とき第1の検出信号を、前記第1の設定レベルを越えか
    つこの第1の設定レベルよりも大なる第2の設定レベル
    以下のとき第2の検出信号をそれぞれ発生するレベル検
    出回路とを備え、前記第1の検出信号の発生時には前記
    コントローラへのデータの取込みを禁止し、前記マルチ
    パス検出回路の検出出力及び前記第2の検出信号の発生
    時には前記エラー訂正を禁止し、前記エラー検出のみを
    行なうことを特徴とするデータ制御装置。
  2. 【請求項2】前記マルチパス検出回路の検出出力及び前
    記第1,第2の検出信号の非発生時には前記エラー訂正を
    禁止し、前記エラー検出のみを行なうことを特徴とする
    特許請求の範囲第1項記載のデータ制御装置。
JP20243387A 1987-08-13 1987-08-13 Rds受信機におけるデ−タ制御装置 Expired - Lifetime JP2506804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20243387A JP2506804B2 (ja) 1987-08-13 1987-08-13 Rds受信機におけるデ−タ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20243387A JP2506804B2 (ja) 1987-08-13 1987-08-13 Rds受信機におけるデ−タ制御装置

Publications (2)

Publication Number Publication Date
JPS6444633A JPS6444633A (en) 1989-02-17
JP2506804B2 true JP2506804B2 (ja) 1996-06-12

Family

ID=16457439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20243387A Expired - Lifetime JP2506804B2 (ja) 1987-08-13 1987-08-13 Rds受信機におけるデ−タ制御装置

Country Status (1)

Country Link
JP (1) JP2506804B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331381B2 (ja) * 1989-11-16 2002-10-07 オリエンタルチエン工業株式会社 ローラチェーンと、これを使用するチェーンコンベヤ
JPH04103023U (ja) * 1991-02-15 1992-09-04 株式会社ケンウツド Rds受信機

Also Published As

Publication number Publication date
JPS6444633A (en) 1989-02-17

Similar Documents

Publication Publication Date Title
JP2571247B2 (ja) ラジオデータ受信機における受信周波数選択方法
JP2506804B2 (ja) Rds受信機におけるデ−タ制御装置
JPH03227131A (ja) Rds受信機における受信周波数選択方法
JP2531692B2 (ja) ラジオデ―タによる制御機能を有する受信機
JP2788015B2 (ja) Rds放送受信機
JP2647671B2 (ja) 受信機
JP2506805B2 (ja) Rds受信機におけるデ−タ処理装置
JP2674649B2 (ja) データ多重放送受信機
JP2571248B2 (ja) ラジオデータ受信機における受信周波数選択方法
JP2571270B2 (ja) ラジオデータ受信機
JP2531714B2 (ja) ラジオデ―タシステムにおける局周波数デ―タ伝送方式の判別方法
JP2596560B2 (ja) ラジオデータシステムにおけるネットワーク局情報の選択記憶方法
US5802067A (en) FM multiplex broadcast receiving circuit for detecting presence or absence of multiplex information
JPH02104133A (ja) Rds受信機における受信周波数選択方法
JP2596557B2 (ja) ラジオデータシステムにおける局周波数データ伝送方式の判別方法
JP2731281B2 (ja) Rds受信機における受信周波数選択方法
JP2562821B2 (ja) ラジオデータ受信機
JP2948137B2 (ja) 放送波多重データを利用したプリセットチャンネルメモリを有する受信機
JP2562820B2 (ja) ラジオデータ受信機
JP2506811B2 (ja) Rds受信機におけるデ−タ処理方法
JP2596559B2 (ja) ラジオデータシステムにおける局周波数データ伝送方式の判別方法
JP2848895B2 (ja) Rds受信機における受信方法
JP2529291B2 (ja) ラジオデ―タ受信機におけるコ―ド判別方法
JP2567431B2 (ja) ラジオデータ受信機
JP2583541B2 (ja) ラジオデータ受信機における制御方法