JP2502793B2 - 過電圧自己保護型半導体装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、過電圧自己保護型半導体装置に係り、特
に、半導体装置の降伏電圧を越える過電圧が印加された
場合に安全にターンオフすることにより、半導体装置を
過電圧に対して保護することのできる過電圧自己保護型
半導体装置に関する。

［従来の技術］ 過電圧に対して自己保護機能を有する半導体装置に関
する従来技術として、例えば、特開昭59−12300号公報
等に記載された技術が知られている。

この従来技術は、サイリスタの一部分に他の領域より
順方向阻止電圧が低くなるような電圧降伏領域を設ける
ものである。すなわち、サイリスタのｐベース層の一部
を井戸型に食刻して、再度ｐ型不純物を熱拡散してｐベ
ース層を形成し、新たに形成したｐベース層の湾曲部に
電界を集中させて、なだれ降伏を生じさせ、そのときの
電流をトリガー電流として、パイロットサイリスタを点
弧させるようにしたものである。

また、過電圧に対する自己保護機能を有する半導体装
置に関する他の従来技術として、例えば、特開昭59−15
8560号公報に記載された技術が知られている。

この従来技術は、サイリスタのｐベース領域の一部分
に凹みを持たせ、ｎベースの厚みを少なくした部分サイ
リスタを形成し、順方向電圧が印加されたとき、この部
分サイリスタのpnp部分がパンチスルーするようにし、
これにより、過電圧から自己保護を行う光サイリスタに
関するものである。

［発明が解決しようとする課題］ 前述した前者の従来技術は、いわゆる主サイリスタの
阻止電圧より低い阻止電圧を有する箇所を、サイリスタ
内に設けることができるという長所を有するものである
が、所定の電圧値を得るためには、新たに形成するｐベ
ース拡散層の不純物濃度分布の最適化、湾曲部の曲率半
径の最適化を図る必要があるが、これらの最適化を行う
ことが困難であるという問題点を有している。また、こ
の従来技術は、降伏電圧を決定する動作原理がアバラン
シェであるために、降伏電圧の温度変化が大きく、使用
温度が高くなると、低い阻止電圧を有する箇所の降伏電
圧が本来の降伏電圧にまで達することがあり、過電圧保
護機能が高温では達成できないという問題点を有してい
る。

一方、前述した後者の従来技術は、いわゆるpnpトラ
ンジスタ部のパンチスルー現象を利用したものであり、
所定の電圧を得るのに適した構造であるが、高温になる
とリーク電流が増大するため、ブレークオーバ電圧が高
温において著しく低下するという問題点を有している。

本発明の目的は、前述した従来技術の問題点を解決
し、所定の値に設定されたブレークオーバ電圧を得るこ
とができ、また、その温度変化が極めて小さい過電圧自
己保護型半導体装置を提供することにある。

［課題を解決するための手段］ 本発明によれば前記目的は、一対の主表面を有し、少
なくとも３層以上の半導体層が隣接されて形成され、主
電流を流すサイリスタ部と、補助サイリスタ部と、パイ
ロットサイリスタ部と、ブレークオーバ部とを備える半
導体装置において、前記ブレークオーバ部が、一主表面
に、高不純物濃度の半導体層と、該半導体層に隣接する
反対導電型の高不純物濃度の半導体層とを備えて構成さ
れ、前記高不純物濃度のお互いに反対導電型の半導体層
の接合部が、該隣接部に熱平衡状態で存在する空乏層
と、半導体装置に順方向阻止電圧が印加されることによ
り、前記半導体層の下層に形成されている半導体層内に
延びる空乏層とが、前記高不純物濃度の半導体層の下部
に接した後に接触し、これによりアバランシェ降伏する
ようにすることにより達成される。

すなわち、本発明は、一対の主表面を有し、少なくと
も３層以上の半導体層が隣接されて形成され、一方の主
表面には第１の導電型を有する高不純物濃度の第１の半
導体層が下層に隣接する第２の半導体層上に隔離されて
複数個形成され、第２の半導体層の他方に隣接する第１
の導電型の第３の半導体層、第２の導電型の第４の半導
体層が順次形成され、さらに、第１の半導体層及び第４
の半導体層にはそれぞれ第１の電極、第２の電極が形成
されて構成される半導体装置において、第１の半導体層
の一部分に、第１の電極が形成されていない部分を設
け、この部分の第１の半導体層と第２の半導体層からな
る電位障壁を有するpn接合部分において第２の半導体層
が高不純物濃度となるように形成され、前記第１の半導
体層に第１の電極が形成されていない部分における第
１、第２、第３及び第４の半導体層からなる構造が、第
１の半導体層に第１の電極が形成されている部分の構造
が有する第１の耐圧より低い逆バイアス電圧で、第２の
半導体層内に拡がる空乏層が第１の半導体層に到達し、
前記高不純物濃度の第２の半導体層と第１の半導体層か
らなるのpn接合部分での電界強度が高くなり、これによ
りなだれ降伏を生じるように構成されている。

本発明の半導体装置は、このなだれ降伏により流れる
電流がトリガー電流となってブレークオーバすることに
なる。

また、本発明は、急峻な電圧上昇率を有する電圧が印
加された場合にも、半導体装置が誤動作あるいは破壊し
ないようにするために、前述の構造において、第１の半
導体層と第２の半導体層とが第１の電極で電気的に接続
されている部分を有するように構成されている。

さらに、本発明は、同様の機能を簡単な構造で実現す
るために、前記の構造において、第１の電極が形成され
ていない第１の半導体層と第２の半導体層の低不純物濃
度濃度とが第３の電極で電気的に接続されている部分を
有するように構成されている。

さらに、本発明は、第１の耐圧より低い電圧で第１の
半導体層あるいは第３の電極に空乏層を到達させるため
に、該空乏層が形成される第２の半導体層の一主表面か
ら見た単位面積当りの不純物濃度の総量及び単位体積当
りの不純物濃度が、他の第２の半導体層の一主表面から
見た単位面積当たりの不純物濃度の総量及び単位体積当
りの不純物濃度よりも少なくなるように形成し、ブレー
クオーバ電圧の制御性を著しく高めるように構成されて
いるいる。

［作 用］ 本発明による過電圧自己保護型半導体装置によれば、
第１の主電極が接していない第１の半導体層と第２の半
導体層からなる第１のpn接合部分において第２の半導体
層の一部分が高不純物濃度となるように形成されている
ので、第１の電極が半導体領域に形成されている第１、
第２、第３及び第４の半導体層の構成からなる部分にお
ける耐圧より低い所定の高電圧が印加された場合、第１
の主電極が接していない部分における第２の半導体領域
がパンチスルーし、前記高不純物濃度の第２の半導体層
と第１の半導体層からなる第１のpn接合部分での電界強
度が高くなりなだれ降伏を生じさせることができる。こ
のなだれ降伏により流れる電流は、パイロットサイリス
タのトリガー電流として利用される。

また、本発明は、急峻な電圧上昇率を有する電圧が印
加された場合にも、誤動作しないようにするために、前
述の構造において、主電流が流れる第１の半導体層と第
２の半導体層とが第１の主電流で電気的に接続されてい
る部分を有するように、第１の半導体層と第２の半導体
層とが部分的に短絡されているので、変位電流を短絡抵
抗によりバイパスでき、高い電圧上昇率を有する電圧が
印加された場合にも破壊されることがない。

さらに、本発明は、同様な機能を簡単な構造で実現す
るために、前述の構造において、第１の主電極が形成さ
れていない第１の半導体層と第２の半導体層の低不純物
濃度領域とが第３の電極で電気的に接続されている部分
を有するように形成されている。これにより、第２の半
導体層が空乏化された場合、第３の電極、第２の半導体
層、及び第３の半導体層の構造がパンチスルーを起こ
す。このとき、第１の半導体層と第２の半導体層からな
る第１のpn接合部分において、第２の半導体層の一部分
が高不純物濃度となるように形成されているので、前記
高不純物濃度の第２の半導体層と第１の半導体層とによ
る第１の電位障壁を有するpn接合部分での電界強度が高
くなりなだれ降伏が生じ、このなだれ降伏により流れる
電流がトリガー電流となってパイロットサイリスタを点
弧させることができる。

さらに、本発明は、第１の耐圧より低い電圧で第１の
半導体層あるいは第３の電極に空乏層を到達させるため
に、該空乏層が形成される第２の半導体層の一主表面か
ら見た単位面積当りの不純物濃度の総量及び単位体積当
りの不純物濃度が、他の第２の半導体層の一主表面から
見た単位面積当たりの不純物濃度の総量及び単位体積当
りの不純物濃度よりも少なくなるように形成されている
ので、これまで述べてきたパンチスルーした後、なだれ
降伏により流れる電流をトリガー電流とする過電圧自己
保護型半導体装置を製造するプロセス上での制御性、す
なわち生産性を著しく高めることができる。

［実施例］ 以下、本発明による過電圧自己保護型半導体装置の実
施例を図面により詳細に説明する。

第１図（ａ）、（ｂ）は本発明の一実施例を示す平面
図及びＡ−Ａ′断面図である。

第１図（ｂ）において、Ｍは過電圧自己保護型半導体
装置の主電流が流れるサイリスタ部であり、該サイリス
タ部Ｍは、第１の半導体層であるｎエミッタ層１、第２
の半導体層であるｐベース層２、第３の半導体層である
ｎベース層３、第４の半導体層であるｐエミッタ層４の
４層の半導体層と、ｐエミッタ層４に接続されたアノー
ド電極200と、ｐベース層２と部分的に短絡されてｎエ
ミッタ層１に接続されたカソード電極100とを備えて構
成されている。

第１図（ｂ）において、Ａは補助サイリスタ部であ
り、該補助サイリスタ部Ａは、ｎエミッタ層13、ｐベー
ス層２、ｎベース層３、ｐエミッタ層４の４層の半導体
層と、アノード電極200と、ｐベース層２と部分的に短
絡されてｎエミッタ層13に接続されたカソード電極120
とにより構成されている。

また、Ｐはパイロットサイリスタ部であり、該パイロ
ットサイリスタ部Ｐは、ｎエミッタ層12、ｐベース層
２、ｎベース層３、ｐエミッタ層４の４層の半導体層
と、アノード電極200と、ｐベース層２と部分的に短絡
されてｎエミッタ層12に接続されたカソード電極110と
により構成されている。

さらに、第１図（ｂ）において、Ｔはパイロットサイ
リスタをトリガーするためのある電圧が印加されたとき
に電流が流れるようにしたブレークオーバ部であり、該
ブレークオーバ部Ｔは、高不純物濃度を有するn⁺層11、
n⁺層11に接して形成されているp⁺層20、ｐベース層２、
ｎベース層３、ｐエミッタ層４の５層の半導体層と、ア
ノード電極200とにより構成されている。

第１図（ａ）に示すように、前述のブレークオーバ部
Ｔ、パイロットサイリスタＰ、補助サイリスタ部Ａは、
ターンオンの拡がりが均一になるように、ブレークオー
バ部Ｔの中央を中心として、同心円に形成されている。

なお、第１図（ｂ）において、10はn⁺層11に連続して
その中央底部に形成されるn⁺層であり、21、31はそれぞ
れ順方向阻止電圧が印加されている場合のｐベース層
２、ｎベース層３の内部に拡がる空乏層である。

第２図（ａ）、（ｂ）は本発明の動作原理を説明する
図であり、以下、本発明の一実施例の動作を説明する。

第２図（ａ）は第１図に示す実施例におけるカソード
電極100が負、アノード電極200が正となる順方向阻止電
圧が印加され、かつ、この印加電圧が所定のブレークオ
ーバにまで達していない場合の空乏層の拡がりを示して
おり、第２図（ｂ）はカソード電極100が負、アノード
電極200が正となる順方向阻止電圧が印加され、かつ、
この印加電圧が所定のブレークオーバにまで達している
場合の空乏層の拡がりを示している。

第１図（ａ）、（ｂ）に示す半導体装置に、順方向阻
止電圧が印加され、その印加電圧が高くなると、第２図
（ａ）に示すように、ｐベース層２に空乏層21が拡が
る。この印加電圧がさらに大きくなると、第２図（ｂ）
に示すように、空乏層21がn⁺層11の底部のn⁺層10に到達
し、その後、僅かの印加電圧の増加のみで、空乏層21
は、n⁺層11とｐベース層２とからなるpn接合の熱平衡状
態で存在していた空乏層と接するようになり、n⁺層11と
p⁺層20との間の電界強度が著しく高くなり、アバランシ
ェ降伏が生じる。

このアバランシェ降伏による電流がベース電流となり
パイロットサイリスタが点弧することになる。

第２図（ｃ）は電圧電流特性の一例を示したものであ
り、この図におけるＡ点、Ｂ点の電圧値は、半導体装置
が第２図（ａ）、（ｂ）に示した状態となる電圧値に相
当する。すなわち、半導体装置に印加される順方向阻止
電圧が、所定のブレークオーバ電圧VBO以下の電圧（Ａ
点）の場合、ｐベース層２内にのびる空乏層21は、n⁺層
11に到達しておらず、パイロットサイリスタは、オフ状
態のままである。そして、印加される順方向阻止電圧
が、所定のブレークオーバ電圧VBOの電圧値（Ｂ点）に
達すると、ｐベース層２にのびる空乏層21は、n⁺層11に
到達して、その後、僅かに印加電圧が増加しただけで、
空乏層21は、n⁺層11とｐベース層２からなるpn接合の熱
平衡状態で存在していた空乏層と接するようになり、n⁺
層11とp⁺層20との間の電界強度が著しく高くなり、第２
図（ｂ）に示したAVの点でアバランシェ降伏が生じる。

このアバランシェ降伏によって流れる電流が、パイロ
ットサイリスタのベース電流となり、第１図に示すパイ
ロットサイリスタ部Ｐがオン状態になる。このパイロッ
トサイリスタがオン状態になると、アノードのｐエミッ
タ層４から正孔が多数注入されるが、この正孔電流が第
１図のパイロットサイリスタ部Ｐから主サイリスタ部Ｍ
に流れるとき、この電流が補助サイリスタ部Ａのベース
電流となるので補助サイリスタ部Ａもトーンオフするこ
とになる。同様に、補助サイリスタ部Ａがオン状態にな
ると、主サイリスタ部Ｍがオン状態になる。

なお、前述の説明では、補助サイリスタ部Ａは、一つ
のみあるとしたが、必要によっては、複数個設けてもよ
い。

第３図は本発明の第２の実施例の構成を示す断面図で
あり、この第２の実施例は、本発明をプレーナ型の半導
体装置に適用したものである。第３図において、図の符
号のうち第１図に示したもと同一のものは、第１図に示
したものと同様の役割を果たす。

第１図により説明した実施例は、n⁺層10を、半導体基
板表面の凹部に形成していたが、第３図に示す本発明の
第２の実施例は、このn⁺ 10を、半導体基板表面から深
く形成したものである。この本発明の第２の実施例によ
っても、第１図の実施例の場合と同様な効果を得ること
ができる。

第４図は本発明の第３の実施例の構成を示す断面図で
あり、この第３の実施例は、第１図に示したようなn⁺層
10を設けずに、電極300をｐベース層２にはショットキ
ー接触し、n⁺層11にはオーミック接触させて設けたもの
である。

この本発明の第３の実施例においても、その動作原理
は、第１図及び第２図により説明した実施例の場合とほ
ぼ同様であり、ｐベース層２でパンチスルーした後、n⁺
層11とp⁺層20とのpn接合部でアバランシェ電流が流れ、
その電流がパイロットサイリスタをトリガすることにな
る。

第５図（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明の第
４〜第７の実施例の構成を示す断面図であり、これら
は、第１図及び第３図に示した実施例の変形例である。

第３図（ａ）に示す実施例は、第３図に示した実施例
におけるn⁺層10をパイロットサイリスタのｎエミッタ層
12と同様のプロセスで形成して構成したものである。そ
して、パイロットサイリスタに対するトリガー電流を発
生するブレークオーバ部Ｔにおけるｐベース層２の単位
体積当りの不純物濃度を下げた、すなわち、空乏層が広
がりやすいｐ−ベース層25を、図示のごとく新たに形成
している。

このような本発明の第４の実施例は、印加電圧が所定
のブレークオーバ電圧VBOに達したときに、p^-ベース層2
5に拡がる空乏層がn⁺層10に届くように構成される。す
なわち、この場合、p^-ベース層25には、所定のブレーク
オーバ電圧VBOに見合うp^-ベース層25が完全に空乏化し
た場合の電荷量であればよく、p^-ベース層25は、その厚
みと単位体積当りの電荷量との積が一定となるように設
定される。

第５図（ｂ）の実施例は、同図（ａ）の場合と同様で
あるが、p^-ベース層25がｐベース層２より浅く形成され
ている点で相違する。

第５図（ａ）、（ｂ）に示す本発明の第４、第５の実
施例は、基本的には印加電圧が所定のブレークオーバ電
圧VBOに達したときに、p^-ベース層25に拡がる空乏層がn
⁺層10に届くようにしておけばよく、第５図（ｂ）に示
すようにｐ−ベース層25とｎベース層３との接合の位置
が、ｐベース層２とｎベース層３との接合の位置より上
にあってもよい。

第５図（ｃ）に示す第６の実施例も、同図（ｂ）の場
合と同様であるが、p^-ベース層25がｐベース層２の横方
向拡散により形成されている点で、第５図（ｂ）と相違
している。

第５図（ｄ）に示す第７の実施例は、同図（ａ）の場
合と同様のp^-ベース層25を形成しておき、この部分を、
第１図に示した実施例の場合のように、表面から食刻
し、その箇所にn⁺層10を形成したものである。

これらの本発明の第６、第７の実施例によっても、第
１図、第２図に示した本発明の実施例の場合と同様な効
果を得ることができる。

第６図（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明の第
８〜第11図の実施例の構成を示す断面図である。

これらの実施例は、第５図（ａ）、（ｂ）、（ｃ）、
（ｄ）に示した実施例に第４図により説明した実施例の
原理を適用した変形例であり、基本的な動作は第４図で
説明したと同様であるので、これらの説明については省
略する。

なお、前述した本発明の実施例は、原理的な説明を容
易にするために、第１図ないし第６図において便宜上、
高不純物濃度のp⁺層20を設けたとして説明したが、通常
ｐベース層は拡散法で形成できることから、半導体基板
表面においては高不純物濃度になっていることが多い。
従って、ｐベース層２の表面が高不純物濃度である場合
には必ずしもp⁺層20を設ける必要はない。さらに、p⁺20
は、ブレークオーバ部のみに形成するとして説明した
が、パイロットサイリスタ部、補助サイリスタ部、主サ
イリスタ部のｐ層表面に形成してもよい。

前述したように、本発明による過電圧自己保護型半導
体装置の実施例は、所定の高電圧が印加された場合、第
２半導体領域がパンチスルーし、第１の半導体層と第２
の半導体層からなる第１のpn接合部分において第２の半
導体層の一部分が高不純物濃度となるように形成してお
くことにより、前記高不純物濃度の第２の半導体層と第
１の半導体層からなる第１の電位障壁を有するpn接合部
分での電界強度が高くなり、なだれ降伏を生じさせるこ
とができ、このなだれ降伏により流れる電流がトリガー
電流となってパイロットサイリスタを点弧させることが
できる。

従って、第２半導体領域がパンチスルーしている状態
においても、そのリーク電流は、第１の半導体層に電極
が形成されていない場合、単に空乏層内の発生電流だけ
であり、極めて低い値を有し、パイロットサイリスタが
誤動作することがない。また、第２半導体領域がパンチ
スルーした後、第１の半導体層と第２の半導体層からな
る第１のpn接合部分において第２の半導体層の一部分が
高不純物濃度となるように形成しておくことにより、前
記高不純物濃度の第２の半導体層と第１の半導体層から
なる第１の電位障壁を有するpn接合部分での電界強度が
高くなりなだれ降伏を生じるが、このなだれ降伏電圧は
高不純物濃度で形成されるもので、高々50V程度であ
り、温度変化を考慮しても100Vまでの変化が生じるだけ
であり、数kVのブレークオーバ電圧に対しては、ほとん
ど無視できうる変化であるのでブレークオーバ電圧の温
度変化が極めて小さいものとすることができる。

また、前述した本発明の実施例は、急峻な電圧上昇率
を有する電圧が印加された場合にも、誤動作を生起させ
ないようにするために、主電流が流れる第１の半導体層
と第２の半導体層とが第１の電極で電気的に接続されて
いる部分を有するように構成される。すなわち、本発明
の実施例は、第１の半導体層と第２の半導体層を部分的
に短絡しておくことにより、第１、第２、及び第３の半
導体層から構成さるトランジスタ構造の電流増幅率を低
減させておくことができ、これにより、dV/dt耐量を高
くすることができる。

さらに、本発明の実施例は、前述と同様の機能を簡単
な構造で実現するために、前述の構造において、第１の
電極が形成されていない第１の半導体層にはオーミック
接触し、第２の半導体層の低不純物濃度領域にはショッ
トキー接合するよう、第３の電極で電気的に接続されて
いる部分を有するように構成し、これにより、第２の半
導体層が空乏化された場合、第３の電極、第２の半導体
層、及び第３の半導体層による構造がパンチスルーを起
こすようにされ、第１の半導体層と第２の半導体層とか
らなる第１のpn接合部分において、第２の半導体層の一
部分が高不純物濃度となるように形成しておくことによ
り、前記高不純物濃度の第２の半導体層と第１の半導体
層からなる第１の電位障壁を有するpn接合部分での電界
強度が高くなってなだれ降伏を生じさせ、このなだれ降
伏により流れる電流がトリガー電流となってパイロット
サイリスタを点弧させることができるので、極めて簡単
な構成とすることができる。

さらに、前述した本発明の実施例は、第１の耐圧より
低い電圧で第１の半導体層あるいは第３の電極に空乏層
が到達し、該空乏層が形成される第２の半導体層の一主
表面から見た単位面積当りの不純物濃度の総量及び単位
面積当りの不純物濃度が他の第２の半導体層の一主表面
から見た単位面積当りの不純物濃度の総量及び単位面積
当りの不純物濃度よりも少ない部分とすることにより、
任意に設定したブレークオーバ電圧が印加された場合、
第２の半導体層の空乏層の幅を広く設定できるので、所
定のブレークオーバ電圧のばらつきを極めて小さくでき
るので、製造プロセス上での制御性を著しく高めること
ができる。

［発明の効果］ 以上説明したように本発明によれば、温度変化が極め
て小さい、所定の値に設定されたブレークオーバー電圧
を得ることができ、これにより、使用温度に影響される
ことなく、広い温度範囲に渡って、確実に過電圧自己保
護を行うことのできる半導体装置を提供することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す平面図及び断面図、第
２図は本発明の動作原理を説明する図、第３図、第４
図、第５図及び第６図は本発明の他の実施例を示す断面
図である。 １、12、13……ｎエミッタ層、２……ｐベース層、３…
…ｎベース層、４……ｐエミッタ層、21、31……ｐベー
ス層、ｎベース層に拡がる空乏層、10、11……n⁺層、20
……p⁺層、25……p^-層、110、120、100……カソード電
極、200……アノード電極、300……電極。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】一対の主表面を有し、少なくとも３層以上
   の半導体層が隣接されて形成され、一方の主表面には第
   １の導電型を有する高不純物濃度の第１の半導体層が下
   層に隣接する第２の半導体層上に隔離されて複数個形成
   され、第２の半導体層の他方に隣接する第１の導電型の
   第３の半導体層、第２の導電型の第４の半導体層が順次
   形成され、さらに、第１の半導体層及び第４の半導体層
   にはそれぞれ第１の電極、第２の電極が形成されて構成
   される半導体装置において、第１の半導体層の一部分
   に、第１の電極が形成されていない部分を設け、この部
   分の第１の半導体層と第２の半導体層からなるpn接合部
   分において第２の半導体層が高不純物濃度となるように
   形成されたことを特徴とする過電圧自己保護型半導体装
   置。
2. 【請求項２】前記第１の半導体層に第１の電極が形成さ
   れていない部分における第１、第２、第３及び第４の半
   導体層からなる構造は、第１の半導体層に第１の電極が
   形成されている部分の構造が有する第１の耐圧より低い
   逆バイアス電圧で、第２の半導体層内に拡がる空乏層が
   第１の半導体層に到達し、前記高不純物濃度の第２の半
   導体層と第１の半導体層からなるのpn接合部分での電界
   強度が高くなり、これによりなだれ降伏を生じることを
   特徴とする特許請求の範囲第１項記載の過電圧自己保護
   型半導体装置。
3. 【請求項３】前記第１の半導体層と第２の半導体層とが
   第１の電極で電気的に接続されている部分を有すること
   を特徴とする特許請求の範囲第１項または第２項記載の
   過電圧自己保護型半導体装置。
4. 【請求項４】前記第１の電極が形成されていない第１の
   半導体層と第２の半導体層の低不純物濃度領域とが第３
   の電極により電気的に接続されている部分を有すること
   を特徴とする特許請求の範囲第１項、第２項または第３
   項記載の過電圧自己保護型半導体装置。
5. 【請求項５】前記第１の耐圧より低い電圧で第１の半導
   体層あるいは第３の電極に空乏層が到達し、該空乏層が
   形成される第２の半導体層の一主表面から見た単位面積
   当りの不純物濃度の総量及び単位体積当りの不純物濃度
   が、他の第２の半導体層の一主表面から見た単位面積当
   りの不純物濃度の総量及び単位体積当りの不純物濃度よ
   りも少ないことを特徴とする特許請求の範囲第２項、第
   ３項または第４項記載の過電圧自己保護型半導体装置。