JPH0480965A - 過電圧自己保護型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、過電圧自己保護型半導体装置に係り、特に、
半導体装置の降伏電圧を越える過電圧が印加された場合
に安全にターンオンすることにより、半導体装置を過電
圧に対して保護することのできる過電圧自己保護型半導
体装置に関する。

［従来の技術］ 過電圧に対して自己保護機能を有する半導体装置に関す
る従来技術として、例えば、特開昭５９１２３００号公
報等に記載された技術が知られている。

この従来技術は、サイリスタの一部分に他の領域より順
方向阻止電圧が低くなるような電圧降伏領域を設けるも
のである。すなわち、サイリスタのｐベース層の一部を
井戸型に食刻して、再度ｐ型不純物を熱拡散してｐベー
ス層を形成し、新たに形成したｐべ＝ス層の湾曲部に電
界を集中させて、なだれ降伏を生じさせ、そのときの電
流をトリガー電流として、パイロットサイリスタを点弧
させるようにしたものである。

また、過電圧に対する自己保護機能を有する半導体装置
に関する他の従来技術として、例えば、特開昭５９−１
５８５６０号公報に記載された技術が知られている。

この従来技術は、サイリスタのｐベース領域の一部分に
凹みを持たせ、ｎベースの厚みを少なくした部分サイリ
スタを形成し、順方向電圧が印加されたとき、この部分
サイリスタのｐｎｐ部分がパンチスルーするようにし、
これにより、過電圧から自己保護を行う光サイリスタに
関するものである。

［発明が解決しようとする課題］ 前述した前者の従来技術は、いわゆる主サイリスタの阻
止電圧より低い阻止電圧を有する箇所を、サイリスタ内
に設けることができるという長所を有するものであるが
、所定の電圧値を得るためには、新たに形成するｐベー
ス拡散層の不純物濃度分布の最適化、湾曲部の曲率半径
の最適化を図る必要があるが、これらの最適化を行うこ
とが困難であるという問題点を有している。また、この
従来技術は、降伏電圧を決定する動作原理がアバランシ
ェであるために、降伏電圧の温度変化が大きく、使用温
度が高くなると、低い阻止電圧を有する箇所の降伏電圧
が本来の降伏電圧にまで達することがあり、過電圧保護
機能が高温では達成できないという問題点を有している
。

一方、前述した後者の従来技術は、いわゆるｐｎｐトラ
ンジスタ部のパンチスルー現象を利用したものであり、
所定の電圧を得るのに適した構造であるが、高温になる
とリーク電流が増大するため、ブレークオーバ電圧が高
温において著しく低下するという問題点を有している。

本発明の目的は、前述した従来技術の問題点を解決し、
所定の値に設定されたブレークオーバ電圧を得ることが
でき、また、その温度変化が極めて小さい過電圧自己保
護型半導体装置を提供することにある。

［課題を解決するための手段］ 本発明によれば前記目的は、一対の主表面を有し、少な
くとも３層以上の半導体層が隣接されて形成され、主電
流を流すサイリスタ部と、補助サイリスタ部と、パイロ
ットサイリスタ部と、ブレークオーバ部とを備える半導
体装置において、前記ブレークオーバ部が、一主表面に
、高不純物濃度の半導体層と、該半導体層に隣接する反
対導電型の高不純物濃度の半導体層とを備えて構成され
、前記高不純物濃度のお互いに反対導電型の半導体層の
接合部が、該接合部に熱平衡状態で存在する空乏層と、
半導体装置に順方向阻止電圧が印加される二とにより、
前記半導体層の下層に形成されている半導体層内に延び
る空乏層とが、前記高不純物濃度の半導体層の下部に接
した後に接触し、これによりアバランシェ降伏するよう
にする二とにより達成される。

すなわち、本発明は、一対の主表面を有し、少なくとも
３層以上の半導体層が隣接されて形成され、一方の主表
面には第１の導電型を有する高不純物濃度の第１の半導
体層が下層に隣接する第２の半導体層上に隔離されて複
数個形成され、第２の半導体層の他方に隣接する第１の
導電型の第３の半導体層、第２の導電型の第４の半導体
層が順次形成され、さらに、第１の半導体層及び第４の
半導体層にはそれぞれ第１の電極、第２の電極が形成さ
れて構成される半導体装置において、第１の半導体層の
一部分に、第１の電極が形成されていない部分を設け、
この部分の第１の半導体層と第２の半導体層からなる電
位障壁を有するｐｎ接合部分において第２の半導体層が
高不純物濃度となるように形成され、萌記第１の半導体
層に第１の電極が形成されていない部分における第１、
第２、第３及び第４の半導体層からなる構造が、第１の
半導体層に第１の電極が形成されている部分の構造が有
する第１の耐圧より低い逆バイアス電圧で、第２の半導
体層内に拡がる空乏層が第１の半導体層に到達し、前記
高不純物濃度の第２の半導体層と第１の半導体層からな
るのｐｎ接合部分での電界強度が高くなり、これにより
なだれ降伏を生じるように構成されている。

本発明の半導体装置は、このなだれ降伏により流れる電
流がトリガー電流となってブレークオーバすることにな
る。

また、本発明は、急俊な電圧上昇率を有する電圧が印加
された場合にも、半導体装置が誤動作あるいは破壊しな
いようにするために、前述の構造において、第１の半導
体層と第２の半導体層とが第１の電極で電気的に接続さ
れている部分を有するように構成されている。

さらに、本発明は、同様の機能を藺草な構造で実現する
ために、前記の構造において、第１の電極が形成されて
いない第１の半導体層と第２の半導体層の低不純物濃度
領域とが第３の電極で電気的に接続されている部分を有
するように構成されている。

さらに、本発明は、第１の耐圧より低い電圧で第１の半
導体層あるいは第３の電極に空乏層を到達させるために
、該空乏層が形成される第２の半導体層の一主表面から
見た単位面積当りの不純物濃度の総量及び単位体積当り
の不純物濃度が、他の第２の半導体層の一主表面から見
た単位面積当たりの不純物濃度の総量及び単位体積当り
の不純物濃度よりも少なくなるように形成し、ブレーク
オーバ電圧の制御性を著しく高めるように構成されてい
るいる。

［作　用］ 本発明による過電圧自己保護型半導体装置によれば、第
】の主電極が接していない第１の半導体層と第２の半導
体層からなる第１のｐｎ接合部分において第２の半導体
層の一部分が高不純物濃度となるように形成されている
ので、第１の電極力半導体領域に形成されている第１、
第２、第３乃び第４の半導体層の構成からなる部分にお
ける電圧より低い所定の高電圧が印加された場合、第１
の主電極が接していない部分における第２の半導体領域
がパンチスルーし、前記高不純物濃度の第２の半導体層
と第１の半導体層からなる第１のｐｎ接合部分での電界
強度が高くなりなだれ降伏を生じさせることができる。

このなだれ降伏により流れる電流は、パイロットサイリ
スタのトリガー電流として利用される。

また、本発明は、急俊な電圧上昇率を有する電圧が印加
された場合にも、誤動作しないようにするために、前述
の構造において、主電流が流れる第１の半導体層と第２
の半導体層とが第１の主電極で電気的に接続されている
部分を有するように第１の半導体層と第２の半導体層と
が部分的（こ短絡されているので、変位電流を短絡抵抗
によりバイパスでき、高い電圧上昇率を有する電圧か印
加された場合にも破壊されることがない。

さらに、本発明は、同様な機能を簡単な構造で実現する
ために、前述の構造において、第１の主電極が形成され
ていない第１の半導体層と第２の半導体層の低不純物濃
度領域とが第３の電極で電気的に接続されている部分を
有するように形成されている。これにより、第２の半導
体層が空乏化された場合、第３の電極、第２の半導体層
、及び第３の半導体層の構造がパンチスルーを起こす。

このとき、第１の半導体層と第２の半導体層からなる第
１のｐｎ接合部分において、第２の半導体層の一部分が
高不純物濃度となるように形成されているので、前記高
不純物濃度の第２の半導体層と第１の半導体層とによる
第１の電位障壁を有するｐｎ接合部分での電界強度が高
くなりなたれ降伏が生じ、このなだれ降伏により流れる
電流かトリガー電流となってパイロットサイリスタを点
弧させることができる。

さらに、本発明は、第１の耐圧より低い電圧で第１の半
導体層あるいは第３の電極に空乏層を到達させるために
、該空乏層が形成される第２の半導体層の一生表面から
見た単位面積当りの不純物濃度の総量及び単位体積当り
の不純物濃度が、他の第２の半導体層の一生表面がら見
た単位面積当たりの不純物濃度の総量及び単位体積当り
の不純物濃度よりも少なくなるように形成されているの
で、これまで述べてきたパンチスルーした後、なだれ降
伏により流れる電流をトリガー電流とする過電圧自己保
護型半導体装置を製造するプロセス上での制御性、すな
わち生産性を著しく高める二とができる。

［実施例］ 以下、本発明による過電圧自己保護型半導体装置の実施
例を図面により詳細に説明する。

第１図（ａ）、（ｂ）は本発明の一実施例を示す平面図
及びＡ−Ａ’断面図である。

第１図（ｂ）において１Ｍは過電圧自己保護型半導体装
置の主電流が流れるサイリスタ部であり、該サイリスタ
部Ｍは、第１の半導体層であるｎエミツタ層１、第２の
半導体層であるｎベース層２、第３の半導体層であるｎ
ベース層３、第４の半導体層であるｎエミツタ層４の４
層の半導体層と、ｎエミツタ層４に接続されたアノード
Ｎ極２００と、ｎベース層２と部分的に短絡されてｎエ
ミツタ層１に接続されたカソード電極１００とを備えて
構成されている。

第１図（ｂ）において、Ａは補助サイリスタ部であり、
該補助サイリスタ部Ａは、ｎエミツタ層１３、ｎベース
層２、ｎベース層３、ｎエミツタ層４の４層の半導体層
と、アノード電極２００と、ｎベース層２と部分的に短
絡されてｎエミツタ層１３に接続されたカソード電極１
２０とにより構成されている。

また、Ｐはパイロットサイリスタ部であり、該パイロッ
トサイリスタ部Ｐは、ｎエミツタ層１２、ｎベース層２
、ｎベース層３、ｎエミツタ層４の４層の半導体層と、
アノード電極２００と、ｎベース層２と部分的に短絡さ
れてｎエミツタ層１２に接続されたカソード電極１１０
とにより構成されている。

さらに、第１図（ｂ）において、Ｔはパイロツトサイリ
スタをトリカーするためのある電圧か印加されたときに
電流が流れるようにしたブレークオーバ部であり、該ブ
レークオーバ部下は、高不純物濃度を有するｎ土層１１
、ｎ土層１１に接して形成されているｐ土層２０．ｎベ
ース層２、ｎベース層３、ｐエミッタ層４の５層の半導
体層と、アノード電極２００とにより構成されている。

第１図（ａ）に示すように、前述のブレークオーバ部下
、パイロットサイリスタＰ、補助サイリスタ部Ａは、タ
ーンオ〉の拡がりが均一になるように、ブレークオーバ
部Ｔの中央を中心として、同心円に形成されている。

なお、第１図（ｂ）において、１０はｎ土層１１に連続
してその中央底部に形成されるｎ土層であり、２１．３
１はそれぞれ順方向阻止電圧が印加されている場合のｎ
ベース層２、ｎベース層３の相部に拡がる空乏層である
。

第２図（ａ）、（ｂ）は本発明の動作原理を説明する図
であり、以下、本発明の一実施例の動作を説明する。

第２図（ａ）は第１図に示す実施例におけるカソード電
極１００が負、アノード電極２００が正となる順方向阻
止電圧か印加され、かつ、この印加電圧が所定のブレー
クオーバにまで達していない場合の空乏層の拡がりを示
しており、第２図（ｂ）はカソード電極１００が負、ア
ノード電極２００が正となる順方向阻止電圧が印加され
、かつ、この印加電圧が所定のブレークオーバにまで達
している場合の空乏層の拡がりを示している。

第１図（ａ）、（ｂ）に示す半導体装置に、順方向阻止
電圧が印加され、その印加電圧が高くなると、第２図（
ａ）に示すように、ｎベース層２に空乏層２１が拡がる
。この印加電圧がさらに大きくなると、第２図（ｂ）に
示すように、空乏層２１がｎ１層１１の底部のｎ中層１
０に到達し、その後、僅かの印加電圧の増加のみで、空
乏層２１は、ｎ＋層］１とｎベース層２とからなるｐｎ
接合の熱平衡状態で存在していた空乏層と接するように
なり、ｎ土層１１とｐ土層２０との間の電界強度か著し
く高くなり、アバラ〉シェ降伏が生じる。

二のアバランシェ降伏による電流がベース電流となりパ
イロットサイリスタが点弧することになる。

第２図（ｃ）は電圧電流特性の一例を示したものであり
、この図におけるＡ点、Ｂ点の電圧値は、半導体装置が
第２図（ａ）、（ｂ）に示した状態となる電圧値に相当
する。すなわち、半導体装置に印加される順方向阻止電
圧が、所定のブレークオーバ電圧ＶＢＯ以下の電圧（Ａ
点）の場合、ｎベース層２内にのびる空乏層２１は、ｎ
土層１１に到達しておらず、パイロットサイリスタは、
オフ状態のままである。そして、印加される順方向阻止
電圧が、所定のブレークオーバ電圧ＶＢＯの電圧値（Ｂ
点）に達すると、ｎベース層２にのびる空乏層２１は、
ｎ土層１１に到達して、その後、僅かに印加電圧が増加
しただけで、空乏層２１は、ｎ土層１１とｎベース層２
からなるｐｎ接合の熱平衡状態で存在していた空乏層と
接するようになり、ｎ土層１１とｐ土層２ｏとの間の電
界強度が著しく高くなり、第２図（ｂ）に示した。・λ
Ｖの点でアバランシェ降伏が生じる。

このアバランシェ降伏によって流れる電流が、パイロッ
トサイリスタのベース電流となり、第１図に示すパイロ
ットサイリスタ部Ｐがオン状態になる。このパイロット
サイリスタがオン状態になると、アノードのｐエミッタ
層４から正孔が多数注入されるが、この正孔電流が第１
図のパイロットサイリスタ部Ｐから主サイリスタ部Ｍに
流れるとき、この電流が補助サイリスタ部へのベース電
流となるので補助サイリスタ部Ａもターンオンする二と
になる。同様に、補助サイリスタ部Ａがオン状態になる
と、主サイリスタ部Ｍがオン状態になる。

なお、前述の説明では、補助サイリスタ部Ａは、一つの
みあるとしたが、必要によっては、複数個設けてもよい
。

第３図は本発明の第２の実施例の構成を示す断面図であ
り、二の第２の実施例は、本発明をプレーナ型の半導体
装置に適用したものである。第３図において、図の符号
のうち第１図に示したもと同−のものは、第１図に示し
たものと同様の役割を果たす。

第１図により説明した実施例は、ｎ土層１０を半導体基
板表面の凹部に形成していたが、第３図に示す本発明の
第２の実施例は、このｎ土層１０を、半導体基板表面か
ら深く形成したものであるこの本発明の第２の実施例に
よっても、第１図の実施例の場合と同様な効果を得るこ
とができる。

第４図は本発明の第３の実施例の構成を示す断面図であ
り、この第３の実施例は、第１図に示したようなｎ土層
１０を設けずに、電極３００をｎベース層２にはショッ
トキー接触し、ｎ土層１１にはオーミック接触させて設
けたものである。

この本発明の第３の実施例においても、その動作原理は
、第１図及び第２図により説明した実施例の場合とほぼ
同様であり、ｎベース層２でパンチスルーした後、ｎ土
層１１とｐ土層２０とのｐｎ接合部でアバランシェ電流
が流れ、その電流がパイロットサイリスタをトリガする
ことになる。

第５図（ａ）、　（ｂ）、（ｃ）、（ｄ）は本発明の第
４〜第７の実施例の構成を示す断面図であり、二ｔらは
、第１図及び第３図に示した実施例の変形例である。

第３図（ａ）に示す実施例は、第３図に示した実施例に
おけるｎ土層１０をパイロットサイリスタのｎエミツタ
層１２と同様のプロセスで形成して構成したものである
。そして、パイロットサイリスタに対するトリガー電流
を発生するブし一りオーバ部下におけるｎベース層２の
単位体積当りの不純物濃度を下げた、すなわち、空乏層
が広かりやすいｐ−ベース層２５を、図示のごとく新た
に形成している。

このような本発明の第４の実施例は、印加電圧が所定の
ブレークオーバ電圧ＶＢＯに達したときに、ｐ−ベース
層２５に拡がる空乏層がＤ土層］Ｏに届くように構成さ
れる。すなわち、二の場合、■）−ベース層２５には、
所定のブレークオーバ電圧Ｖ　Ｂ○に見合うｐ〜ベース
層２５か完全に空乏化した場合の電荷量があればよく、
ｐ−ベース層２５は、その厚みと単位体積当りの電荷量
との積が一定となるように設定される。

第５図（ｂ）の実施例は、同図（ａ）の場合と同様であ
るが、ｐ−ベース層２５がｎベース層２より浅く形成さ
れている点で相違する。

第５図（ａ）、（ｂ）に示す本発明の第４、第５の実施
例は、基本的には印加電圧が所定のブレークオーバ電圧
ＶＢ○に達したときに、ｐ−ベース層２５に拡がる空乏
層がｎ＋十層０に届くようにしておけばよく、第５図（
ｂ）に示すようにｐ−ベース層２５とｎベース層３との
接合の位置が、ｎベース層２とｎベース層３との接合の
位置より上にあってもよい。

第５図（Ｃ）に示す第６の実施例も、同図（ｂ）の場合
と同様であるが、ｐ−ベース層２５がｎベース層２の横
方向拡散により形成されている点で、第５図（ｂ）と相
違している。

第５図（ｄ）に示す第７の実施例は、同図（ａ）の場合
と同様のｐ−ベース層２５を形成しておき、この部分を
、第１図に示した実施例の場合のように、表面から食刻
し、その箇所にｎ土層１０を形成したものである。

これらの本発明の第６、第７の実施例によっても、第１
図、第２図に示した本発明の実施例の場合と同様な効果
を得ることができる。

第６図（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明の第８
〜第１１の実施例の構成を示す断面図である。

これらの実施例は、第５図（ａ）、（ｂ）、（Ｃ）、（
ｄ）に示した実施例に第４図により説明した実施例の原
理を適用した変形例であり、基本的な動作は第４図で説
明したと同様であるので、これらの説明については省略
する。

なお、前述した本発明の実施例は、原理的な説明を容易
にするために、第１図ないし第６図において便宜上、高
不純物濃度のｐ土層２０を設けたとして説明したが、通
常ｐベース層は拡散法で形成できることから、半導体基
板表面においては高不純物濃度になっていることが多い
。従って、ｎベース層２の表面が高不純物濃度である場
合には必すしもｐ土層２０を設ける必要はない。さらに
、ｐ＋２０は、ブレークオーバ部のみに形成するとして
説明したが、パイロットサイリスタ部、補助サイリスタ
部、主サイリスタ部のｐ層表面に形成してもよい。

前述したように、本発明による過電圧自己保護型半導体
装置の実施例は、所定の高電圧が印加された場合、第２
半導体領域がパンチスルーし、第１の半導体層と第２の
半導体層からなる第１のｐｎ接合部分において第２の半
導体層の一部分か高不純物濃度となるように形成してお
くことにより、前記高不純物濃度の第２の半導体層と第
１の半導体層からなる第１の電位障壁を有するｐｎ接合
部分での電界強度か高くなり、なだれ降伏を生じさせる
ことができ、このなだれ降伏により流れる電流がトリガ
ー電流となってパイロットサイリスタを点弧させること
ができる。

従って、第２半導体領域がパンチスルーしている状態に
おいても、そのリーク電流は、第１の半導体層に電極が
形成されていない場合、単に空乏層内の発生電流たけで
あり、棲めて低い値を有し、パイロットサイリスタか誤
動作する二とがない。

また、第２半導体領域がパンチスルーした後、第１の半
導体層と第２の半導体層からなる第１のＬ）ｎ接合部分
において第２の半導体層の一部分が高不純物濃度となる
ように形成しておくことにより、前記高不純物濃度の第
２の半導体層と第１の半導体層からなる第１の電位障壁
を有するｐｎ接合部分での電界強度が高くなりなたれ降
伏を生じるか、二のなだれ降伏電圧は高不純物濃度で形
成されるもので、高々５０Ｖ程度であり、温度変化を考
慮しても１００Ｖまでの変化が生じるたけであり、数ｋ
　Ｖのブレークオーバ電圧に対しては、はとんど無視で
きつる変化であるのでブレークオーバ電圧の温度変化が
極めて小さいものとする二とができる。

また、前述した本発明の実施例は、急俊な電圧上昇率を
有する電圧か印加された場合にも、誤動作を生起させな
いようにするために、主電流か流れる第１の半導体層と
第２の半導体層とか第１の電極で電気的に接続されてい
る部分を有するように構成される。すなわち、本発明の
実施例は、第１の半導体層と第２の半導体層を部分的に
短絡しておくことにより、第１、第２、及び第３の半導
体層から構成さるトランジスタ構造の電流増幅率を低減
させておくことができ、これにより、ｄ　Ｖ／ｃｌｔ耐
量を高くすることができる。

さらに、本発明の実施例は、前述と同様の機能を簡単な
構造で実現するために、前述の構造において、第１の電
極が形成されていない第１の半導体層にはオーミック接
触し、第２の半導体層の低不純物濃度領域にはショット
キー接合するよう、第３の＠榛で電気的に接続されてい
る部分を有するように構成し、これにより、第２の半導
体層か空乏化された場合、第３の電極、第２の半導体層
、及び第３の半導体層による構造がパンチスルーを起こ
すようにされ、第】の半導体層と第２の半導体層とから
なる第１のｐｎ接合部分において、第２の半導体層の一
部分か高不純物濃度となるように形成しておくことによ
り、前記高不純物濃度の第２の半導体層と第１の半導体
層からなる第１の電位障壁を有するｐｎ接合部分での電
界強度か高くなってなだれ降伏を生じさせ、このなだれ
降伏により流れる電流がトリガー電流となってパイロッ
トサイリスタを点弧させることができるので、極めて簡
単な構成とすることができる。

さらに、前述した本発明の実施例は、第１の耐圧より低
い電圧で第１の半導体層あるいは第３の電極に空乏層が
到達し、該空乏層が形成される第２の半導体層の一生表
面から見た単位面積当りの不純物濃度の総量及び単位面
積当りの不純物濃度か他の第２の半導体層の一生表面か
ら見た単位面積当りの不純物濃度の総量及び単位体積当
りの不純物濃度よりも少ない部分とすることにより、任
意に設定したブレークオーバ電圧が印加された場合、第
２の半導体層の空乏層の幅を広く設定できるので、所定
のブレークオーバ電圧のばらつきを極めて小さくできる
ので、製造プロセスＬでの制御性を著しく高めることが
できる。

［発明の効果］ 以上説明したように本発明によれば、温度変化が極めて
小さい、所定の値に設定されたブレークオーバー電圧を
得る二とかでき、これにより、使用温度に影響される二
となく、広い温度範囲に渡って、確実に過電圧自己保護
を行う二とのできる半導体装置を提供することかできる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す平面図及び断面図、第
２図は本発明の動作原理を説明する図、第３図、第４図
、第５図及び第６図は本発明の他の実施例を示す断面図
である。 １．１２．１３・・・・・・ｎエミツタ層、２・・・・
・・ｐへ一ス層、３・・・・　ｎベース層、４・・・・
・ｎエミツタ層、２１．３１・・・・・ｎベース層、ｎ
ベース層に拡がる空乏層、１０．１１・・・・・ｎ土層
、２０・・・・・・ｐ土層、２５・・・・・・ｐ−層、
１１０．１２０．１００・・・・・・カソード電極、２
００・・・・・・アノード電柵、３００・・・・・電極
。 第３図 第５図 ３−一＼ Ｂ Ｂ ３−／＼ ３／ｎ８ 第６図 ３す ３−へ Ｂ ３Ｊ″′Ｘ Ｂ

Claims (1)

1. 【特許請求の範囲】 １、一対の主表面を有し、少なくとも３層以上の半導体
   層が隣接されて形成され、主電流を流すサイリスタ部と
   、補助サイリスタ部と、パイロットサイリスタ部と、ブ
   レークオーバ部とを備える半導体装置において、前記ブ
   レークオーバ部は、一主表面に、他のサイリスタ部の半
   導体層より高濃度の半導体層と、該半導体層に隣接する
   反対導電型の高濃度の半導体層とを備えて構成されるこ
   とを特徴とする過電圧自己保護型半導体装置。 ２、前記高濃度のお互いに反対導電型の半導体層の接合
   部は、該接合部に熱平衡状態で存在する空乏層と、半導
   体装置に順方向阻止電圧が印加されることにより、前記
   半導体層の下層に形成されている半導体層内に延びる空
   乏層とが、前記他のサイリスタ部の半導体層より高濃度
   の半導体層の下部に接した後に接触し、これによりアバ
   ランシェ降伏することを特徴とする特許請求の範囲第１
   項記載の過電圧自己保護型半導体装置。 ３、一対の主表面を有し、少なくとも３層以上の半導体
   層が隣接されて形成され、一方の主表面には第１の導電
   型を有する高不純物濃度の第１の半導体層が下層に隣接
   する第２の半導体層上に隔離されて複数個形成され、第
   ２の半導体層の他方に隣接する第１の導電型の第３の半
   導体層、第２の導電型の第４の半導体層が順次形成され
   、さらに、第１の半導体層及び第４の半導体層にはそれ
   ぞれ第１の電極、第２の電極が形成されて構成される半
   導体装置において、第１の半導体層の一部分に、第１の
   電極が形成されていない部分を設け、この部分の第１の
   半導体層と第２の半導体層からなるｐｎ接合部分におい
   て第２の半導体層が高不純物濃度となるように形成され
   たことを特徴とする過電圧自己保護型半導体装置。 ４、前記第１の半導体層に第１の電極が形成されていな
   い部分における第１、第２、第３及び第４の半導体層か
   らなる構造は、第１の半導体層に第１の電極が形成され
   ている部分の構造が有する第１の耐圧より低い逆バイア
   ス電圧で、第２の半導体層内に拡がる空乏層が第１の半
   導体層に到達し、前記高不純物濃度の第２の半導体層と
   第１の半導体層からなるのｐｎ接合部分での電界強度が
   高くなり、これによりなだれ降伏を生じることを特徴と
   する過電圧自己保護型半導体装置。 ５、前記第１の半導体層と第２の半導体層とが第１の電
   極で電気的に接続されている部分を有することを特徴と
   する特許請求の範囲第３項または第４項記載の過電圧自
   己保護型半導体装置。 ６、前記第１の電極が形成されていない第１の半導体層
   と第２の半導体層の低不純物濃度領域とが第３の電極に
   より電気的に接続されている部分を有することを特徴と
   する特許請求の範囲第３項、第４項または第５項記載の
   過電圧自己保護型半導体装置。 ７、前記第１の耐圧より低い電圧で第１の半導体層ある
   いは第３の電極に空乏層が到達し、該空乏層が形成され
   る第２の半導体層の一主表面から見た単位面積当りの不
   純物濃度の総量及び単位体積当りの不純物濃度が、他の
   第２の半導体層の一主表面から見た単位面積当りの不純
   物濃度の総量及び単位体積当りの不純物濃度よりも少な
   いことを特徴とする特許請求の範囲第４項、第５項また
   は第６項記載の過電圧自己保護型半導体装置。