JP2023527310A - ベリリウムをドープしたショットキーコンタクト層を有する空乏モード高電子移動度電界効果トランジスタ半導体デバイス - Google Patents

ベリリウムをドープしたショットキーコンタクト層を有する空乏モード高電子移動度電界効果トランジスタ半導体デバイス Download PDF

Info

Publication number
JP2023527310A
JP2023527310A JP2022571130A JP2022571130A JP2023527310A JP 2023527310 A JP2023527310 A JP 2023527310A JP 2022571130 A JP2022571130 A JP 2022571130A JP 2022571130 A JP2022571130 A JP 2022571130A JP 2023527310 A JP2023527310 A JP 2023527310A
Authority
JP
Japan
Prior art keywords
nitride
iii
layer
beryllium
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022571130A
Other languages
English (en)
Other versions
JP7544455B2 (ja
Inventor
ファン,キウチュル
シュルツ,ブライアン,ディー.
ローガン,ジョン
レオニ,ロバート,イー.
コリアス,ニコラス,ジェイ.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2023527310A publication Critical patent/JP2023527310A/ja
Application granted granted Critical
Publication of JP7544455B2 publication Critical patent/JP7544455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432Heterojunction gate for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【要約】半導体デバイス(12)が:一対の積層III族窒化物半導体層であり、当該一対の半導体層の下層内に形成された2 DEGチャネルとのヘテロ接合を形成する積層III族窒化物半導体層(24, 22); 前記一対の積層III族窒化物半導体層の上層の上に配置されたソース電極(26); 前記一対の積層III族窒化物半導体層の前記上層の上に配置されたドレイン電極(28); 前記一対の積層III族窒化物半導体層の前記上層上に配置された、ベリリウムでドープされIII族窒化物材料のキャップ層であり、前記ソース電極のオーム接触領域から前記ドレイン電極のオーム接触領域まで延びるドープされたIII族窒化物材料のキャップ層(25);及び 前記ドープされたIII族窒化物材料のキャップ層とショットキー接触し、前記ソース電極と前記ドレイン電極との間に配置されたゲート電極(34);を含む。

Description

本開示は、一般に空乏モード(depletion mode)高電子移動度電界効果トランジスタ(HEMT)半導体デバイスに関連し、より詳細には、ショットキーコンタクト層を有する空乏モードHEMT半導体デバイスに関連する。
当技術分野で知られているように、GaN、AlGaN、InN、AlN、ScAlNなどのIII族窒化物材料に基づくダイオードやFET(電界効果トランジスタ)などのアクティブ半導体デバイスは、最近、材料、プロセス、デバイス及び設計技術の最適化によって達成される優れたRF/マイクロ波性能を実証している。例えば、以下の文献を参照されたい。GaN-Based Schottky Diode by Yaqi Wang, http://dx.doi.org/10.5772/intechopen.77024, Submitted: November 27th 2017 Reviewed: April 5th 2018 Published: September 12th 2018.
これらの半導体デバイスのSchottky障壁の高さを高める以前の試みは、窒化ケイ素又は酸化物、窒化アルミニウム又は酸化物及びその他のさまざまな誘電体膜などの誘電体絶縁体を導入して、MIS(金属-絶縁体-半導体)FETを形成することであった。このMISアプローチには、絶縁体膜と半導体との間の表面状態に関する問題がある。より具体的には、これらの表面状態はキャリアをトラップし、FETの不安定な動作を引き起こす。
InGaAs ショットキーダイオード上の薄いp型InGaAs層は、ショットキー障壁の高さを増加させることが報告されている(P.Kordos et al., Schottky barrier height enhancement on n-In0.53Ga0.47As, J.Appl.Phys. 72,2347(1992))。また、AlGaN/GaN HEMTs上にマグネシウム(Mg)をドープした5 nmのp-type GaNキャップ層がトランジスタの破壊電圧を増加させ、電流分散を減少させることが報告されている(Li et al., Device Characteristics of AlGaN/GaN HEMTs with p-Gan Cap Layer, ECS Journal of Solid State Science and Technology, 6(11)S3125-S3128(2017))。マグネシウムをドープしたp型GaNキャップデバイスが報告されているが、マグネシウムを使用すると、堆積システムにメモリ効果が生じ、将来の成長がマグネシウムのバックグラウンド不純物の取り込みレベルの増加のリスクにさらされる。マグネシウムのドーピングは、GaNに対して報告されている唯一のp型ドーパントである。
本開示に従って提供される半導体デバイス(12)は: 一対の積層III族窒化物半導体層であり、当該一対の半導体層の下層内に形成された2 DEGチャネルとのヘテロ接合を形成する積層III族窒化物半導体層(24, 22); 前記一対の積層III族窒化物半導体層の上層の上に配置されたソース電極(26); 前記一対の積層III族窒化物半導体層の前記上層の上に配置されたドレイン電極(28); 前記一対の積層III族窒化物半導体層の前記上層上に配置された、ベリリウムでドープされIII族窒化物材料のキャップ層であり、前記ソース電極のオーム接触領域から前記ドレイン電極のオーム接触領域まで延びるドープされたIII族窒化物材料のキャップ層(25);及び 前記ドープされたIII族窒化物材料のキャップ層とショットキー接触し、前記ソース電極と前記ドレイン電極との間に配置されたゲート電極(34); を含む。かくして、ドープされたIII族窒化物層のキャップ層はショットキー接触層としても機能する。
一実施形態では、ベリリウムでドープされたIII族窒化物材料のキャップ層は、ベリリウムでドープされた窒化ガリウムである。
一実施形態で提供される半導体デバイス(12)は: 基板(18); 前記基板上の一対のIII族窒化物層であり、当該一対のIII族窒化物層の下層内の2 DEGチャネルとのヘテロ接合を形成するIII族窒化物層(24, 22); 前記一対のIII族窒化物層の上層上にあるベリリウムでドープされたIII族窒化物キャップ層(25);及び 前記のベリリウムでドープされたIII族窒化物キャップ層の厚さが1 nmから10 nmである一部とのショットキー接触状態にある電気コンタクト(34);を含む。
一実施形態では、ベリリウムのドーピング濃度が1 x 1016/cm3から5 x 1019/cm3の範囲である。
本発明者らは、強化モードHEMTを作成しようとしていないため、ベリリウムをドープしたIII族窒化物キャップ層(Be:GaN)を薄く維持することによって、負のしきい値電圧(空乏モード)を維持しながら、わずかに高いショットキー障壁の利点を達成できることを認識した。上記HEMTは、本発明と同じ譲受人に譲渡された、2019年4月9日に出願された同時係属中の米国特許出願Serial No.16/379,077「SEMICONDUCTOR STRUCTURE HAVING BOTH ENHANCEMENT MODE GROUP III-N HIGH ELECTRON MOBILITY TRANSISTORS AND DEPLETION MODE GROUP III-N HIGH ELECTRON MOBILITY TRANSISTORS」に記載されており、この文献はここに参照により組み込まれており、バリア層とチャネル層との間の分極の不一致には上限がない。
発明者たちは、ショットキー障壁の高さを高めるためにp型の伝導性を必要とするのではなく、アクセプタトラップ状態で行うことができるように、有効なショットキー障壁の高さを変更するためにFermi準位の表面ピン止めをシフトすることができる必要があることを認識し、したがって、III族窒化物のドーパントとしてベリリウムを使用することができることを認識した。ベリリウムの使用は、III族窒化物の成長にマグネシウムよりもプロセスに優しいドーパントである。より具体的には、ある実施形態では、ドーピング濃度が5 x 1018/cm3のベリリウムは、非ドープGaNの100 Ohm-cmからベリリウムをドープしたGaNの2.2 x 103 Ohm-cmへとGaNの抵抗率を増加させることが発明者によって実験的に見出された。
さらに、発明者は、MBEによるGaNへのベリリウムのドーピングが、材料に追加の欠陥や無秩序や、最終的に構造の劣化につながることを生じさせずに5 x 1019/cm3まで可能であることを認識した。1 x 1016/cm3以下のドーピングレベルでは、増強されたショットキー障壁高さを実現するためのバンド構造のシフトにおいて非効率になる。さらに、ベリリウムの蒸気圧は、ベリリウムが望ましくないバックグラウンドドーピングを生成したり、MBE成長に使用された後にチェンバーメモリ効果が発生したりしないようなものである。本発明者らは、ある種の空乏モードAlGaN/GaN HEMT上でMBE成長させた5×1018/cm3のベリリウムをドープしたGaNの25 nmキャッピング層が、バンド構造を修正してエンハンスメントモードHEMTを生成でき、ベリリウムドーピングがGaNにアクセプタレベルの状態を効率的に生成できることを示唆することを実験的に見出した。
本発明者らは、GaN (Be:GaN) のアクセプタレベルのドーパントとして使用されるベリリウムが、例えば少なくとも900°Cまでの高温において、成長段階でも加工段階でも安定であることを認識した。ベリリウムのドーパントを含むGaN層の抵抗率は増加し、抵抗率が減少しp型の伝導性が観察されるマグネシウムをドープしたGaNとは異なる。このベリリウムをドープしたGaNは、ダイオードやFETのIII族窒化物材料構造の上にベリリウムをドープしたIII族窒化物キャップ層を1 nmから10 nmの厚さに成長させることによって、ダイオードやFETの有効ショットキー障壁高さを増加させる優れた材料を提供する。ベリリウムをドープしたキャップ層は、ショットキー障壁高さを増加させる。障壁の高さが高くなると、次のような多くの利点がある。1にゲート漏れ電流の低減;2に耐圧の上昇;3にダイオードとFETの信頼性を高める。さらに、この層はRFデバイスの電流分散を改善するための表面パッシベーションとして使用される。
さらに、本発明者らは、III族窒化物HEMTの表面にドープされたIII族窒化物キャップ層を追加しても、III族窒化物HEMTの2 DEGにおける分極誘起電荷の増加に寄与しないことを認識した。III族窒化物HEMTは、一対の積層III族窒化物層から形成される。積層III族窒化物層の対の下の1つはチャネル層であり、積み重ねられたIII族窒化物層の対の上の1つはバリア層である。積層III族窒化物層の対はヘテロ接合を形成し、ヘテロ接合界面での分極の不整合によりチャネル層に2 DEGが形成される。バリア層(barrier layer)は1つ以上のIII族窒化物層によって形成することができ、その結果、バリア層のIII族窒化物層が何らかの形でヘテロ接合での分極の不整合の確立に寄与する。III族窒化物キャップ層は、バリア層と直接接触する1つ以上のIII族窒化物半導体層とすることができる。III族窒化物キャップ層の材料はバリア層のIII族窒化物材料のような分極ミスマッチの増加に寄与せず、むしろIII族窒化物キャップ層の材料は表面の不動態化、漏れ、分散を改善する。
さらに本発明者らは、本出願における空乏モードHEMTの上の薄いベリリウムをドープしたIII族窒化物キャップ層の目的は、空乏モードHEMTとのゲート接触のショットキー障壁高さを増加させることであることを認識しており、空乏モードHEMTの2 DEGにおける電荷密度を維持するために、空乏モードHEMTのバリア層の上のベリリウムをドープしたIII族窒化物キャップ層の厚さは、バリア層の厚さの1/4未満でなければならない。
本開示の1つ以上の実施形態の詳細は、添付の図面及び以下の説明に記載されている。本開示の他の特徴、対象及び利点は、詳細な説明及び図面、並びに特許請求の範囲から明らかになるであろう。
図1は、本開示に従った半導体デバイスの断面の概略図である。 従来技術による半導体デバイスの伝導帯エネルギー図の概略図である。 本開示に従った半導体デバイスの伝導帯エネルギー図の概略図である。 各種図面中の同様な参照記号は、同様な要素を示している。
ここで図1を参照すると、空乏モード(depletion mode)(Dモード)電界効果トランジスタ12(ここではDモードHEMT)を有する半導体構造10が示されている。DモードHEMT 12は、図に示すように、ソース電極26、ドレイン電極28、及びソース電極26とドレイン電極28との間に配置されたゲート電極34を含む。
より具体的には、半導体構造10は、ここでは炭化ケイ素(SiC)などの単結晶基板18と、ここではエピタキシャル成長したIII族窒化物構造の半導体層20、22、24のスタックを含む;層20は、HEMT構造の核形成領域及びバッファ領域を形成するエピタキシャル成長したIII族窒化物材料の一つ以上であり、層22は、ここではGaNなどの層20材料よりも低い抵抗率で、エピタキシャル成長していないIII族窒化物チャネル材料であり、層24は、ここではAlGaNなどのエピタキシャル成長したIII族窒化物バリア(barrier)材料の一つ以上である。積層されたIII族窒化物半導体層22及び24の対は、GaNチャネル層22内の2次元電子ガス(2 Dimensional Electron Gas, 2 DEGと呼ぶ)チャネル(点線23で示される)とのヘテロ接合を形成する。ベリリウムをドープしたIII族窒化物キャップ層25、ここではベリリウムをドープしたGaNキャップ層25が、AlGaNバリア層24上に形成される。なお、GaNキャップ層25は、ソース電極26のオーム接触領域27からドレイン電極28のオーム接触領域29まで延びている。ゲート電極34は、ベリリウムをドープしたIII族窒化物キャップ層25とショットキー接触している。ソース電極26及びドレイン電極28は、GaNチャネル層22とオーム接触していることにも注目される。オーム接触領域27及び29は、金属接触の熱アニール又は半導体再成長プロセスによって形成することができ、2 DEG 23と、ソース・ドレイン電極26・28との間にオーム接触を提供する。オーム接触領域27及び29は、層25と24の無部分、一部、又は全部を形成前に除去する様々な方法によって達成することができる。
より具体的には、通常の方法で基板18並びに層20、22及び24を有する構造を形成した後、AlGaNバリア層24の表面にベリリウムをドープしたIII族窒化物キャップ層25を堆積させる。ここで、ベリリウムをドープしたIII族窒化物キャップ層25のIII族窒化物材料はGaNである。ここでは、例えば1 nmから10 nmのベリリウムをドープしたGaNを分子線エピタキシー装置を用いて堆積させ、それによって単結晶、エピタキシャル成長させたBe:GaN層;図のようなベリリウムをドープしたIII族窒化物キャップ層25を堆積させる。ピンチオフ電圧と相互コンダクタンスが大幅に低下してマイクロ波デバイスのRF性能に影響を与えることのないように維持し、Be:GaNキャップ層内にホールガスが形成されないようにするには、Be:GaNキャップ層の厚さをSchottkyゲート接触の下1 nmから10 nmに保つ必要がある。
この用途における空乏モードHEMTの上のベリリウムをドープしたIII族窒化物キャップ層の目的は、空乏モードHEMTとのゲート接触のショットキー障壁(Schottky barrier)の高さを高めることであることに注意されたい。空乏モードHEMTの2 DEGにおける電荷密度を維持するために、空乏モードHEMTの障壁層の上のベリリウムをドープしたIII族窒化物キャップ層の厚さは、障壁層の厚さの1/4未満である必要がある。
ここで、本実施形態では、ベリリウムはGaN中に5×1018/cm3のドーピング濃度を持ち、GaNの抵抗率を、アンドープGaNの100 Ohm-cmからベリリウムをドープしたGaNの2.2×103 Ohm-cmへと減少させることが発明者によって実験的に見出された。次に、キャップ層25の表面を開口部を有するマスクでマスクして、ソース及びドレイン電極26及び28が形成される予定のBe:GaNキャップ層25の部分を露出させる。ここでは、適切なエッチング液、例えば塩素ベースのドライプラズマエッチングを使用して、Be:GaNキャップ層25及び10 nm のAlGaNバリア層24をエッチングする。次に、ソース及びドレイン電極26、28を、金属合金と熱アニールを使用して、任意の通常の方法でチャネル層22の2 DEGとオーム接触に形成する。ソース及びドレイン電極26、28を形成した後、ゲート電極34を、図に示すように、Be:GaNキャップ層25とショットキーコンタクトに形成する。
ここで図2Aを参照すると、バンドエネルギーグラフ40が、Be:GaNキャップ層25が0 nmである構造10のAlGaN/GaN HEMT伝導バンドエネルギー曲線42を示している。伝導バンドエネルギーは、垂直エネルギー軸44と、構造10の表面下の距離を示す水平距離軸46に沿ってプロットされている。水平距離軸46は、AlGaN III族-窒化物バリア層24の表面に対応する0から始まり、右に増加するにつれて表面下の深くなる位置を表している。位置Xは、AlGaN III族-窒化物バリア層24とGaNチャネル層22との間の界面の位置を示している。AlGaN III族-窒化物障壁層24に対応する伝導帯エネルギー曲線の部分42は、0からXまでの障壁距離範囲48にわたってプロットされ、GaNチャネル層22に対応する伝導帯エネルギー曲線の部分42は、Xより大きい距離に対応して、バッファ距離範囲50に亘ってプロットされる。破線52はフェルミエネルギーを表し、網掛け領域54は、伝導帯エネルギー曲線42が破線52の下に落ち込んだとき、AlGaN III族-窒化物障壁層24とGaNチャネル層22との間の界面に形成される2 DEGチャネルを表す。有効ショットキー障壁高さは、表面と2 DEGの間、又は水平軸上の距離に関して0からXの間の伝導帯エネルギー曲線42の最高エネルギー点として定義される。記号φB 56は、バンドエネルギーグラフ40における有効ショットキー障壁高さのエネルギーレベルを表す。
ここで図2Bを参照すると、2番目のバンドエネルギーグラフ70が、Be:GaNキャップ層25を持つ構造10のBe:GaN/AlGaN/GaN HEMT伝導バンドエネルギー曲線72を示す。伝導バンドエネルギーは、垂直エネルギー軸44と、構造10の表面下の距離を示す水平距離軸46に沿ってプロットされる。水平距離軸46は、ベリリウムをドープしたGaNキャップ層25の表面に対応する0から始まり、右に増加するにつれて表面下のより深い位置を表す。位置Yは、ベリリウムをドープしたGaNキャップ層25とAlGaN III族-窒化物バリア層24との間の界面の位置を示す。位置X+Yは、AlGaN III-窒化物バリア層24とGaNチャネル層22との間の界面の位置を示す。伝導帯エネルギー曲線72のうち、ベリリウムをドープしたGaNキャップ層25に対応する部分は、0からYに延びるバリアキャップ距離範囲74にプロットされる。伝導帯エネルギー曲線72のうち、AlGaNグループIII-窒化物バリア層24に対応する部分は、YからX+Yに延びるバリア距離範囲48にプロットされる。伝導帯エネルギー曲線72のうち、GaNチャネル層22に対応する部分は、X+Yより大きい距離に対応するバッファ距離範囲50に亘ってプロットされる。有効ショットキー障壁高さは、表面と2 DEGとの間、又は水平軸の距離に関して0からX+Yの間の、伝導帯エネルギー曲線42の最高エネルギー点と定義される。
GaNにベリリウムをドーピングすることによって生じるアクセプタレベルの状態は、バンド構造内の上方シフトを引き起こし、それによって有効障壁高さを増加させる。記号φT 76は、バンドエネルギーグラフ70における有効ショットキー障壁高さのエネルギーレベルを表す。グラフ40に示す構造からの有効ショットキー障壁高さのエネルギー位置は、φB 56の記号で表される。記号ΔφB 78は、ベリリウムをドープしたGaNキャップ層25で達成された有効ショットキー障壁高さの正の増加を表す。
ここで認識されるべきであることとして、本開示によると、半導体デバイスには次のものが含まれる: 一対の積層III族窒化物半導体層であり、当該一対の半導体層の下層内に形成された2 DEGチャネルとのヘテロ接合を形成する積層III族窒化物半導体層(24, 22); 前記一対の積層III族窒化物半導体層の上層の上に配置されたソース電極(26); 前記一対の積層III族窒化物半導体層の前記上層の上に配置されたドレイン電極(28); 前記一対の積層III族窒化物半導体層の前記上層上に配置された、ベリリウムでドープされIII族窒化物材料のキャップ層であり、前記ソース電極のオーム接触領域から前記ドレイン電極のオーム接触領域まで延びるドープされたIII族窒化物材料のキャップ層(25);及び 前記ドープされたIII族窒化物材料のキャップ層とショットキー接触し、前記ソース電極と前記ドレイン電極との間に配置されたゲート電極(34)。半導体デバイスは、以下の特徴の1つ以上を、個別又は組み合わせて含むことができる。 前記のベリリウムでドープされたIII族窒化物材料のキャップ層は、ベリリウムでドープされた窒化ガリウムである; 前記のベリリウムでドープされたIII族窒化物材料は1 nmから10 nmの厚さを有する層である; 前記のベリリウムのドーピング濃度が1 x 1016/cm3から5 x 1019/cm3の範囲である; 前記半導体デバイスが空乏モード電界効果トランジスタである。
本開示によると、半導体デバイスには次のものが含まれることも理解されるべきである。 基板(18); 前記基板上の一対のIII族窒化物層であり、当該一対のIII族窒化物層の下層内の2 DEGチャネルとのヘテロ接合を形成するIII族窒化物層(24, 22); 前記一対のIII族窒化物層の上層上にあるベリリウムでドープされたIII族窒化物キャップ層(25);及び 前記のベリリウムでドープされたIII族窒化物キャップ層の一部とのショットキー接触状態にある電気コンタクト(34)。半導体デバイスは、個別に、又は組み合わせて、以下の特徴の1つ以上を含むことができる: 前記のベリリウムでドープされたIII族窒化物が1 nmから10 nmの厚さを有する層である; 前記のベリリウムのドーピング濃度が1 x 1016/cm3から5 x 1019/cm3の範囲である。
本開示の多くの実施形態を記載してきた。それにもかかわらず、本開示の精神及び範囲から逸脱することなく、様々な修正が加えられる可能性があることが理解されるであろう。AlGaNバリア層であるが、GaNチャネル層に共通のIII族窒化物バリア層が唯一適用可能なIII族窒化物バリア材料ではない。ウルツ鉱又は六方晶構造で窒素と結合したIII族元素の任意の組み合わせは、第2のIII族窒化物チャネル層との界面分極ミスマッチを生成し、2 DEGの形成に適用可能であろう。III族元素には、III A族元素(B、Al、Ga、In)とIII B族元素(Sc, Y, La及びランタニド)の両方、及びそれらのすべての組み合わせが含まれる。チャネル層とバリア層の組成は、全体にわたって均一である必要はなく、複数の層、III族元素の複数の組み合わせ、又はIII族元素組成の勾配から構成される場合がある。追加の実施形態には、ベリリウムをドープしたコンタクト層がデバイス全体で異なる厚さを持つ構造が含まれ、例えば、均一な10 nm厚のベリリウムをドープしたキャップ層をゲートコンタクト下の厚さ5 nmまでドライエッチングする。
さらに、他の単結晶基板18を使用してもよいことを理解すべきである。例えば、自立したIII族窒化物基板や、基板18の結晶構造に対して単一のよく定義された結晶方位を持つ1つ以上の結晶性のIII族窒化物上層の堆積を可能にする任意の結晶性基板である。これには、1つ以上の結晶性材料の別の結晶性材料への堆積を介して形成されたヘテロ接合構造や、結晶性で1つ以上のIII族窒化物材料の結晶成長をサポートする表面領域を定義するために1つ以上の層を結合することによって形成されたヘテロ接合構造が含まれる。従って、他の実施形態は以下のクレームの範囲内である。

Claims (10)

  1. 半導体デバイスであって:
    一対の積層III族窒化物半導体層であり、当該一対の半導体層の下層内に形成された2 DEGチャネルとのヘテロ接合を形成する積層III族窒化物半導体層;
    前記一対の積層III族窒化物半導体層の上層の上に配置されたソース電極;
    前記一対の積層III族窒化物半導体層の前記上層の上に配置されたドレイン電極;
    前記一対の積層III族窒化物半導体層の前記上層上に配置された、ベリリウムでドープされIII族窒化物材料のキャップ層であり、前記ソース電極のオーム接触領域から前記ドレイン電極のオーム接触領域まで延びるドープされたIII族窒化物材料のキャップ層;及び
    前記ドープされたIII族窒化物材料のキャップ層とショットキー接触し、前記ソース電極と前記ドレイン電極との間に配置されたゲート電極;
    を含む半導体デバイス。
  2. 前記のベリリウムでドープされたIII族窒化物材料のキャップ層は、ベリリウムでドープされた窒化ガリウムである、請求項1に記載の半導体デバイス。
  3. 前記のベリリウムでドープされたIII族窒化物材料は1 nmから10 nmの厚さを有する層である、請求項1に記載の半導体デバイス。
  4. 前記のベリリウムのドーピング濃度が1 x 1016/cm3から5 x 1019/cm3の範囲である、請求項1に記載の半導体デバイス。
  5. 前記のベリリウムをドープしたIII族窒化物材料が1 nmから10 nmの厚さを有する層である、請求項2に記載の半導体デバイス。
  6. 前記半導体デバイスが空乏モード電界効果トランジスタである、請求項1に記載の半導体デバイス。
  7. 半導体デバイスであって:
    基板;
    前記基板上の一対のIII族窒化物層であり、当該一対のIII族窒化物層の下層内の2 DEGチャネルとのヘテロ接合を形成するIII族窒化物層;
    前記一対のIII族窒化物層の上層上にあるベリリウムでドープされたIII族窒化物キャップ層;及び
    前記のベリリウムでドープされたIII族窒化物キャップ層の一部とのショットキー接触状態にある電気コンタクト;
    を含む半導体デバイス。
  8. 前記のベリリウムでドープされたIII族窒化物が1 nmから10 nmの厚さを有する層である、請求項7に記載の半導体デバイス。
  9. 前記のベリリウムのドーピング濃度が1 x 1016/cm3から5 x 1019/cm3の範囲である、請求項7に記載の半導体デバイス。
  10. 前記のベリリウムでドープされたIII族窒化物が1 nmから10 nmの厚さを有する層である、請求項9に記載の半導体デバイス。
JP2022571130A 2020-05-22 2021-03-03 ベリリウムをドープしたショットキーコンタクト層を有する空乏モード高電子移動度電界効果トランジスタ半導体デバイス Active JP7544455B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/881,412 2020-05-22
US16/881,412 US11362190B2 (en) 2020-05-22 2020-05-22 Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
PCT/US2021/020626 WO2021236199A1 (en) 2020-05-22 2021-03-03 Depletion mode high electron mobility field effect transistor (hemt) semiconductor device having beryllium doped schottky contact layers

Publications (2)

Publication Number Publication Date
JP2023527310A true JP2023527310A (ja) 2023-06-28
JP7544455B2 JP7544455B2 (ja) 2024-09-03

Family

ID=75223434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022571130A Active JP7544455B2 (ja) 2020-05-22 2021-03-03 ベリリウムをドープしたショットキーコンタクト層を有する空乏モード高電子移動度電界効果トランジスタ半導体デバイス

Country Status (6)

Country Link
US (1) US11362190B2 (ja)
EP (1) EP4154322A1 (ja)
JP (1) JP7544455B2 (ja)
KR (1) KR20230007512A (ja)
TW (1) TWI807272B (ja)
WO (1) WO2021236199A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068498A (ja) 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2002057158A (ja) 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP3428962B2 (ja) 2000-12-19 2003-07-22 古河電気工業株式会社 GaN系高移動度トランジスタ
US6583449B2 (en) 2001-05-07 2003-06-24 Xerox Corporation Semiconductor device and method of forming a semiconductor device
CN100359638C (zh) 2001-10-22 2008-01-02 耶鲁大学 超掺杂半导体材料的方法以及超掺杂的半导体材料和器件
JP4728582B2 (ja) 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US8044432B2 (en) 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7972915B2 (en) 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
DE112008000409T5 (de) 2007-02-16 2009-12-24 Sumitomo Chemical Company, Limited Epitaxiales Substrat für einen Feldeffekttransistor
US7728356B2 (en) 2007-06-01 2010-06-01 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
TWI499054B (zh) 2009-04-08 2015-09-01 Efficient Power Conversion Corp 補償式閘極金屬絕緣體半導體場效電晶體及其製造方法
JP2012523699A (ja) 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 改善されたゲート特性を有するエンハンスメントモード窒化ガリウムトランジスタ
JP5487749B2 (ja) 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
US8344420B1 (en) 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
JP2011108712A (ja) 2009-11-13 2011-06-02 New Japan Radio Co Ltd 窒化物半導体装置
FI2504353T4 (fi) 2009-11-23 2023-11-30 Cubist Pharmaceuticals Llc Lipopeptidikoostumukset ja vastaavat menetelmät
US8748244B1 (en) 2010-01-13 2014-06-10 Hrl Laboratories, Llc Enhancement and depletion mode GaN HMETs on the same substrate
US9263439B2 (en) 2010-05-24 2016-02-16 Infineon Technologies Americas Corp. III-nitride switching device with an emulated diode
JP5707767B2 (ja) 2010-07-29 2015-04-30 住友電気工業株式会社 半導体装置
US8895993B2 (en) 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
KR20130004707A (ko) 2011-07-04 2013-01-14 삼성전기주식회사 질화물 반도체 소자, 질화물 반도체 소자의 제조방법 및 질화물 반도체 파워소자
JP5902010B2 (ja) * 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5950643B2 (ja) 2012-03-19 2016-07-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5991018B2 (ja) 2012-05-16 2016-09-14 ソニー株式会社 半導体装置
US8933461B2 (en) 2012-08-09 2015-01-13 Texas Instruments Incorporated III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US9306009B2 (en) 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
KR20150011238A (ko) 2013-07-22 2015-01-30 삼성전자주식회사 질화물계 반도체 장치
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
WO2015135072A1 (en) 2014-03-12 2015-09-17 Gan Systems Inc. Power switching systems comprising high power e-mode gan transistors and driver circuitry
US9620598B2 (en) 2014-08-05 2017-04-11 Semiconductor Components Industries, Llc Electronic device including a channel layer including gallium nitride
CN106688084A (zh) 2014-09-09 2017-05-17 夏普株式会社 氮化物半导体层叠体的制造方法和氮化物半导体层叠体
JP6494361B2 (ja) 2015-03-25 2019-04-03 ローム株式会社 窒化物半導体デバイス
US9419125B1 (en) 2015-06-16 2016-08-16 Raytheon Company Doped barrier layers in epitaxial group III nitrides
JP6671124B2 (ja) 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
FR3043251B1 (fr) 2015-10-30 2022-11-11 Thales Sa Transistor a effet de champ a rendement et gain optimise
WO2017100141A1 (en) 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown silicon substrates with increased compressive stress
US9960262B2 (en) 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor
US10644127B2 (en) 2017-07-28 2020-05-05 Semiconductor Components Industries, Llc Process of forming an electronic device including a transistor structure
US10256332B1 (en) 2017-10-27 2019-04-09 Vanguard International Semiconductor Corporation High hole mobility transistor
US10998434B2 (en) 2017-12-22 2021-05-04 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
US11031493B2 (en) 2018-06-05 2021-06-08 Indian Institute Of Science Doping and trap profile engineering in GaN buffer to maximize AlGaN/GaN HEMT EPI stack breakdown voltage
JP7078133B2 (ja) 2018-11-16 2022-05-31 富士電機株式会社 半導体装置および製造方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement

Also Published As

Publication number Publication date
EP4154322A1 (en) 2023-03-29
JP7544455B2 (ja) 2024-09-03
US20210367055A1 (en) 2021-11-25
WO2021236199A1 (en) 2021-11-25
KR20230007512A (ko) 2023-01-12
US11362190B2 (en) 2022-06-14
TW202145579A (zh) 2021-12-01
TWI807272B (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
JP4022708B2 (ja) 半導体装置
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US9224596B2 (en) Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US9711633B2 (en) Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP4592938B2 (ja) 半導体装置
WO2010109566A1 (ja) 半導体装置及びその製造方法
KR102238369B1 (ko) 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
KR20110005775A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11545566B2 (en) Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US20110215424A1 (en) Semiconductor device and manufacturing method thereof
JP7544455B2 (ja) ベリリウムをドープしたショットキーコンタクト層を有する空乏モード高電子移動度電界効果トランジスタ半導体デバイス
US8283700B2 (en) Field effect transistor and manufacturing method thereof
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP2006059956A (ja) 半導体装置の製造方法
JP2016157801A (ja) 半導体装置およびその製造方法
WO2021229702A1 (ja) 半導体装置
CN111326577B (zh) 功率器件外延结构的制备方法及功率器件外延结构
CN118039665A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
JP2009070935A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240820

R150 Certificate of patent or registration of utility model

Ref document number: 7544455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150