JP2023508553A - 半導体構造の処理方法 - Google Patents

半導体構造の処理方法 Download PDF

Info

Publication number
JP2023508553A
JP2023508553A JP2022540435A JP2022540435A JP2023508553A JP 2023508553 A JP2023508553 A JP 2023508553A JP 2022540435 A JP2022540435 A JP 2022540435A JP 2022540435 A JP2022540435 A JP 2022540435A JP 2023508553 A JP2023508553 A JP 2023508553A
Authority
JP
Japan
Prior art keywords
semiconductor structure
substrate
etched
processing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022540435A
Other languages
English (en)
Inventor
シン－フン リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of JP2023508553A publication Critical patent/JP2023508553A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本願は半導体製造技術分野に関し、特に半導体構造の処理方法に関する。前記半導体構造の処理方法は、半導体構造を用意するステップであって、前記半導体構造は基板及び前記基板の表面領域にある複数のエッチング構造を含むステップと、少なくとも前記エッチング構造の内壁を被覆する過渡層を形成するステップであって、前記過渡層は前記エッチング構造に対する流体の毛細管力を低減し、及び倒壊構造を修復する犠牲層として用いられるステップと、前記半導体構造を乾燥させるステップと、前記過渡層を除去するステップと、を含む。本願は洗浄中にエッチング構造に倒壊又は変形が発生する確率を低下させ、半導体構造の性能を改善し、半導体デバイスの生産性及び歩留まり率を上げる。【選択図】図１

Description

（関連出願の相互参照）
本願は、２０２０年３月１１日に提出された、中国特許出願番号が２０２０１０１６６５７２．２であり、発明の名称が「半導体構造の処理方法」である優先権を主張し、その全ての内容が参照によって本出願に組み込まれる。
本願は半導体製造技術分野に関し、特に半導体構造の処理方法に関する。
近年、半導体産業の急速な発展に伴い、高アスペクト比（Ｈｉｇｈ－ａｓｐｅｃｔ－ｒａｔｉｏ：ＨＡＲと略称）のナノ構造は各分野において広く応用されている。技術的にナノデバイスへの需要が高まっている中、チップ生産過程では最小加工寸法が縮小の傾向になり、半導体生産技術全体は臨界寸法の更なる微細化という発展方向となっている。
ＤＲＡＭ等の半導体構造は、溝等のパターンのエッチングプロセスを完了した後、エッチング中に生成された副生成物又はエッチングによる残留重合物を除去するために、一般的にはウェット洗浄及び乾燥工程が必要である。しかし、ウェット洗浄及び乾燥中に、毛細管力の作用によりパターンの倒壊（破壊）又は変形が発生する。エッチングにより形成される溝の寸法が小さいほど、半導体構造に発生し得る流体張力が大きくなる。パターン倒壊を引き起こす要因は一般的に以下の３つがあり、即ち、１つ目は、ラプラス圧力（Ｌａｐｌａｃｅ ｐｒｅｓｓｕｒｅ）であり、２つ目は、付着力であり、３つ目は、静電気力、ファンデルワールス力及び水素結合作用である。高度なＤＲＡＭ製造プロセスにおいて、パターン倒壊は後期のチップの歩留まり率及び生産性に大きく影響するものでありながら、製造プロセスの成否を決める重要な要因ともなっている。特に、高アスペクト比を有するシャロートレンチアイソレーション（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ：ＳＴＩと略称）は、ウェット洗浄中に毛細管力の作用によるパターン倒壊又は変形がもっと酷い。したがって、パターン倒壊のリスクの排除又は低減は、ＤＡＲＭ等の半導体デバイスの生産に極めて重要な役割を果たす。
しかし、より高度なＤＲＡＭ製造プロセスにおいて、構造寸法の縮小及びＨＡＲの需要に伴い、洗浄時の液体環境の安定性は大きな課題となり、洗浄液体の表面効果は製造プロセスの品質を左右する主な要因となる。具体的には、ウェット洗浄中に、パターン構造に作用する毛細管力はパターンの倒壊を引き起こす可能性がある。ＨＡＲ構造に対して表面修飾処理を行って、パターンの倒壊を低減することが可能であるが、このような処理方法は他の負の効果、例えばＨＡＲ構造の超疎水性効果を招く。このような超疎水性効果は構造間への水溶液の浸透を阻止し、さらにウェット洗浄の効果を低下させる。また、ＳＴＩ製造プロセスを例として、洗浄後に乾燥プロセス前に表面修飾剤を添加することによって、パターンの倒壊を効果的に防止することができるが、表面修飾添加剤はＳＴＩ構造の底部に残留し、さらに半導体デバイスの異常を引き起こすことがある。
したがって、どのように洗浄中に半導体構造にパターン倒壊又は変形が発生しやすいという問題を軽減して、半導体構造の性能を改善し、半導体デバイスの歩留まり率を上げるかは、現在、早急に解決すべき技術的課題である。
本願は、洗浄中に半導体構造にパターン倒壊（破壊）又は変形が発生しやすいという問題を解決して、半導体構造の性能を改善し、半導体デバイスの歩留まり率を上げるための半導体構造の処理方法を提供する。
上記問題を解決するために、本願は半導体構造の処理方法を提供する。前記方法は、
半導体構造を用意するステップであって、前記半導体構造は基板及び前記基板の表面領域にある複数のエッチング構造を含むステップと、
少なくとも前記エッチング構造の内壁を被覆する過渡層を形成するステップであって、前記過渡層は前記エッチング構造に対する流体の毛細管力を低減し、及び倒壊（破壊）構造を修復する犠牲層として用いられるステップと、
前記半導体構造を乾燥させるステップと、
前記過渡層を除去するステップと、を含む。
選択的に、前記エッチング構造は溝であり、且つ前記基板の表面領域にある前記溝の数は複数であり、
前記溝の深さと前記溝の最小幅との比は８より大きい。
選択的に、複数の前記溝は前記基板の表面領域において平行に配列され、
隣接する前記溝間のパターン線幅は２０ｎｍ未満である。
選択的に、半導体構造を用意するステップは具体的に、
基板を用意するステップと、
前記基板をエッチングし、前記基板の表面領域に、底部が基板内部まで延びる複数の前記溝を形成して、前記半導体構造を形成するステップと、
前記半導体構造を清浄し、エッチングで前記溝が形成された後の異物を除去するステップと、を含む。
選択的に、前記半導体構造を清浄するステップは具体的に、
プラズマアッシングプロセスを用いて前記半導体構造を処理し、エッチングで前記溝が形成された後の残留重合物を除去するステップと、
ウェット洗浄プロセスを用いて前記半導体構造を処理し、エッチング及びアッシング後の副生成物及び汚染物を除去するステップと、を含む。
選択的に、プラズマアッシングプロセスを用いて前記半導体構造を処理するステップは具体的に、プラズマ化された酸素で前記半導体構造の表面をアッシング処理して、エッチングで前記溝が形成された後の前記残留重合物を除去するステップを含む。
選択的に、前記酸素の流量と、水素と窒素の混合ガスの流量との比は１０：１であり、水素と窒素の混合ガスにおいて前記水素の体積比は４％である。
選択的に、少なくとも前記エッチング構造の内壁を被覆する過渡層を形成するステップは具体的に、
前記半導体構造を酸化し、少なくとも前記溝の内壁を被覆する酸化層を形成するステップを含み、前記酸化層は前記過渡層である。
選択的に、前記半導体構造を酸化するステップは具体的に、
酸化性液体で前記半導体構造を処理するステップを含み、前記酸化性液体が少なくとも前記溝に一杯に填充され、
前記酸化性液体はオゾン水であるか、又はアンモニア水と過酸化水素水の混合溶液である。
選択的に、酸化性液体で前記半導体構造を処理するステップは具体的に、回転している前記半導体構造の表面に前記酸化性液体を噴射し、前記半導体構造を浸潤するステップを含む。
選択的に、前記酸化層の厚さは２Å～１２Åである。
選択的に、前記過渡層を除去するステップは具体的に、フッ化水素とアンモニアガスの混合ガスをエッチングガスとして用い、前記過渡層を除去するステップを含む。
選択的に、フッ化水素とアンモニアガスの混合ガスをエッチングガスとしてエッチング除去する前記過渡層と前記基板の合計厚さは１ｎｍ～１０ｎｍである。
選択的に、フッ化水素とアンモニアガスの流量比は（１～２）：１である。
選択的に、前記半導体構造を乾燥させるステップは具体的に、所定温度のイソプロパノールで前記半導体構造を処理して、前記半導体構造の表面領域の水分を除去するステップを含む。
選択的に、前記過渡層を除去するステップの後に、前記半導体構造をガスでパージするステップをさらに含む。
本願で提供される半導体構造の処理方法は、エッチング構造の内壁に、エッチング構造に対する流体の毛細管力を低減するための過渡層を形成することで、後続でエッチング構造を乾燥させる時に、エッチング構造に倒壊（破壊）又は変形が発生する確率を低下させるとともに、乾燥後に前記エッチング構造の内壁を被覆する前記過渡層を除去し、エッチング構造のパターン間の引力を遮断することで、前の乾燥プロセスにおいて変形した前記エッチング構造を未変形の状態に復元させ、それにより、エッチング構造に倒壊又は変形が発生する確率をさらに低下させ、半導体構造の性能を改善し、半導体デバイスの生産性及び歩留まり率を上げる。
本願の具体的な実施形態における半導体構造の処理方法のフローチャートである。 本願の具体的な実施形態における半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における別の半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における別の半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における別の半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における別の半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における別の半導体構造の処理過程での主なプロセスの模式図である。 本願の具体的な実施形態における半導体構造の処理過程での処理チャンバの断面模式図である。 本願の具体的な実施形態における半導体構造の処理過程での処理チャンバの断面模式図である。 本願の具体的な実施形態における半導体構造の処理過程での処理チャンバの断面模式図である。 本願の具体的な実施形態における半導体構造の処理過程での処理チャンバの断面模式図である。 本願の具体的な実施形態における半導体構造の処理過程での処理チャンバの断面模式図である。 本願の具体的な実施形態における半導体構造の処理過程での処理チャンバの断面模式図である。 本願の具体的な実施形態における半導体構造の処理過程での処理チャンバの断面模式図である。 本願の具体的な実施形態における半導体構造の処理過程での処理チャンバの断面模式図である。
以下において図面を参照しながら本願で提供される半導体構造の処理方法の具体的な実施形態を詳細に説明する。
本具体的実施形態は、半導体構造の処理方法を提供し、図１は本願の具体的な実施形態における半導体構造の処理方法のフローチャートであり、図２Ａ～２Ｆは本願の具体的な実施形態における半導体構造の処理過程での主なプロセスの模式図であり、図４Ａ～４Ｈは本願の具体的な実施形態における半導体構造の処理過程での処理チャンバの断面模式図である。図１、図２Ａ～図２Ｆ及び図４Ａ～図４Ｈに示すように、本具体的実施形態で提供される半導体構造の処理方法は、以下のステップを含む。
ステップＳ１１で、図２Ａに示すように、半導体構造を用意し、前記半導体構造は基板２０及び前記基板２０の表面領域にある複数のエッチング構造２２を含む。
本具体的実施形態において、前記エッチング構造２２はドライエッチング等のプロセスによって前記基板２０中に形成されるいかなる構造であってもよい。選択的に、前記エッチング構造は溝であり、且つ前記基板の表面領域にある前記溝の数は複数であり、前記溝の深さＨと前記溝の最小幅Ｗとの比は８より大きい。
選択的に、複数の前記溝は前記基板２０の表面領域において平行に配列され、隣接する前記溝間のパターン線幅Ｄは２０ｎｍ未満である。
具体的には、前記エッチング構造２２は前記基板２０の表面から前記基板２０に垂直な方向（即ち、図２Ａ中のＹ軸方向）に沿って前記基板２０内部へ延びる溝、例えばＳＴＩであってもよい。半導体製造プロセスにおいて、高アスペクト比を有する前記溝は洗浄中に倒壊又は変形がより発生しやすいので、本具体的実施形態で提供される前記半導体構造の処理方法は、高アスペクト比を有する溝に洗浄中に倒壊又は変形が発生することを防止する効果がより著しくなる。図２Ａは５個の溝が前記基板２０の表面領域（即ち、図２Ａ中のＸ軸方向）において平行に配列される様子を示し、実際の使用において、溝の具体的な数は当業者が実際の必要に応じて選択し得るものである。複数の前記溝のアスペクト比は同じであってもなくてもよい。本具体的実施形態に記載の「複数」とは２つ以上を意味する。
選択的に、半導体構造を用意するステップは、
基板２０を用意するステップと、
前記基板２０をエッチングし、前記基板２０の表面領域に、底部が基板２０内部まで延びる複数の前記溝を形成して、前記半導体構造を形成するステップと、
前記半導体構造を清浄し、エッチングで前記溝が形成された後の異物を除去するステップと、を含む。
選択的に、前記半導体構造を清浄するステップは具体的に、
プラズマアッシングプロセスを用いて前記半導体構造を処理し、エッチングで前記溝が形成された後の残留重合物を除去するステップと、
ウェット洗浄プロセスを用いて前記半導体構造を処理し、エッチング及びアッシング後の副生成物及び汚染物を除去するステップと、を含む。
選択的に、プラズマアッシングプロセスを用いて前記半導体構造を処理するステップは具体的に、プラズマ化された酸素で前記半導体構造の表面をアッシング処理して、エッチングで前記溝が形成された後の前記残留重合物を除去するステップを含む。
選択的に、プラズマ化された酸素で前記半導体構造の表面をアッシング処理するステップは具体的に、
プラズマ化された酸素と、水素と窒素からなる混合ガスとを同時に通すステップを含み、通される前記酸素の流量と通される前記混合ガスの流量との比は１０：１である。水素と窒素からなる前記混合ガスにおいて前記水素の体積比は４％である。
具体的には、前記基板２０の表面はマスク層、例えば図２Ａ中の前記基板２０の表面を被覆する第１マスク層２１１及び前記第１マスク層２１１の表面を被覆する第２マスク層２１２を有し、前記マスク層中にマスクパターンがあり、ドライエッチングプロセス又は他のエッチングプロセスを用いて前記マスク層内の前記マスクパターンに沿って前記基板２０をエッチングして、前記溝を形成した後、前記溝の内部に何らかの重合物、即ち前記残留重合物が残る。エッチング剤と前記基板２０とのエッチング反応により、何らかの副生成物及び汚染物も生成される。後続のプロセスへの悪影響を回避するために、本具体的実施形態では、前記溝のエッチングを完了した後、まずプラズマアッシングプロセスを用いて前記残留重合物を除去し、次にウェット洗浄プロセスを用いて前記副生成物及び汚染物を除去し、それによって、前記溝内部及び前記基板表面を清潔に保つ。前記第１マスク層２１１の材質は酸化シリコンであってもよく、前記第２マスク層２１２の材質は窒化シリコンであってもよい。
プラズマアッシングプロセスにおいて、酸素の流速は５０００ｍｌ／ｍｉｎ～３００００ｍｌ／ｍｉｎであり、水素と窒素からなる混合ガス（水素の体積比は４％）の流速は５００ｍｌ／ｍｉｎ～３０００ｍｌ／ｍｉｎであり、プロセス温度は１００℃～５００℃であり、プロセス持続時間は１０秒～１２０秒であり、処理チャンバ内の圧力は２００ｍｔｏｒｒ～５０００ｍｔｏｒｒであり、無線周波数電力は１０００Ｗ～１００００Ｗである。ウェット洗浄プロセスにおいて、洗浄剤は希釈されたＨＦ（ＤＨＦ：ｄｉｌｕｔｅ ＨＦ）であってもよく、ＨＦ（４９％ＨＦ、液体）と脱イオン水との体積比は１：（１～１０００）であり、プロセス持続時間は５秒～６００秒であり、プロセス温度は１５℃～６０℃であり、支持台の回転速度は１００ｒｐｍ～３０００ｒｐｍである。
例を挙げれば、前記溝のエッチングを完了した後、前記溝を有する前記基板２０を図４Ａに示す処理チャンバ４０内の支持台４１上に置き、プラズマアッシング中に、スプレーヘッド４２が１３０００ｍｌ／ｍｉｎの流速でプラズマ化された酸素を前記基板２０に輸送すると同時に、１３００ｍｌ／ｍｉｎの流速でプラズマ化された前記混合ガス（水素と窒素からなり、且つ水素の体積比は４％である）を前記基板に輸送し、前記処理チャンバ４０内の温度を２５０℃に、圧力を１２００ｍｔｏｒｒに維持し、無線周波数電力（ＲＦ）を４４００Ｗとし、製造プロセスの持続時間を２１秒とする。プラズマアッシングプロセスを完了した後、ウェット洗浄中に、図４Ｂ示すように、ＤＨＦ（１：２００）を洗浄剤として用い、スプレーヘッド４２によって前記洗浄剤を前記基板２０の表面に噴射するとともに、前記支持台４１を１５００ｒｐｍの回転速度で回転させ、製造プロセスの温度を室温とし、製造プロセスの持続時間を１３０秒とする。
ステップＳ１２で、図２Ｃに示すように、少なくとも前記エッチング構造２２の内壁を被覆する過渡層２４を形成し、前記過渡層２４は前記エッチング構造２２に対する流体の毛細管力を低減するためのものである。
選択的に、少なくとも前記エッチング構造２２の内壁を被覆する過渡層２４を形成するステップは具体的に、前記半導体構造を酸化し、少なくとも前記溝の内壁を被覆する酸化層を形成するステップを含み、前記酸化層は前記過渡層２４である。
選択的に、前記半導体構造を酸化するステップは具体的に、
図２Ｂに示すように、酸化性液体で前記半導体構造を処理するステップを含み、前記酸化性液体が少なくとも前記溝に一杯に填充され、
前記酸化性液体はオゾン脱イオン水溶液（ＤＩＯ３）であるか、又はアンモニア水と過酸化水素水の混合溶液（即ちＡＰＭ溶液）である。
選択的に、酸化性液体で前記半導体構造を処理するステップは具体的に、回転している前記半導体構造の表面に前記酸化性液体を噴射し、前記半導体構造を浸潤するステップを含む。
選択的に、前記酸化層の厚さは２Å～１２Åである。
具体的には、前記半導体構造の清浄を完了した後、さらに図４Ｃに示すように、前記スプレーヘッド４２によって前記基板２０にオゾン脱イオン水溶液又はＡＰＭ溶液を噴射し、同時に前記支持台が回転し続ける。例えば、前記酸化性液体がオゾン脱イオン水溶液である場合、Ｏ３を脱イオン水に混入する流速は１Ｌ／ｍｉｎ～１０Ｌ／ｍｉｎであり、オゾン脱イオン水溶液の流速は１Ｌ／ｍｉｎ～１０Ｌ／ｍｉｎであり、プロセス温度は５℃～３５℃であり、プロセス持続時間は６秒～１８００秒であり、支持台の回転速度は１００ｒｐｍ～１２００ｒｐｍであり、形成される前記酸化層の厚さは２Å～１２Åである。前記酸化性液体がＡＰＭ溶液である場合、ＡＰＭ溶液中のＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２Ｏの体積比はＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：（１～１０）：（１０～２００）であり、例えば、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：７：５８であり、プロセス温度は２０℃～６５℃であり、プロセス持続時間は１０秒～６００秒であり、ＡＰＭ溶液の流速及び支持台の回転速度等のプロセス条件はオゾン脱イオン水溶液を酸化性溶液とした場合の条件と同じであってもよく、形成される前記酸化層の厚さは２Å～１２Åである。当業者であれば、プロセス条件を調整することで生成される前記過渡層２４の厚さを調整することができる。
前記基板２０の材質がシリコンである場合、前記過渡層２４の材質は二酸化ケイ素となる。前記過渡層２４の形成により、後続で半導体浸潤（ｒｉｎｓｅ）が必要であるプロセスにおいて、前記半導体構造は前記過渡層２４をシリコンと流体との間の界面層とすることで、流体張力に対する前記溝の抵抗力を増強し、即ち、前記溝に対する流体の毛細管力を低減し、さらに前記溝等のパターン構造の保護を実現することができる。また、前記過渡層２４（例えば、酸化層）の生成により、前記半導体構造の疎水性も変化し、それにより粒状物質に対するシリコン表面のファンデルワールス力を減少させることができ、溝等のエッチング構造内部の粒状物質の除去にさらに役立つ。
ステップＳ１３で、図２Ｄに示すように、前記半導体構造を乾燥させる。
選択的に、前記半導体構造を乾燥させるステップは具体的に、所定温度のイソプロパノールで前記半導体構造を処理して、前記半導体構造の表面領域の水分を除去するステップを含む。
具体的には、図４Ｄに示すように、熱いイソプロパノール（Ｈｏｔ－ＩＰＡ）を乾燥流体とし、熱いイソプロパノールは前記半導体構造の表面領域の水分を置換することができるだけではなく、表面張力の更なる低下にも役立つ。前記スプレーヘッド４２によって前記乾燥流体を前記半導体構造の表面に噴射するとともに、窒素を吹きガスとして前記処理チャンバの内部に通して、前記イソプロパノールを前記処理チャンバの排気口から適時に排出し、前記半導体構造の乾燥を実現する。ここで、前記イソプロパノールの流速は５０ｍｌ／ｍｉｎ～５００ｍｌ／ｍｉｎであり、プロセス温度は４０℃～８０℃であり、プロセス持続時間は１０秒～６００秒であり、支持台の回転速度は１００ｒｐｍ～４０００ｒｐｍである。前記所定温度は４０℃～８０℃で、例えば６０℃である。
ステップＳ１４で、図２Ｆに示すように、前記過渡層２４を除去する。
図２Ｄの破線枠に示すように、乾燥中に、ウェハ表面膜層の表面エネルギーによる影響で、静電摩擦及び／又は分子間の相互引力が生じることがあり、前記エッチング構造の頂部はその底部より脆く、前記エッチング構造は上記作用力の影響で頂部に傾くという現象が発生しやすい。しかし、図２Ｆに示すように、弾性限界内で、前記過渡層２４が除去された後、エッチング構造間の引力が遮断され、エッチングパターンは復元力の作用で互いに離れて、未変形の状態に戻る。
選択的に、前記過渡層２４を除去するステップは具体的に、フッ化水素（９９．９９９％ＨＦ、気体）とアンモニアガスの混合ガスをエッチングガスとして用い、前記過渡層２４を除去するステップを含む。
選択的に、フッ化水素とアンモニアガスの混合ガスをエッチングガスとしてエッチング除去する前記過渡層２４と前記基板２０の合計厚さは１ｎｍ～１０ｎｍである。
選択的に、フッ化水素とアンモニアガスの流量比は（１～２）：１である。
具体的には、図４Ｅ、４Ｆに示すように、前記処理チャンバにＨＦ及びＮＨ３を同時に通し、蒸気エッチングの方法で前記過渡層２４を除去する。前記過渡層２４の材質が二酸化ケイ素であることを例にし、ＨＦ及びＮＨ３を用いて前記二酸化ケイ素をエッチングする過程で、発生する化学反応は図２Ｅに示すとおりである。図４Ｅ、４Ｆ中の矢印が示すように、前記過渡層を除去する過程で、反応中に生成される排気ガスが前記処理チャンバ底部の排気口から適時に排出される。前記過渡層２４をエッチングする過程で、ＨＦとＮＨ３との流量比は（１～２）：１であり、ＨＦ及びＮＨ３の流速はいずれも１０ｓｃｃｍ～３００ｓｃｃｍ（例えば２５ｓｃｃｍ）であり、温度は２０℃～１５０℃（例えば１３０℃）であり、持続時間は１秒～６０秒であり、処理チャンバ内の圧力は１ｍｔｏｒｒ～５０００ｍｔｏｒｒであり、支持台温度は２０℃～１５０℃（例えば３５℃）である。本ステップでは前記過渡層２４をオーバーエッチングして、前記過渡層を十分に除去し、それによって、イソプロパノール乾燥中において変形した前記エッチング構造は最大限で復元可能になる。エッチング除去する前記過渡層２４の厚さは１ｎｍ～１０ｎｍとしてもよい。本ステップで前記過渡層２４を除去する過程で、ＮＨ３／ＨＦとＮ２を交替で循環的に通すプロセスを用いてもよく、例えば、第１段階でＨＦ及びＮＨ３を通し、第２段階でＮ２を通し、第３段階でＨＦ及びＮＨ３を再度通し、第４段階でＮ２を通し……、このように循環的に交替で行う。
選択的に、前記過渡層２４を除去するステップの後に、図４Ｇ及び４Ｈに示すように、前記半導体構造をガスでパージするステップをさらに含む。
具体的には、図４Ｇに示すように、前記過渡層２４をエッチングするプロセスが終了した後、前記支持台内部のヒータ４３で前記基板２０を加熱して、エッチング反応での生成物を蒸発させる一方、前記処理チャンバ内に窒素を通し、前記処理チャンバを持続的に排気し、エッチング反応の残留物を前記処理チャンバから適時に排出し、最後に、窒素で前記処理チャンバの清浄化を継続し、図４Ｈに示すように、前記支持台が回転停止になるまで、全ウェット洗浄過程を完了する。前記半導体構造をガスでパージする過程で、窒素の流速は２００ｓｃｃｍ～１００００ｓｃｃｍ（例えば２０００ｓｃｃｍ）であり、プロセス温度は９０℃～２５０℃（例えば９５℃）であり、プロセス持続時間は２０秒～６００秒（例えば１２０秒）であり、処理チャンバ内の圧力は２００ｍｔｏｒｒ～１００００ｍｔｏｒｒ（例えば２０００ｍｔｏｒｒ）である。
本具体的実施形態で提供される半導体構造の処理方法を用いれば、前記溝の深さＨが３００ｎｍ又は３１０ｎｍである場合、洗浄終了後にパターン倒壊又は変形が発生する確率はいずれも２％未満となる。
図２Ａ～図２Ｆはマスク層によってエッチング構造を形成した半導体構造の処理方法を示す。他の具体的な実施形態において、処理過程で、前記基板２０の表面にマスク層がなくてもよい。図３Ａ～３Ｅは本願の具体的な実施形態における別の半導体構造の処理過程での主なプロセスの模式図であり、即ち、図３Ａ～図３Ｅは基板の表面にマスク層がない半導体構造を処理する模式図を示す。そのプロセス工程及び各プロセス工程の実施過程でのプロセス条件は、図２Ａ～図２Ｆ及び図４Ａ～図４Ｈに示す条件と同じであってもよい。
本具体的実施形態で提供される半導体構造の処理方法は、エッチング構造の内壁に、エッチング構造に対する流体の毛細管力を低減するための過渡層を形成することで、後続でエッチング構造を乾燥させる時に、エッチング構造に倒壊又は変形が発生する確率を低下させるとともに、乾燥後に前記エッチング構造の内壁を被覆する前記過渡層を除去し、エッチング構造パターン間の引力を遮断することで、前の乾燥プロセスにおいて変形した前記エッチング構造を未変形の状態に復元させ、それにより、エッチング構造に倒壊又は変形が発生する確率を低下させ、半導体構造の性能を改善し、半導体デバイスの生産性及び歩留まり率を上げる。
以上は本願の好ましい実施形態に過ぎず、指摘すべきことは、当業者であれば、本願の原理から逸脱せずに幾つもの改良及び修飾を加えることができる点であり、これらの改良及び修飾も、本願の保護範囲と見なすべきである。

Claims (15)

  1. 半導体構造の処理方法であって、
    半導体構造を用意するステップであって、前記半導体構造は基板及び前記基板の表面領域にある複数のエッチング構造を含むステップと、
    少なくとも前記エッチング構造の内壁を被覆する過渡層を形成するステップであって、前記過渡層は前記エッチング構造に対する流体の毛細管力を低減し、及び倒壊構造を修復する犠牲層として用いられるステップと、
    前記半導体構造を乾燥させるステップと、
    前記過渡層を除去するステップと、を含む
    半導体構造の処理方法。
  2. 前記エッチング構造は溝であり、且つ前記基板の表面領域にある前記溝の数は複数であり、
    前記溝の深さと前記溝の最小幅との比は８より大きい
    請求項１に記載の半導体構造の処理方法。
  3. 複数の前記溝は前記基板の表面領域において平行に配列され、
    隣接する前記溝間のパターン線幅は２０ｎｍ未満である
    請求項２に記載の半導体構造の処理方法。
  4. 半導体構造を用意するステップは具体的に、
    基板を用意するステップと、
    前記基板をエッチングし、前記基板の表面領域に、底部が基板内部まで延びる複数の前記溝を形成して、前記半導体構造を形成するステップと、
    前記半導体構造を清浄し、エッチングで前記溝が形成された後の異物を除去するステップと、を含む
    請求項２に記載の半導体構造の処理方法。
  5. 前記半導体構造を清浄するステップは
    プラズマアッシングプロセスを用いて前記半導体構造を処理し、エッチングで前記溝が形成された後の残留重合物を除去するステップと、
    ウェット洗浄プロセスを用いて前記半導体構造を処理し、エッチング及びアッシング後の副生成物及び汚染物を除去するステップと、を含む
    請求項４に記載の半導体構造の処理方法。
  6. プラズマアッシングプロセスを用いて前記半導体構造を処理するステップは、
    プラズマ化された酸素で前記半導体構造の表面をアッシング処理して、エッチングで前記溝が形成された後の前記残留重合物を除去するステップを含む
    請求項５に記載の半導体構造の処理方法。
  7. 少なくとも前記エッチング構造の内壁を被覆する過渡層を形成するステップは、
    前記半導体構造を酸化し、少なくとも前記溝の内壁を被覆する酸化層を形成するステップを含み、前記酸化層は前記過渡層である
    請求項２に記載の半導体構造の処理方法。
  8. 前記半導体構造を酸化するステップは、
    酸化性液体で前記半導体構造を処理するステップを含み、前記酸化性液体が少なくとも前記溝に一杯に填充され、前記酸化性液体はオゾン脱イオン水溶液であるか、又はアンモニア水と過酸化水素水の混合溶液である
    請求項７に記載の半導体構造の処理方法。
  9. 酸化性液体で前記半導体構造を処理するステップは、
    回転している前記半導体構造の表面に前記酸化性液体を噴射し、前記半導体構造を浸潤するステップを含む
    請求項８に記載の半導体構造の処理方法。
  10. 前記酸化層の厚さは２Å～１２Åである
    請求項７に記載の半導体構造の処理方法。
  11. 前記過渡層を除去するステップは、
    フッ化水素とアンモニアガスの混合ガスをエッチングガスとして用い、前記過渡層を除去するステップを含む
    請求項７に記載の半導体構造の処理方法。
  12. フッ化水素とアンモニアガスの混合ガスをエッチングガスとしてエッチング除去する前記過渡層と前記基板の合計厚さは１ｎｍ～１０ｎｍである
    請求項１１に記載の半導体構造の処理方法。
  13. フッ化水素とアンモニアガスの流量比は（１～２）：１である
    請求項１１に記載の半導体構造の処理方法。
  14. 前記半導体構造を乾燥させるステップは、
    所定温度のイソプロパノールで前記半導体構造を処理して、前記半導体構造の表面領域の水分を除去するステップを含む
    請求項２に記載の半導体構造の処理方法。
  15. 前記過渡層を除去した後に、
    前記半導体構造をガスでパージするステップをさらに含む
    請求項１に記載の半導体構造の処理方法。
JP2022540435A 2020-03-11 2021-03-10 半導体構造の処理方法 Pending JP2023508553A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010166572.2A CN113394074A (zh) 2020-03-11 2020-03-11 半导体结构的处理方法
CN202010166572.2 2020-03-11
PCT/CN2021/079971 WO2021180121A1 (zh) 2020-03-11 2021-03-10 半导体结构的处理方法

Publications (1)

Publication Number Publication Date
JP2023508553A true JP2023508553A (ja) 2023-03-02

Family

ID=77615338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022540435A Pending JP2023508553A (ja) 2020-03-11 2021-03-10 半導体構造の処理方法

Country Status (6)

Country Link
US (1) US20210335594A1 (ja)
EP (1) EP3951837A4 (ja)
JP (1) JP2023508553A (ja)
KR (1) KR20220107040A (ja)
CN (1) CN113394074A (ja)
WO (1) WO2021180121A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113495675B (zh) 2020-04-01 2023-08-11 长鑫存储技术有限公司 读写方法及存储器装置
CN113889405A (zh) 2020-07-02 2022-01-04 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
KR20220122723A (ko) 2020-07-02 2022-09-02 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조의 처리 방법 및 형성 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159892A (ja) * 2006-12-25 2008-07-10 Univ Nagoya パターン形成方法、および半導体装置の製造方法
JP2010056534A (ja) * 2008-07-31 2010-03-11 Tokyo Electron Ltd 基板の洗浄方法、基板の洗浄装置及び記憶媒体
US20100122711A1 (en) * 2008-11-14 2010-05-20 Advanced Micro Devices, Inc. wet clean method for semiconductor device fabrication processes
US20110189858A1 (en) * 2010-02-01 2011-08-04 Lam Research Corporation Method for reducing pattern collapse in high aspect ratio nanostructures
JP2012009802A (ja) * 2009-10-28 2012-01-12 Central Glass Co Ltd 保護膜形成用薬液
US20120094493A1 (en) * 2010-10-14 2012-04-19 Takeshi Hizawa Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor device
US20140179118A1 (en) * 2012-12-21 2014-06-26 SK Hynix Inc. Surface treatment method for semiconductor device
JP2017118026A (ja) * 2015-12-25 2017-06-29 東京エレクトロン株式会社 基板処理方法及び基板処理システム
US20190189455A1 (en) * 2017-12-19 2019-06-20 Micron Technology, Inc. Hydrosilylation in semiconductor processing
JP2020035907A (ja) * 2018-08-30 2020-03-05 キオクシア株式会社 基板処理方法及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838055A (en) * 1997-05-29 1998-11-17 International Business Machines Corporation Trench sidewall patterned by vapor phase etching
US6258663B1 (en) * 1998-05-01 2001-07-10 Vanguard International Semiconductor Corporation Method for forming storage node
KR100505419B1 (ko) * 2003-04-23 2005-08-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법
US20040235299A1 (en) * 2003-05-22 2004-11-25 Axcelis Technologies, Inc. Plasma ashing apparatus and endpoint detection process
US7838425B2 (en) * 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
JP5404361B2 (ja) * 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
JP5424848B2 (ja) * 2009-12-15 2014-02-26 株式会社東芝 半導体基板の表面処理装置及び方法
US8440573B2 (en) * 2010-01-26 2013-05-14 Lam Research Corporation Method and apparatus for pattern collapse free wet processing of semiconductor devices
JP5678720B2 (ja) * 2011-02-25 2015-03-04 セントラル硝子株式会社 ウェハの洗浄方法
US20130280123A1 (en) * 2010-08-27 2013-10-24 Advanced Technology Materials, Inc. Method for preventing the collapse of high aspect ratio structures during drying
US20120187522A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Structure and method for reduction of vt-w effect in high-k metal gate devices
US9520459B2 (en) * 2012-12-21 2016-12-13 SK Hynix Inc. Surface treatment method for semiconductor device
JP6966698B2 (ja) * 2017-02-20 2021-11-17 セントラル硝子株式会社 撥水性保護膜形成用薬液
US10497558B2 (en) * 2018-02-26 2019-12-03 Micron Technology, Inc. Using sacrificial polymer materials in semiconductor processing

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159892A (ja) * 2006-12-25 2008-07-10 Univ Nagoya パターン形成方法、および半導体装置の製造方法
JP2010056534A (ja) * 2008-07-31 2010-03-11 Tokyo Electron Ltd 基板の洗浄方法、基板の洗浄装置及び記憶媒体
US20100122711A1 (en) * 2008-11-14 2010-05-20 Advanced Micro Devices, Inc. wet clean method for semiconductor device fabrication processes
JP2012009802A (ja) * 2009-10-28 2012-01-12 Central Glass Co Ltd 保護膜形成用薬液
US20110189858A1 (en) * 2010-02-01 2011-08-04 Lam Research Corporation Method for reducing pattern collapse in high aspect ratio nanostructures
JP2013519217A (ja) * 2010-02-01 2013-05-23 ラム リサーチ コーポレーション 高アスペクト比ナノ構造におけるパターン崩壊の低減方法
US20120094493A1 (en) * 2010-10-14 2012-04-19 Takeshi Hizawa Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor device
US20140179118A1 (en) * 2012-12-21 2014-06-26 SK Hynix Inc. Surface treatment method for semiconductor device
JP2017118026A (ja) * 2015-12-25 2017-06-29 東京エレクトロン株式会社 基板処理方法及び基板処理システム
US20190189455A1 (en) * 2017-12-19 2019-06-20 Micron Technology, Inc. Hydrosilylation in semiconductor processing
JP2020035907A (ja) * 2018-08-30 2020-03-05 キオクシア株式会社 基板処理方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP3951837A4 (en) 2022-07-20
EP3951837A1 (en) 2022-02-09
KR20220107040A (ko) 2022-08-01
CN113394074A (zh) 2021-09-14
WO2021180121A1 (zh) 2021-09-16
US20210335594A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
JP2023508553A (ja) 半導体構造の処理方法
JP4403202B1 (ja) 半導体基板の表面処理方法
US8440573B2 (en) Method and apparatus for pattern collapse free wet processing of semiconductor devices
US8901004B2 (en) Plasma etch method to reduce micro-loading
KR20110120208A (ko) 반도체 기판의 표면 처리 방법
TWI557795B (zh) 半導體製造設備及半導體裝置之製造方法
TWI237329B (en) Method for etching a hardmask layer and a metal layer
JP2003526917A (ja) 半導体トレンチおよびその形成
US7001838B2 (en) Method of wet etching an inorganic antireflection layer
WO2022001486A1 (zh) 半导体结构的处理方法及形成方法
JP7258915B2 (ja) 半導体ウエハの洗浄に用いられる方法及び装置
TWI697031B (zh) 圖案化方法
JP2006032721A (ja) 半導体装置の製造方法
TW201909264A (zh) 氮化物特徵的受控蝕刻
CN106298494B (zh) 一种多晶硅刻蚀方法
US20220044924A1 (en) Semiconductor structure processing method and manufacturing method
KR100479977B1 (ko) 반도체 금속 라인 식각 방법
WO2001050508A1 (en) Etch and ash photoresist removal process
KR100324815B1 (ko) 강유전체램의캐패시터제조방법
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
TW202308059A (zh) 半導體結構及其形成方法
KR19990055144A (ko) 반도체 장치 제조시 폴리실리콘막 식각후처리 방법
KR100265343B1 (ko) 반도체 장치 제조 방법
KR100190058B1 (ko) 반도체 소자의 소자 분리 방법
KR19980036060A (ko) 탄화불소 가스 처리를 이용한 스토리지 전극 표면적 증가 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240116