JP2023502811A - 半導体パワーデバイスの製造方法 - Google Patents

半導体パワーデバイスの製造方法 Download PDF

Info

Publication number
JP2023502811A
JP2023502811A JP2021576567A JP2021576567A JP2023502811A JP 2023502811 A JP2023502811 A JP 2023502811A JP 2021576567 A JP2021576567 A JP 2021576567A JP 2021576567 A JP2021576567 A JP 2021576567A JP 2023502811 A JP2023502811 A JP 2023502811A
Authority
JP
Japan
Prior art keywords
insulating layer
power device
forming
manufacturing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021576567A
Other languages
English (en)
Other versions
JP7313082B2 (ja
Inventor
劉偉
徐真逸
毛振東
王▲きん▼
Original Assignee
蘇州東微半導体股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘇州東微半導体股▲ふん▼有限公司 filed Critical 蘇州東微半導体股▲ふん▼有限公司
Publication of JP2023502811A publication Critical patent/JP2023502811A/ja
Application granted granted Critical
Publication of JP7313082B2 publication Critical patent/JP7313082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本願は半導体パワーデバイスの技術分野に属し、第１絶縁層と、第２絶縁層と、第３絶縁層とをマスクとして、自己整合的に、ｎ型基板をエッチングすることと、ｎ型基板内に第２溝を形成することと、第２溝内に、第４絶縁層とゲートとを形成することと、を含む、半導体パワーデバイスの製造方法を開示する。【選択図】図４

Description

本願は、出願日が２０２０年１０月２０日で、出願番号が２０２０１１１２７６３１．１の中国特許出願の優先権を主張し、該出願のすべての内容が引用により本願に援用される。
本発明は半導体パワーデバイスの技術分野に属し、例えば、半導体パワーデバイスの製造方法に関する。
関連技術の半導体パワーデバイスの製造方法は、提供されたシリコン基板にハードマスクを形成し、フォトリソグラフィを採用して溝の位置を定義してから、溝の位置におけるハードマスクをエッチング除去することと、エッチングしたハードマスクをマスクとして、シリコン基板をエッチングして、溝を形成することと、溝の底部表面と側面とを覆うように第１誘電体層を形成することと、第１ポリシリコン層を沈殿し、第１ポリシリコン層は、第１誘電体層が形成された溝を、完全に充填し、かつ、溝の外部まで延在することと、ポリシリコンをエッチバックして、溝の外部に位置する第１ポリシリコン層をエッチング除去し、エッチング後に残った第１ポリシリコン層は、シールドゲートを形成することと、溝の側面のシリコンと第１ポリシリコン層とを自己整合の境界として、第１誘電体層を自己整合的にエッチングし、自己整合的なエッチングで、溝の頂部に位置する第１誘電体層を除去し、溝の底部に位置する第１誘電体層を保留し、保留した第１誘電体層は、次いで形成するボディ領域の底部に位置することと、第１誘電体層を除去した溝の頂部領域の内部の表面に第４絶縁層を形成し、第４絶縁層の厚さは、第１誘電体層の厚さより小さいことと、第２ポリシリコン層を沈殿し、第２ポリシリコン層は第１誘電体層を除去した後、かつ第４絶縁層が形成された溝の頂部領域を、完全に充填することと、ポリシリコンをエッチバックして、溝の外部に位置する第２ポリシリコン層を除去し、エッチング後に残った第２ポリシリコン層は、ポリシリコンゲートを形成することと、を含む。関連技術の半導体パワーデバイスの製造方法において、ポリシリコンゲートの品質を保証するために、十分な厚さの第１誘電体層を形成する必要があるが、第１誘電体層の厚さは、溝の底部の電荷空乏に影響し、それにより半導体パワーデバイスの耐圧に影響する。
本願は、ゲートの品質を保証する条件下で、半導体パワーデバイスの耐圧に影響を与えないことができる半導体パワーデバイスの製造方法を提供する。
第１方面において、本願は、
ｎ型基板上に第１絶縁層を形成し、前記第１絶縁層をエッチングして開口を形成することと、
前記開口内に絶縁側壁を形成することと、
前記第１絶縁層と前記絶縁側壁とをマスクとして、前記ｎ型基板をエッチングして前記ｎ型基板内に第１溝を形成することと、
前記第１溝内に第２絶縁層とシールドゲートとを形成することと、
前記シールドゲートの表面に第３絶縁層を形成することと、
前記絶縁側壁をエッチング除去し、前記第１絶縁層と、前記第２絶縁層と、前記第３絶縁層とをマスクとして、前記ｎ型基板をエッチングして、前記ｎ型基板内に第２溝を形成することと、を含む、
半導体パワーデバイスの製造方法、を提供する。
好ましくは、本願の半導体パワーデバイスの製造方法は、
前記第２溝内に第４絶縁層とゲートとを形成し、前記ゲートは前記第２絶縁層によって前記シールドゲートと分離されることと、
前記第１絶縁層と前記第３絶縁層とをエッチング除去することと、
前記ｎ型基板内にｐ型ボディ領域を形成することと、
前記ｐ型ボディ領域内にｎ型ソース領域を形成することと、を更に含む。
好ましくは、本願の半導体パワーデバイスの製造方法は、
前記第１絶縁層と前記第３絶縁層と前記第２溝の側壁位置における前記第２絶縁層とをエッチング除去することと、
前記第２溝内に第４絶縁層とゲートとを形成し、前記ゲートは前記第４絶縁層によって前記シールドゲートと分離されることと、
前記ｎ型基板内にｐ型ボディ領域を形成することと、
前記ｐ型ボディ領域内にｎ型ソース領域を形成することと、を更に含む。
好ましくは、本願の半導体パワーデバイスの製造方法は、前記第１絶縁層が酸化シリコン層を含む。
好ましくは、本願の半導体パワーデバイスの製造方法は、前記第２絶縁層が酸化シリコン層である。
好ましくは、本願の半導体パワーデバイスの製造方法は、前記第３絶縁層が酸化シリコン層である。
好ましくは、本願の半導体パワーデバイスの製造方法は、前記絶縁側壁が窒化シリコン層である。
好ましくは、本願の半導体パワーデバイスの製造方法は、前記第２溝をエッチングで形成する時、異方性エッチングと等方性エッチングとを結合するエッチング方法を採用する。
好ましくは、本願の半導体パワーデバイスの製造方法は、前記第２溝の深度が前記第１溝の深度より小さい。
本願に係る半導体パワーデバイスの製造方法において、１回のフォトリソグラフィで、第１溝を形成し、第１絶縁層と第２絶縁層と第３絶縁層とをマスクとして、自己整合的にｎ型基板をエッチングし、ｎ型基板内に第２溝を形成し、第２溝内に第４絶縁層とゲートとを形成する。本願の半導体パワーデバイスの製造方法において、ゲートの形成品質は、第２絶縁層の厚さにより制限されない。ゲートの品質を保証する条件下で第２絶縁層の厚さを減少させ、半導体パワーデバイスの耐圧に影響を与えないことができる。
図１は、本願に係る半導体パワーデバイスの製造方法の一実行例の製造プロセスにおける主要構造の断面構造模式図である。 図２は、本願に係る半導体パワーデバイスの製造方法の一実行例の製造プロセスにおける主要構造の断面構造模式図である。 図３は、本願に係る半導体パワーデバイスの製造方法の一実行例の製造プロセスにおける主要構造の断面構造模式図である。 図４は、本願に係る半導体パワーデバイスの製造方法の一実行例の製造プロセスにおける主要構造の断面構造模式図である。 図５は、本願に係る半導体パワーデバイスの製造方法の一実行例の製造プロセスにおける主要構造の断面構造模式図である。 図６は、本願に係る半導体パワーデバイスの製造方法の一実行例の製造プロセスにおける主要構造の断面構造模式図である。
以下本発明の実施例における図面に結び付けて、本発明の技術手段を完全に説明する。明らかに、記載された実施例はすべての実施例ではなく、本発明の実施例の一部である。同時に、本発明の具体的な実施形態を明確に説明するため、明細書の図面にリストされた模式図は、本願に記載された層と領域の厚さが拡大されており、リストされた図形の大きさは実際の大きさを表すものではない。
図１～６は、本願に係る半導体パワーデバイスの製造方法の一実行例の製造プロセスにおける主要構造の断面構造模式図である。
まず、図１に示すように、提供されたｎ型基板２０に第１絶縁層３１を形成し、ｎ型基板２０は通常ｎ型シリコン基板である。第１絶縁層３１は酸化シリコン層を含み、例えば、酸化シリコン層または酸化シリコン層―窒化シリコン層―酸化シリコン層の積層であってもよい。フォトリソグラフィで開口の位置を定義してから、第１絶縁層３１をエッチングして、第１絶縁層３１に少なくとも１つの開口４０を形成する。開口４０の数はデザインされる半導体パワーデバイスの規格によって確定する。例示的に本願の実行例には２つの開口４０のみを示す。
次いで、図２に示すように、第１絶縁層３１の開口内に絶縁側壁３２を形成する。好ましくは、絶縁側壁３２は窒化シリコン層である。例示的に当該プロセスは以下を含む。先に１つの窒化シリコン層を沈殿し、沈殿で形成された窒化シリコン層をエッチバックして、自己整合的に開口４０内の側壁の位置に絶縁側壁３２を形成する。絶縁側壁３２を形成した後、第１絶縁層３１と、絶縁側壁３２とをマスクとして、ｎ型基板２０をエッチングして、ｎ型基板２０内に第１溝４１を形成する。
次いで、図３に示すように、第１溝内に第２絶縁層２１とシールドゲート２２を形成する。好ましくは、第２絶縁層２１は酸化シリコン層であり、熱酸化プロセスで形成する。シールドゲート２２は通常ポリシリコンゲートであり、形成プロセスは以下を含む。第２絶縁層２１を形成した後、先に１つの層のポリシリコンを沈殿してから、沈殿したポリシリコン層をエッチバックし、エッチング後に残ったポリシリコン層が、シールドゲート２２を形成する。シールドゲート２２を形成した後、シールドゲート２２の表面に第３絶縁層３３を形成する。好ましくは、第３絶縁層３３は酸化シリコン層であり、熱酸化プロセスで形成する。この時、第３絶縁層３と第２絶縁層２１とが接続され、これによりシールドゲート２２は第２絶縁層２１と第３絶縁層３３とに囲まれる。
次いで、図４に示すように、絶縁側壁をエッチング除去し、第１絶縁層３１と、第２絶縁層２１と、第３絶縁層３３とをマスクとして、自己整合的にｎ型基板２０をエッチングして、ｎ型基板２０内に第２溝４２を形成する。第２溝４２の深度は第１溝の深度より小さい。エッチングで第２溝４２を形成する時、異方性エッチングと等方性エッチングとを結合するエッチング方法を採用してもよい。これにより、第２溝４２の幅を増加させることができ、第２溝４２の幅を前に形成した絶縁側壁の幅より大きくし、後で形成するゲートの幅を増加させることができる。これにより、ゲートはより容易に引き出される。
なお、熱酸化プロセスで第２絶縁層２１を形成する時、第１溝の側壁の位置におけるｎ型基板２０が酸化される厚さを絶縁側壁の厚さより小さくすることによって、絶縁側壁をエッチング除去した後ｎ型基板２０が露出することを保証する。これにより、ｎ型基板２０をエッチングして、第２溝４２を形成することができる。
次いで、図５に示すように、第２溝内に第４絶縁層２３を形成する。第４絶縁層２３は通常酸化シリコン層であり、熱酸化プロセスで形成する。その後第２溝内にゲート２４を形成する。その形成プロセスは以下を含む。先に１つの層のポリシリコンを沈殿してから、沈殿したポリシリコン層をエッチバックする。エッチング後に残ったポリシリコン層は、ゲート２４を形成する。ゲート２４は、第２絶縁層２１によってシールドゲート２２と分離される。その後第１絶縁層と第３絶縁層とをエッチング除去する。
好ましくは、第２溝を形成した後、先に第１絶縁層と、第３絶縁層と、第２溝の側壁位置における第２絶縁層２１とをエッチング除去してから、熱酸化プロセスで第４絶縁層２３を形成してもよい。この時、シールドゲート２２の露出される側壁に第４絶縁層２３も形成する。ゲート２４を形成した後、ゲート２４は第４絶縁層２３によってシールドゲート２２と分離される。図６に示すように、この時ゲート２４は、もっと大きい幅を有して、もっと容易に外部電極に引き出されることができる。
次いで、通常プロセスで、ｎ型基板内にｐ型ボディ領域を形成し、ｐ型ボディ領域内にｎ型ソース領域を形成し、その後、分離誘電体層と金属層などを形成すれば半導体パワーデバイスを得ることができる。
本願に係る半導体パワーデバイスの製造方法は、１回のフォトリソグラフィで第１溝を形成し、第１溝内にシールドゲート構造を形成してから、第１絶縁層と、第２絶縁層と、第３絶縁層とをマスクとして、自己整合的にｎ型基板をエッチングしてｎ型基板内に第２溝を形成する。第２溝内に第４絶縁層とゲートとを形成する。したがって、本願の半導体パワーデバイスの製造方法は、ゲートが第１溝の両側の第２溝内に形成されるので、ゲートの形成品質は第２絶縁層の厚さによる制限を受けない。ゲートの品質を保証する条件下で、第２絶縁層の厚さを減少させ、半導体パワーデバイスの耐圧に影響を与えないようにすることができる。

Claims (9)

  1. ｎ型基板上に第１絶縁層を形成し、前記第１絶縁層をエッチングして開口を形成することと、
    前記開口内に絶縁側壁を形成することと、
    前記第１絶縁層と前記絶縁側壁とをマスクとして前記ｎ型基板をエッチングして、前記ｎ型基板内に第１溝を形成することと、
    前記第１溝内に、第２絶縁層とシールドゲートとを形成することと、
    前記シールドゲートの表面に第３絶縁層を形成することと、
    前記絶縁側壁をエッチング除去し、前記第１絶縁層と前記第２絶縁層と前記第３絶縁層とをマスクとして前記ｎ型基板をエッチングして、前記ｎ型基板内に第２溝を形成することと、
    を含む、半導体パワーデバイスの製造方法。
  2. 前記第２溝内に、第４絶縁層とゲートとを形成し、前記ゲートは、前記第２絶縁層によって前記シールドゲートと分離されることと、
    前記第１絶縁層と前記第３絶縁層とをエッチング除去することと、
    前記ｎ型基板内にｐ型ボディ領域を形成することと、
    前記ｐ型ボディ領域内にｎ型ソース領域を形成することと、
    を更に含む、請求項１に記載の導体パワーデバイスの製造方法。
  3. 前記第１絶縁層と、前記第３絶縁層と、前記第２溝の側壁位置における前記第２絶縁層とをエッチング除去することと、
    前記第２溝内に、第４絶縁層とゲートとを形成し、前記ゲートは、前記第４絶縁層によって前記シールドゲートと分離されることと、
    前記ｎ型基板内にｐ型ボディ領域を形成することと、
    前記ｐ型ボディ領域内にｎ型ソース領域を形成することと、
    を更に含む、請求項１に記載の導体パワーデバイスの製造方法。
  4. 前記第１絶縁層は、酸化シリコン層を含む、
    請求項１に記載の導体パワーデバイスの製造方法。
  5. 前記第２絶縁層は、酸化シリコン層である、
    請求項１に記載の導体パワーデバイスの製造方法。
  6. 前記第３絶縁層は、酸化シリコン層である、
    請求項１に記載の導体パワーデバイスの製造方法。
  7. 前記絶縁側壁は、窒化シリコン層である、
    請求項１に記載の導体パワーデバイスの製造方法。
  8. 前記第２溝をエッチングで形成する時、異方性エッチングと等方性エッチングとを結合するエッチング方法を採用する、
    請求項１に記載の導体パワーデバイスの製造方法。
  9. 前記第２溝の深度は、前記第１溝の深度より小さい、
    請求項１に記載の導体パワーデバイスの製造方法。
JP2021576567A 2020-10-20 2020-11-12 半導体パワーデバイスの製造方法 Active JP7313082B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011127631.1A CN112271134B (zh) 2020-10-20 2020-10-20 半导体功率器件的制造方法
CN202011127631.1 2020-10-20
PCT/CN2020/128371 WO2022082902A1 (zh) 2020-10-20 2020-11-12 半导体功率器件的制造方法

Publications (2)

Publication Number Publication Date
JP2023502811A true JP2023502811A (ja) 2023-01-26
JP7313082B2 JP7313082B2 (ja) 2023-07-24

Family

ID=74342288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021576567A Active JP7313082B2 (ja) 2020-10-20 2020-11-12 半導体パワーデバイスの製造方法

Country Status (6)

Country Link
US (1) US20230268420A1 (ja)
JP (1) JP7313082B2 (ja)
KR (2) KR102600345B1 (ja)
CN (1) CN112271134B (ja)
DE (1) DE112020002907T5 (ja)
WO (1) WO2022082902A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775830B (zh) * 2022-11-29 2023-07-21 上海功成半导体科技有限公司 屏蔽栅功率器件及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007512699A (ja) * 2003-11-29 2007-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチ絶縁ゲート電界効果トランジスタ
JP2007165380A (ja) * 2005-12-09 2007-06-28 Toshiba Corp 半導体装置及びその製造方法
JP2007529115A (ja) * 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2010153864A (ja) * 2008-12-23 2010-07-08 Power Integrations Inc 半導体ダイ上に製造されるパワートランジスタデバイス
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
US20130334601A1 (en) * 2011-09-21 2013-12-19 Globalfoundries Singapore Pte. Ltd. High voltage trench transistor
JP2016092338A (ja) * 2014-11-10 2016-05-23 ローム株式会社 トレンチゲート構造を備えた半導体装置およびその製造方法
JP2016167519A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
JP2019169543A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2641781B2 (ja) * 1990-02-23 1997-08-20 シャープ株式会社 半導体素子分離領域の形成方法
KR100654560B1 (ko) 2005-12-27 2006-12-05 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
US8618601B2 (en) * 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US7824983B2 (en) * 2008-06-02 2010-11-02 Micron Technology, Inc. Methods of providing electrical isolation in semiconductor structures
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
JP2011066303A (ja) * 2009-09-18 2011-03-31 Elpida Memory Inc 半導体装置の製造方法
US8492226B2 (en) * 2011-09-21 2013-07-23 Globalfoundries Singapore Pte. Ltd. Trench transistor
US8558308B1 (en) * 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
TW201440145A (zh) * 2013-04-09 2014-10-16 Anpec Electronics Corp 半導體功率元件的製作方法
US9281368B1 (en) * 2014-12-12 2016-03-08 Alpha And Omega Semiconductor Incorporated Split-gate trench power MOSFET with protected shield oxide
CN104658901A (zh) * 2015-01-23 2015-05-27 无锡同方微电子有限公司 一种分裂栅型沟槽mosfet的制备方法
CN104779166B (zh) * 2015-04-04 2017-11-17 复旦大学 一种沟槽式分栅功率器件及其制造方法
CN104916544B (zh) * 2015-04-17 2017-09-05 苏州东微半导体有限公司 一种沟槽式分栅功率器件的制造方法
US10825909B2 (en) 2016-03-31 2020-11-03 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
CN109979823B (zh) * 2017-12-28 2022-07-12 深圳尚阳通科技有限公司 一种屏蔽栅功率器件及制造方法
CN110137249A (zh) * 2018-02-09 2019-08-16 苏州东微半导体有限公司 Igbt功率器件及其制造方法
CN108767000B (zh) * 2018-08-16 2024-04-09 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法
CN111477550B (zh) * 2020-05-26 2022-11-18 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007512699A (ja) * 2003-11-29 2007-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチ絶縁ゲート電界効果トランジスタ
JP2007529115A (ja) * 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2007165380A (ja) * 2005-12-09 2007-06-28 Toshiba Corp 半導体装置及びその製造方法
JP2010153864A (ja) * 2008-12-23 2010-07-08 Power Integrations Inc 半導体ダイ上に製造されるパワートランジスタデバイス
US20130334601A1 (en) * 2011-09-21 2013-12-19 Globalfoundries Singapore Pte. Ltd. High voltage trench transistor
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
JP2016092338A (ja) * 2014-11-10 2016-05-23 ローム株式会社 トレンチゲート構造を備えた半導体装置およびその製造方法
JP2016167519A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
JP2019169543A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN112271134A (zh) 2021-01-26
KR20220054247A (ko) 2022-05-02
CN112271134B (zh) 2021-10-22
KR102578494B1 (ko) 2023-09-13
WO2022082902A1 (zh) 2022-04-28
DE112020002907T5 (de) 2022-06-15
KR102600345B1 (ko) 2023-11-08
US20230268420A1 (en) 2023-08-24
JP7313082B2 (ja) 2023-07-24
KR20230085939A (ko) 2023-06-14

Similar Documents

Publication Publication Date Title
TWI459476B (zh) 具有厚底部屏蔽氧化物的溝槽雙擴散金屬氧化物半導體裝置的製備
JP2009130357A (ja) トレンチｍｏｓｆｅｔ及びその製造方法
US10734381B2 (en) Fin-FET devices
TW201426880A (zh) 半導體裝置及其製造方法
JP7313082B2 (ja) 半導体パワーデバイスの製造方法
TW200945449A (en) Method for production of semiconductor device
US10522619B2 (en) Three-dimensional transistor
TWI767143B (zh) 高電壓電晶體結構及其製造方法
TW201926437A (zh) 溝槽式閘極金氧半場效電晶體的製造方法
CN108109917B (zh) 场效应晶体管的隔离结构及其制作方法
WO2021103125A1 (zh) 半导体功率器件的制造方法及半导体功率器件
KR100275484B1 (ko) 트렌치형 게이트 전극을 갖는 전력소자 제조방법
US20230230883A1 (en) Method of manufacturing semiconductor device
CN113314423B (zh) 一种半导体器件的制造方法
US8853018B2 (en) Method of manufacturing semiconductor device having multi-channels
WO2022099786A1 (zh) 半导体功率器件的制造方法
KR100973717B1 (ko) 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법
KR101024754B1 (ko) 반도체 소자 및 그 형성 방법
KR100713937B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
TWI545657B (zh) 溝渠式金氧半導體元件之製作方法
CN117995775A (zh) 半导体结构的形成方法
KR100728994B1 (ko) 반도체 소자 및 그의 제조방법
TWI420578B (zh) 低閘極阻抗之溝槽式功率半導體結構及其製造方法
TW201924049A (zh) 功率電晶體及其製造方法
KR20080089019A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230704

R150 Certificate of patent or registration of utility model

Ref document number: 7313082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150