JP2023145616A - 貫通電極基板 - Google Patents
貫通電極基板 Download PDFInfo
- Publication number
- JP2023145616A JP2023145616A JP2023122565A JP2023122565A JP2023145616A JP 2023145616 A JP2023145616 A JP 2023145616A JP 2023122565 A JP2023122565 A JP 2023122565A JP 2023122565 A JP2023122565 A JP 2023122565A JP 2023145616 A JP2023145616 A JP 2023145616A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductive adhesive
- hole
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 231
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 72
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000011810 insulating material Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 219
- 239000012790 adhesive layer Substances 0.000 description 140
- 239000010408 film Substances 0.000 description 55
- 238000004519 manufacturing process Methods 0.000 description 48
- 238000010586 diagram Methods 0.000 description 37
- 239000000463 material Substances 0.000 description 30
- 229920005989 resin Polymers 0.000 description 28
- 239000011347 resin Substances 0.000 description 28
- 238000007740 vapor deposition Methods 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000001704 evaporation Methods 0.000 description 15
- 230000008020 evaporation Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- -1 silicon carbide Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】本発明は、貫通電極基板における貫通孔内の導電層の密着性を高めることを目的とする。【解決手段】貫通電極基板1は、第1面101と第2面102とを貫通する貫通孔90を有する基板100と、貫通孔90の第1面101側の一部に設けられた第1導電層61と、貫通孔90の第2面側102の一部に、第1導電層61から離隔されて設けられた第2導電層62と、第1導電層61と第2導電層62との間の第3導電層65と、を含み、第1導電層61は、貫通孔90の側壁上に第1端部を有し、第2導電層62は、前記側壁上に第2端部を有し、第3導電層65は、前記第1端部及び前記第2端部を覆う。【選択図】図13
Description
本発明は貫通電極基板およびその製造方法、並びに貫通電極基板を用いた半導体装置に関する。
近年、集積回路を形成した半導体チップを垂直に積層した3次元実装技術の開発が進められている。3次元実装技術は、半導体チップの厚さ方向に複数の半導体チップを積層させることで、半導体チップの平面方向の専有面積を小さくする技術である。このような3次元実装技術において貫通電極が3次元配線として用いられている。例えば、特許文献1では、半導体チップに貫通孔を設けて、貫通孔の内部に導電層を充填することにより貫通電極を形成し、半導体チップの両面を電気的に導通する技術が開示されている。
しかし、特許文献1に開示された、貫通孔の内部に導電層を充填する発明(充填型)においては、貫通孔内部に導電層を充填するのに時間がかかるという問題がある。そこで、例えば、特許文献2では、貫通孔の側壁だけに導電層を形成することで工程を短縮し、生産性を向上する発明(非充填型)が開示されている。
特許文献2に開示された非充填型の貫通電極は、特許文献1に開示された充填型の貫通電極に比べて、工程を短縮することができ、生産性が向上する。しかしながら、非充填型の貫通電極において、貫通孔の側壁で導電層が剥離すると、導通不良が発生してしまうため、貫通孔の側壁と導電層との密着性は重要である。特に、アスペクト比の高い貫通電極では、貫通孔の側壁に形成する導電層の十分な密着性を担保するのが難しく、さらなる検討が必要である。
本発明は、貫通電極基板における貫通孔内の導電層の密着性を高めることを目的とする。
本発明の一実施形態に係る貫通電極基板の製造方法は、第1面と、第1面の反対側の第2面とを有し、第1面と第2面とを貫通する貫通孔が形成された基板を準備し、第1面および貫通孔の側壁の第1面側の一部に第1導電性密着層をスパッタリング法によって形成し、第1導電性密着層を形成した後、第2面および貫通孔の側壁の第2面側の一部に第2導電性密着層をスパッタリング法によって形成し、第1導電性密着層と第2導電性密着層とに接し、かつ、第1導電性密着層と第2導電性密着層から露出した貫通孔の側壁に接して配置されるシード層を形成し、シード層に給電する電解めっきにより、シード層上に導電層を形成する。
この貫通電極基板の製造方法によれば、貫通電極基板における貫通孔内の導電層の密着性を高めることができる。
本発明の一実施形態に係る貫通電極基板の製造方法は、第1面と、第1面の反対側の第2面とを有し、第1面と第2面とを貫通する貫通孔が形成された基板を準備し、第1面および貫通孔の側壁の第1面側の一部に第1導電性密着層をスパッタリング法によって形成し、第1導電性密着層を形成した後、第2面および貫通孔の側壁の第2面側の一部に第2導電性密着層をスパッタリング法によって形成し、第1導電性密着層上に第3導電性密着層を形成した後、第2導電性密着層上に第4導電性密着層を形成し、第3導電性密着層と第4導電性密着層とに接し、かつ、第1乃至第4導電性密着層から露出した貫通孔の側壁に接する、第3導電性密着層と第4導電性密着層と同じ材質のシード層を形成し、シード層に給電する電解めっきにより、シード層上に導電層を形成する。
また、別の好ましい態様において、第3導電性密着層および第4導電性密着層をスパッタリング法によって形成してもよい。
この貫通電極基板の製造方法によれば、貫通電極基板における貫通孔内の導電層の密着性をより高めることができる。
また、別の好ましい態様において、導電層が形成された貫通孔内に絶縁性充填物を形成してもよい。
この貫通電極基板の製造方法によれば、貫通孔内の密閉性を高めることができる。
また、別の好ましい態様において、シード層を斜め蒸着によって形成してもよい。
この貫通電極基板の製造方法によれば、アスペクト比が高い貫通孔においても、第1導電性密着層と第2導電性密着層との間の貫通孔の側壁にシード層を形成することができる。
また、別の好ましい態様において、斜め蒸着は、蒸着材料の飛行方向に平行な線と第1面の垂線とのなす角度が5°以上20°以下であってもよい。
この貫通電極基板の製造方法によれば、アスペクト比が高い貫通孔においても、第1導電性密着層と第2導電性密着層との間の貫通孔の側壁にシード層を形成することができる。
本発明の一実施形態に係る貫通電極基板は、第1面と、第1面の反対側の第2面と、を有し、第1面と第2面とを貫通する貫通孔が設けられた基板と、第1面および貫通孔の側壁の第1面側の一部に配置された第1導電性密着層と、第2面および貫通孔の側壁の第2面側の一部に配置された第2導電性密着層と、第1導電性密着層と第2導電性密着層と側壁とに接して配置されたシード層と、シード層上に配置された導電層と、を含む。
この貫通電極基板によれば、貫通電極基板における貫通孔内の導電層の密着性を高めることができる。
本発明の一実施形態に係る貫通電極基板は、第1面と、第1面の反対側の第2面と、を有し、第1面と第2面とを貫通する貫通孔が設けられた基板と、第1面および貫通孔の側壁の第1面側の一部に配置された第1導電性密着層と、第2面および貫通孔の側壁の第2面側の一部に配置された第2導電性密着層と、第1導電性密着層上に配置された第3導電性密着層と、第2導電性密着層上に配置された第4導電性密着層と、第3導電性密着層と第4導電性密着層と側壁とに接して配置され、第3導電性密着層と第4導電性密着層と同じ材質のシード層と、シード層上に配置された導電層と、を含む。
この貫通電極基板によれば、貫通電極基板における貫通孔内の導電層の密着性をより高めることができる。
また、別の好ましい態様において、導電層が形成された貫通孔内に絶縁性充填物が配置されてもよい。
この貫通電極基板によれば、貫通孔内の密閉性を高めることができる。
本発明の一実施形態に係る半導体装置は、上記の貫通電極基板と、貫通電極基板を間に配置するように積層され、電気的に接続された他の2つの基板またはチップを有する。
本発明の一実施形態に係る半導体装置は、上記の貫通電極基板と、貫通電極基板に並んで配置された他の基板またはチップを有する。
本発明によると、貫通電極基板における貫通孔内の導電層の密着性を高めることができる。
<第1実施形態>
以下、本発明の第1実施形態に係る貫通孔基板の製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
以下、本発明の第1実施形態に係る貫通孔基板の製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
[貫通電極基板1の構成]
図1は、本発明の第1実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図13において、図1のA-B線に沿った断面の模式図を示している。図1は、基板100の第1面101側から見た図である。まず、貫通電極基板1の構成について、図1および図13を用いて説明する。
図1は、本発明の第1実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図13において、図1のA-B線に沿った断面の模式図を示している。図1は、基板100の第1面101側から見た図である。まず、貫通電極基板1の構成について、図1および図13を用いて説明する。
貫通電極基板1は、貫通孔90が形成された基板100において、基板100の第1面101側と、第1面の反対側の第2面102側とを、貫通孔90を介して電気的に接続するための導電層61、62、65が形成され、導電層61、62、65と基板100との間に絶縁層71、72、75、第1導電性密着層11、15、第2導電性密着層22、25、シード層31、32、35が形成されている。
以下の説明において、絶縁層71、72、75は、それぞれ第1面101上、第2面102上、貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、絶縁層70という場合がある。第1導電性密着層11、15は、それぞれ第1面101上、貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、第1導電性密着層10という場合がある。また、第2導電性密着層22、25は、それぞれ第2面102上、貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、第2導電性密着層20という場合がある。
第1導電性密着層10、第2導電性密着層20は、絶縁層70に直接形成されていてもよいし、別の中間層(図示せず)を介して形成されていてもよい。また、シード層31、32、35は、それぞれ第1面101上、第2面102上、貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、シード層30という場合がある。第1導電性密着層10および第2導電性密着層20と、シード層30とは、それぞれ直接接するように設けてもよいし、別の中間層(図示せず)を介して形成されていてもよい。また、導電層61、62、65は、それぞれ第1面101上、第2面102上、
貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、導電層60という場合がある。
貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、導電層60という場合がある。
第1面101、第2面102、貫通孔90の側壁には、基板100の材料に応じて、絶縁層71、72、75が形成されている。さらに、絶縁層75上には、貫通孔の側壁の第1面側の一部に第1導電性密着層15が形成されている。また、貫通孔の側壁の第2面側の一部に第2導電性密着層25が形成されている。第1導電性密着層15と第2導電性密着層25とは、図示例では貫通孔の中央付近で分離されている。ここで、図13では第1導電性密着層15および第2導電性密着層25の端部が明確であるが、第1導電性密着層15および第2導電性密着層25の端部が明確ではなく、例えば、徐々に膜厚が薄くなる形状であってもよい。
貫通孔の中央付近で分離された第1導電性密着層15と第2導電性密着層25とは、これらの上層に形成されたシード層35によって電気的に接続される。シード層35は、第1導電性密着層15と、第2導電性密着層25と、第1導電性密着層15と第2導電性密着層25から露出した貫通孔の側壁の絶縁層75の一部とに接して形成されている。さらに、シード層35の上層に導電層65が形成される。導電層65は、基板100の第1面101と第2面102とを導通する。導電層61、62は、配線、ランド、電極等の役割を果たすことがある。貫通孔90内の残りの部分(導電層65より内側)には、絶縁性充填部材85が充填されている。絶縁性充填部材85は、典型的には有機絶縁性材料により構成することができる。
図13に示すように、基板100の第1面101に層間絶縁層81が形成され、基板100の第2面102に層間絶縁層82が形成されている。層間絶縁層81、82、絶縁性充填部材85は、そのうち2つ以上が同一の材料により構成されていてもよいし、各々が別々の材料により構成されてもよい。以下の説明において、層間絶縁層81、82のそれぞれを区別しない場合には、層間絶縁層80という場合がある。なお、この例では、基板100の第1面101および第2面102に直接層間絶縁層80が形成されているが、これらの間に別の構造体(配線、トランジスタ、キャパシタ、コイル等)が含まれていてもよい。なお、導電層61、62、層間絶縁層80を1層ずつ有する構造が示されているが、これに限らず、2層以上積層した構造であってもよい。
層間絶縁層80は、有機絶縁性材料、無機絶縁性材料等により構成することができる。また、有機絶縁性材料と無機絶縁性材料とを積層して構成してもよい。開口部111は基板100の第1面101側に形成され、開口部112は基板100の第2面102側に形成されている。開口部111、112のそれぞれを区別しない場合には、開口部110という場合がある。
[貫通電極基板1のプロセスフロー]
図2は、本発明の第1実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。貫通電極基板の製造方法は、基板100の第1面101と、第1面101の反対側の第2面102と、を貫通する貫通孔90を形成する工程(ステップS201)、第1面101側から第1導電性密着層10を形成する工程(ステップS202)、第2面102側から第2導電性密着層20を形成する工程(ステップS203)、第1導電性密着層10と、第2導電性密着層20に接し、かつ、第1導電性密着層10と第2導電性密着層20から露出した貫通孔90の側壁に接して配置されるシード層30を形成する工程(ステップS204)、シード層30上に導電層60を形成する工程(ステップS205)、第1導電性密着層、第2導電性密着層、シード層および導電層をエッチングして、所望のパターンを形成する工程(ステップS206)を備えている。以下、各工程について、図を用いて順に説明する。なお、この貫通電極基板の製造方法は、各工程の間に他の工程
が含まれていることを妨げない。
図2は、本発明の第1実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。貫通電極基板の製造方法は、基板100の第1面101と、第1面101の反対側の第2面102と、を貫通する貫通孔90を形成する工程(ステップS201)、第1面101側から第1導電性密着層10を形成する工程(ステップS202)、第2面102側から第2導電性密着層20を形成する工程(ステップS203)、第1導電性密着層10と、第2導電性密着層20に接し、かつ、第1導電性密着層10と第2導電性密着層20から露出した貫通孔90の側壁に接して配置されるシード層30を形成する工程(ステップS204)、シード層30上に導電層60を形成する工程(ステップS205)、第1導電性密着層、第2導電性密着層、シード層および導電層をエッチングして、所望のパターンを形成する工程(ステップS206)を備えている。以下、各工程について、図を用いて順に説明する。なお、この貫通電極基板の製造方法は、各工程の間に他の工程
が含まれていることを妨げない。
[貫通電極基板1の製造方法]
まず始めに、図2に示すステップS201について図3、4を用いて説明する。図3は、本発明の第1実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた基板の断面を示す模式図である。まず、基板100には、第1面101と第2面102とを貫通する貫通孔90が形成される。
まず始めに、図2に示すステップS201について図3、4を用いて説明する。図3は、本発明の第1実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた基板の断面を示す模式図である。まず、基板100には、第1面101と第2面102とを貫通する貫通孔90が形成される。
この例では、基板100は、シリコン基板である。基板100は、シリコン以外にも、炭化シリコン等のシリコン化合物、ガリウム砒素等の半導体、石英、ガラス、サファイアなどで構成されていてもよく、また、これらが積層されたものであってもよい。基板100の厚さは、特に制限はないが、例えば、100μm~800μmである。
貫通孔90は、基板100の一方の面(例えば第1面101)にマスク(図示せず)を形成し、RIE(Reactive Ion Etching:反応性イオンエッチング)、DRIE(Deep RIE:深掘り反応性イオンエッチング)等のドライエッチング加工、サンドブラスト加工、レーザー加工等により形成することができる。また、貫通孔90は、厚さ方向に貫通しない有底孔を基板に形成した後、一方の面とは反対側の面(例えば第2面102)を研磨して開口させることにより形成してもよい。貫通孔90の開口の大きさは、特に制限はなく、例えば、10μm~100μmとすることができる。また、貫通孔90の形状について制限はなく、典型的に円形であるが、円形以外にも矩形や多角形であってもよい。貫通電極基板1の用途にもよるが、例えば、貫通孔90のアスペクト比は5以上であり、好ましくは8以上とされる。なお、アスペクト比は、貫通孔90の深さの値を貫通孔の開口の大きさで除算した値をさす。基板100には、このような貫通孔90が1つ以上配置されている。
各図では、貫通孔90は貫通電極基板1の厚さ方向にストレートな形状を示しているが、これに限らず、例えば、図15のような第1面101側の開口が第2面102側の開口よりも大きいテーパー形状であってもよい。また、テーパー形状に限定されず、図16のような貫通孔90の中央部分が凹状である凹型や、図17のような貫通孔90の中央部分が凸状である凸型であってもよい。
図4は、本発明の第1実施形態に係る貫通電極基板の製造方法において、絶縁層が形成された基板の断面を示す模式図である。図3に示す基板100に対して、図4に示すように絶縁層70(絶縁層71、72、75)が形成される。この絶縁層70は、少なくとも貫通孔90の側壁に形成されていればよい。
絶縁層70は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン等の無機絶縁性材料、ポリイミド、ベンゾシクロブテン等の有機絶縁性材料から選択される1種の材料よりなる単層膜、または2以上の材料よりなる積層膜などであってもよい。絶縁層70は、CVD法(プラズマCVD法、熱CVD法等)、PVD法(蒸着法およびスパッタリング法等)、熱酸化法、スプレーコート法等により形成される。絶縁層70の厚さは、所望の絶縁性が得られれば特に制限はないが、例えば、0.5μm~5μmとすることができる。なお、基板100の第1面101と絶縁層71との間には、別の構造体が存在していてもよい。なお、基板が石英、ガラス、サファイア等の絶縁性を有する基板である場合には、絶縁層70の存在は任意である。
次に、図2に示すステップS202について図5を用いて説明する。図5は、本発明の第1実施形態に係る貫通電極基板の製造方法において、一側面から第1導電性密着層が形成された基板の断面を示す模式図である。図4に示す基板100に対して、第1導電性密
着層10が形成される。この第1導電性密着層10は、絶縁層70上に、第1面101側から形成する。第1導電性密着層10はスパッタリング法により形成される。
着層10が形成される。この第1導電性密着層10は、絶縁層70上に、第1面101側から形成する。第1導電性密着層10はスパッタリング法により形成される。
スパッタリング法は、成膜原子が高いエネルギーを有した状態で基板に到達するような成膜方法であるが、放電を安定させるために、例えば、0.1~1.0PaのArガスをチャンバ内に導入する。Arガスのイオンによってスパッタリングされた成膜源のクラスタは、飛行中にAr原子と衝突する確率が高く、進行方向が変更され、クラスタの指向性が低下する。その結果、アスペクト比が5を超すような高アスペクト比の貫通孔に対して、第1面側から成膜を行うと、図5に示すように、貫通孔の側壁に成膜された第1導電性密着層15の端部の位置は、第1面101側を基準として貫通孔の深さの半分以下の位置となる。
本発明では、成膜原子が高いエネルギーを有した状態で基板に到達するようなスパッタリング法によって、基板に達した成膜原子は余剰エネルギーで下地膜と反応するため、良好な密着性が得られる。スパッタリング法で成膜を行うと、下地膜とスパッタリング膜との界面に下地原子と成膜原子とが混ざり合ったミキシング層が形成され、このミキシング層によって下地膜とスパッタリング膜とは良好な密着性が得られると考えられる。
次に、図2に示すステップS203について図6を用いて説明する。図6は、本発明の第1実施形態に係る貫通電極基板の製造方法において、他側面から第2導電性密着層が形成された基板の断面を示す模式図である。図5に示す基板100に対して、第2導電性密着層20(第2導電性密着層22、25)が形成される。この第2導電性密着層20は、絶縁層70上に、第1面101の反対側の第2面102側から形成する。第2導電性密着層20は第1導電性密着層10と同様にスパッタリング法によって形成する。その結果、図6に示すように、貫通孔の側壁に成膜された第2導電性密着層25の端部の位置は、第2面102側を基準として貫通孔の深さの半分以下の位置となり、貫通孔の側壁において第1導電性密着層15と第2導電性密着層25とは分離して形成される。このとき、貫通孔の側壁において、貫通孔の深さ方向の第1面101と第2面102との中央付近で、貫通孔の側壁の絶縁層75が露出した状態となる。
第1導電性密着層15および第2導電性密着層25は、下地の絶縁層75と密着性がよく、例えば、チタン(Ti)、クロム(Cr)、アルミニウム(Al)、これらの化合物、あるいはこれらの合金などを使用することができる。第1導電性密着層15および第2導電性密着層25の厚さは、特に制限はないが、例えば、50nm~400nmとすることができる。なお、第1導電性密着層15と第2導電性密着層25とは、同一の材料であってもよいし、互いに異なる材料であってもよい。
第1実施形態では、スパッタリング法によって密着性が高い膜を形成した例を説明したが、これに限定されるものではない。例えば、下地膜との反応性を利用した材料を使用することで、良好な密着性を得ることができる。例えば、下地膜が酸化シリコンの場合、酸化物の生成エンタルピーがシリコンよりも低い材質を使用することで、良好な密着性を得ることができる。例えば、酸化物の生成エンタルピーがシリコンよりも低いチタンを酸化シリコン上に成膜すると、酸化シリコンとチタンの界面付近の酸素原子は、酸化シリコンよりも安定である酸化チタンとなる傾向にあり、成膜のエネルギーを利用してチタンと結合する。つまり、酸化シリコンとチタンの界面は科学的に結合するので、良好な密着性を得ることができる。つまり、導電層として使用する材質として、その導電層の酸化物または窒化物が下地膜の酸化物または窒化物よりも低い生成エンタルピーを有する材質を使用することで、良好な密着性を得ることができると考えられる。
次に、図2に示すステップS204について図7、8を用いて説明する。図7は、本発
明の第1実施形態に係る貫通電極基板の製造方法において、一側面からシード層が形成された基板の断面を示す模式図である。シード層30(シード層31、35)の形成は、斜め蒸着によって行う。斜め蒸着の詳しい方法については後述する(図19、図20参照)。
明の第1実施形態に係る貫通電極基板の製造方法において、一側面からシード層が形成された基板の断面を示す模式図である。シード層30(シード層31、35)の形成は、斜め蒸着によって行う。斜め蒸着の詳しい方法については後述する(図19、図20参照)。
図8は、本発明の第1実施形態に係る貫通電極基板の製造方法において、他側面からシード層が形成された基板の断面を示す模式図である。ここでも、図7と同様の方法で、基板の第2面側から斜め蒸着によってシード層30(シード層32、35)を形成する。続いて、第2面側からも斜め蒸着を行うことで、貫通孔内部には貫通孔の深さ方向に略一様な膜厚のシード層35が形成される。ここで、第1実施形態においては、斜め蒸着によってシード層30を形成する例を示したが、これに限定されることはなく、例えば、無電解めっきなどを使用することもできる。これにより、スパッタ法以外で成膜されたシード層30の大部分が、貫通孔90の側壁において第1導電性密着層15および第2導電性密着層25上に形成されることで、下層への密着性が向上する。ここで、シード層35が第1導電性密着層15および第2導電性密着層25の段差部を乗り越えるように形成されている。段差部でシード層35と第1導電性密着層15または第2導電性密着層25とが接することで、アンカー効果が得られ、シード層30の剥離を抑制することができると考えられる。
ここで、シード層30は、後の工程で導電層を形成する際の電解めっきで給電する層として機能する。シード層30は、導電層と同じ材質であることが望ましく、銅(Cu)、銀(Ag)、金(Au)などを使用することができる。シード層30の膜厚には特に制限はないが、例えば、0.1μm以上1.0μm以下の範囲とするとよい。好ましくは、600nm以上900nm以下とするとよい。このような範囲とすることで、貫通孔90内に形成される導電層の膜厚を均一に制御することができる。
次に、図2に示すステップS205について図9を用いて説明する。図9は本発明の第1実施形態に係る貫通電極基板の製造方法において、導電層60が形成された基板の断面を示す模式図である。図示しないが、図9に示す構造を得るために、まず、シード層30を形成した基板100の両面に、感光性ドライフィルムレジストと呼ばれるフィルム状のレジストを形成し、フォトリソグラフィによって、導電層を形成する領域を開口させたマスクを形成する。次に、マスクをした状態で、シード層30に給電して電解めっきを実施することで、図9に示すような導電層60(導電層61、62、65)を形成する。導電層の材質としては、例えば、Cu、Ag、Auなどを使用することができる。なかでも、Cuは材料コストが低く好ましい。貫通孔90の側壁に沿って薄膜状に形成することにより、生産効率が向上する。導電層60の膜厚には特に制限はないが、例えば、1μm以上20μm以下の範囲とするとよい。好ましくは3μm以上15μm以下とするとよい。このような範囲とすることで、導電性が良好な貫通電極を得ることができる。
貫通孔90の側壁と基板の第1面または第2面への導電層60の形成は、別々の工程で行ってもよいが、上記を同時に形成できる電解めっき工程で行うことで、生産効率が向上する。なお、電解めっき工程で貫通孔90の側壁と基板の第1面または第2面とに導電層を形成するため、それぞれの箇所における導電層の膜厚は略同じ値となる。その後、基板100からマスクを除去する。以上の工程によって、図9に示す構造を得ることができる。
次に、図2に示すステップS206について図10を用いて説明する。図10は、本発明の第1実施形態に係る貫通電極基板の製造方法において、導電層がパターニングされた基板の断面を示す模式図である。図10に示す構造は、図9に示す構造を第1面側および第2面側からエッチングすることで得られる。エッチングはドライエッチングを使用して
もよく、また、ウェットエッチングを使用してもよい。ドライエッチングは第1導電性密着層、第2導電性密着層、シード層を一括してエッチングすることができるため工程短縮の利点があり、また、貫通孔の側壁に形成された導電層65をほとんどエッチングしないので、導電層65の形状変化を抑制ことができる。また、ウェットエッチングは、第1面および第2面を同時にエッチングできるので、工程短縮の利点がある。
もよく、また、ウェットエッチングを使用してもよい。ドライエッチングは第1導電性密着層、第2導電性密着層、シード層を一括してエッチングすることができるため工程短縮の利点があり、また、貫通孔の側壁に形成された導電層65をほとんどエッチングしないので、導電層65の形状変化を抑制ことができる。また、ウェットエッチングは、第1面および第2面を同時にエッチングできるので、工程短縮の利点がある。
第1実施形態では、パターニングをしてから導電層を形成する方法について説明したが、導電層60を使用しない場合はシード層30を形成後にパターニングを行えばよい。
図11は、本発明の第1実施形態に係る貫通電極基板の製造方法において、第1の感光性樹脂層が形成された基板の断面を示す模式図である。図10に示す基板100の第2面102側に、第1の感光性樹脂層89を形成する。第1の感光性樹脂層89は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。第1の感光性樹脂層89の一部は、貫通孔90内に一部導入されている。なお、用いるドライフィルムレジストは、ネガ型に限らず、ポジ型であってもよい。
このとき、貫通孔90の第2面102側の開口は、第1の感光性樹脂層89により塞がれる。なお、貫通孔90の第2面102側の開口を塞ぐように形成されれば、第1の感光性樹脂層89は、ドライフィルムレジスト以外を用いて形成されてもよい。高粘度(例えば、20cp以上)の液状レジストであってもよい。
図12は、本発明の第1実施形態に係る貫通電極基板の製造方法において、第2の感光性樹脂層が形成された基板の断面を示す模式図である。図12に示すように、基板100の第1面101側に、第2の感光性樹脂層88を形成する。第2の感光性樹脂層88は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。なお、用いるドライフィルムレジストは、ネガ型に限らず、ポジ型であってもよい。
このとき、基板100の周辺環境を減圧(大気圧より低い圧力)状態にしてラミネートする。これにより、第2の感光性樹脂層88のドライフィルムレジストは、貫通孔90内に導入されて、第1の感光性樹脂層89と接触する。これにより、貫通孔90内に感光性樹脂層が充填され、すなわち、絶縁性充填部材85が形成される。図10に示す状態において、貫通孔90内に空間として残っていた部分(導電層65に囲まれた部分)には、第1の感光性樹脂層89および第2の感光性樹脂層88が充填される。減圧状態の下で貫通孔90内の気体を排気しつつ第2の感光性樹脂層88のラミネートが行われるため、貫通孔90内にボイド等が発生することを抑制することができる。なお、本明細書において充填とは、完全に空間(ボイド等)を無くす場合に限らず、貫通孔90の内部において、わずかに空間が残存している場合を除外するものではない。
なお、第2の感光性樹脂層88を形成する場合には、ドライフィルムレジストをラミネートするときの基板100の周辺環境の圧力をできるだけ真空に近い状態にすることが望ましい。これにより、貫通孔90内へドライフィルムレジストを導入させやすくなる。なお、上記の方法に限らず、貫通孔90内に絶縁性材料を充填した後、第1面、第2面に感光性樹脂層を形成するようにしてもよい。
図13は、本発明の第1実施形態に係る貫通電極基板の製造方法において、第1、第2の感光性樹脂層がパターニングされた基板の断面を示す模式図である。図12の基板100に形成された第1の感光性樹脂層89および第2の感光性樹脂層88に対して、フォトリソグラフィによるパターニングを行う。これにより、図13に示すように、導電層61に至る開口部111、および導電層62に至る開口部112が形成される。この後、感光性樹脂層を焼成してもよい。図13においては、このようにして感光性樹脂層から得られ
た層間絶縁層80(層間絶縁層81、82)および絶縁性充填部材85を示している。なお、層間絶縁層80における基板100の第1面101および第2面102上の厚さは、例えば、10μm~100μmであるが、さらに薄くてもよいし、厚くてもよい。
た層間絶縁層80(層間絶縁層81、82)および絶縁性充填部材85を示している。なお、層間絶縁層80における基板100の第1面101および第2面102上の厚さは、例えば、10μm~100μmであるが、さらに薄くてもよいし、厚くてもよい。
上記のようにして製造された貫通電極基板1は、貫通孔90の側壁に沿って形成された導電層(第1導電性密着層15、第2導電性密着層25、シード層35、導電層65)によって基板100の第1面101側と第2面102側とを電気的に接続することができる。また、貫通孔90内部を上記のようにして絶縁性樹脂で充填することにより、電解めっき法により金属材料で充填するよりも製造工程を短縮することができ、また貫通孔90の内部においてボイドの発生を抑制することもできる。
図14は、本発明の第1実施形態に係る貫通電極基板の製造方法において、配線層が形成された基板の断面を示す模式図である。図13に示すように製造された貫通電極基板1を用いて、図14に示すように配線層121、122を形成してもよい。図13に示す貫通電極基板1に対して配線層が形成され、その配線層に対してフォトリソグラフィによるパターニングを行うことで、配線層121、122が得られる。なお、このような配線層は層間絶縁膜を介して多層化されてもよい。
このようにして得られた配線層121、122(多層化されている場合には、通常、最表面の配線層)は、他の貫通電極基板1等と接続するときの接続端子として用いられる。
[シード層30の形成方法]
ここで、図7、図8に示したシード層30の形成方法について、詳細に説明する。シード層30を形成する工程では、アスペクト比が5を超すような高アスペクト比の貫通孔の内部に導電層を形成する必要があるため、膜の付き回り性の良好な成膜方法が必要である。膜の付き回り性の良好な方法として、例えば、無電解めっき法等の成長面に対して等方的に膜成長が起こる方法や、斜め蒸着等の異方性が高く成膜源と基板との位置取りにより付き回り良く成膜できる方法を挙げることができる。ここでは、一例として、斜め蒸着による成膜方法について、詳細に説明する。なお、斜め蒸着とは、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾いて基板の表面に到達するように設定された蒸着である。
ここで、図7、図8に示したシード層30の形成方法について、詳細に説明する。シード層30を形成する工程では、アスペクト比が5を超すような高アスペクト比の貫通孔の内部に導電層を形成する必要があるため、膜の付き回り性の良好な成膜方法が必要である。膜の付き回り性の良好な方法として、例えば、無電解めっき法等の成長面に対して等方的に膜成長が起こる方法や、斜め蒸着等の異方性が高く成膜源と基板との位置取りにより付き回り良く成膜できる方法を挙げることができる。ここでは、一例として、斜め蒸着による成膜方法について、詳細に説明する。なお、斜め蒸着とは、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾いて基板の表面に到達するように設定された蒸着である。
図18は、本発明の第1実施形態に係る貫通電極基板の製造方法において、斜め蒸着による成膜装置の概略図である。図18に示す成膜装置は、蒸着を行うために高真空を達成する真空チャンバ150、ターボ分子ポンプ(TMP)220、ゲートバルブ222で構成されている。真空チャンバ150は、蒸着材料の飛行方向に平行な線と基板の垂線130とを含む平面において両者の線のなす角度132を一定に傾けた状態で基板を固定するホルダ141、ホルダ141を固定して一定の角度132を保ったままホルダ141を回転させる回転支持柱140、蒸着源212を保持する坩堝210、蒸着源212を蒸発させる電子ビーム201を生成する電子銃200を備えている。
蒸着中は、蒸発した蒸着材料214の直進性を高めるため、TMPを用いて、例えば10-3~10-6Paの高い真空状態で行うことが望ましい。このような高真空状態で蒸着を行うと、蒸発した蒸着材料214がチャンバ内の気体分子と衝突確率が低下するため、散乱による進行方向の変化が少なくなる。その結果、蒸着材料214は非常に高い直進性を持って基板に到達するため、例えばアスペクト比が5を超すような高いアスペクト比の貫通孔に対しても、十分な被覆性を得ることができる。また、ホルダ141を傾けた状態で回転支持柱140を回転させながら蒸着を行うことで、貫通孔の円周方向には一様に成膜することができる。
図19は本発明の第1実施形態に係る貫通電極基板の製造方法において、斜め蒸着によって導電層が形成された貫通電極基板の断面図を示す模式図である。電子ビーム201によって蒸発した蒸着材料214は、基板の垂線130に対して一定の角度132で基板に入射する。角度132は、蒸着膜を形成したい貫通孔のアスペクト比によって決定すればよいが、例えば、少なくとも第1導電性密着層15と第2導電性密着層25とが分離しているスペースの端部79に到達するような角度にすればよい。好ましくは、例えば、蒸着を行う面の反対側に形成された貫通孔内部の導電層端部29に到達するような角度にすればよい。具体的には、アスペクト比が5の貫通孔に対して斜め蒸着を行う場合は、基板の第1面または第2面に対する垂線とのなす角度が5°以上20°以下とすることで、被覆性良く蒸着膜を形成することができる。
<第2実施形態>
第1実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に第1導電性密着層10または第2導電性密着層20がそれぞれ一層だけ挟まれた構造であった。第2実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に複数の層が挟まれた構造について説明する。
第1実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に第1導電性密着層10または第2導電性密着層20がそれぞれ一層だけ挟まれた構造であった。第2実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に複数の層が挟まれた構造について説明する。
図20は本発明の第2実施形態に係る貫通電極基板の製造方法において、導電層が形成された基板の断面を示す模式図である。図13と異なる点は、第1導電性密着層10とシード層30との間に第3導電性密着層40(第3導電性密着層41、42、45)が形成されている点、第2導電性密着層20とシード層30との間に第4導電性密着層50(第4導電性密着層51、52、55)が形成されている点である。
第3導電性密着層40および第4導電性密着層50はシード層30と密着性がよい材質であるとよく、好ましくは、シード層30と同じ材質であるとよい。この場合、第3導電性密着層40および第4導電性密着層50は、シード層の一部を兼ねていると考えることもできる。また、第3導電性密着層40は第1導電性密着層10と密着性がよく、第4導電性密着層50は第2導電性密着層20と密着性がよいことが望ましい。第2実施形態においては、第3導電性密着層40および第4導電性密着層50をスパッタリング法によって形成するため、第1導電性密着層10と第3導電性密着層40との界面において、良好な密着性が得られる。また、同様に、第2導電性密着層20と第4導電性密着層50との界面において、良好な密着性が得られる。これは、第1導電性密着層10と第3導電性密着層40との界面、および、第2導電性密着層20と第4導電性密着層50との界面に、それぞれ接する層のミキシング層が形成されているからと考えられる。さらに、第3導電性密着層40および第4導電性密着層50とシード層30とが同じ材質である場合には、これらの界面においても、良好な密着性が得られる。
<第3実施形態>
第3実施形態においては、第1または第2実施形態における貫通電極基板1を用いて製造される半導体装置について説明する。
第3実施形態においては、第1または第2実施形態における貫通電極基板1を用いて製造される半導体装置について説明する。
図21は、本発明の第3実施形態に係る半導体装置を示す図である。半導体装置1000は、3つの貫通電極基板300(310、320、330)が積層され、LSI基板400に接続されている。貫通電極基板310は、例えば、DRAM等の半導体素子が形成され、配線層121、122等で形成された接続端子511、512を有している。これらの貫通電極基板300の1以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。接続端子512は、LSI基板400の接続端子500とバンプ610により接続されている。接続端子511は、貫通電極基板320の接続端子522とバンプ620により接続されている。貫通電極基板320の接続端子521と、貫通電極基板330の接続端子532と、についても、接続端子がバンプ630により接続
する。バンプ600(610、620、630)は、例えば、インジウム、銅、金等の金属を用いる。
する。バンプ600(610、620、630)は、例えば、インジウム、銅、金等の金属を用いる。
なお、貫通電極基板1を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板1と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板1と他の基板とを接着してもよい。
図22は、本発明の第3実施形態に係る半導体装置の別の例を示す図である。図22に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)410、420、および貫通電極基板300が積層され、LSI基板400に接続されている。
半導体チップ410と半導体チップ420との間に貫通電極基板300が配置され、バンプ640、650により接続されている。LSI基板400上に半導体チップ410が載置され、LSI基板400と半導体チップ420とはワイヤ700により接続されている。この例では、貫通電極基板300は、複数の半導体チップを積層して3次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ410を3軸加速度センサとし、半導体チップ420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板300に形成してもよい。
図23は、本発明の第3実施形態に係る半導体装置の別の例を示す図である。上記2つの例(図21、図22)は、3次元実装であったが、この例では、2次元と3次元との併用実装に適用した例である。図23に示す例では、LSI基板400には、6つの貫通電極基板300(310~360)が積層されて接続されている。ただし、全ての貫通電極基板300が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板300(310~360)の1以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。
図23の例では、LSI基板400上に貫通電極基板310、350が接続され、貫通電極基板310上に貫通電極基板320、340が接続され、貫通電極基板320上に貫通電極基板330が接続され、貫通電極基板350上に貫通電極基板360が接続されている。なお、図22に示す例のように、貫通電極基板300を複数の半導体チップを接続するためのインターポーザとして用いても、このよう2次元と3次元との併用実装が可能である。例えば、貫通電極基板330、340、360などが半導体チップに置き換えられてもよい。
上記のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。
以下、本発明を実施例に基づいて具体的に説明するが、本発明はこれらの実施例のみに限定されるものではない。
実施例1は、第2実施形態の図20に基づいて説明する。まず、基板100として、厚さ400μmのシリコン基板を用意した。次に、シリコン基板の一方の面(ここでは第1面101)にフォトリソグラフィによりレジストパターンを形成し、レジストパターンを介してDRIEによりシリコン基板を厚み方向にエッチングし、φ50μmの貫通孔を多数形成した。貫通孔のアスペクト比は8であった。
貫通孔を形成し、レジストパターンを除去した後、熱酸化によりシリコン基板の表面および貫通孔の側壁にシリコン酸化膜を形成した。ここで、熱酸化は酸素雰囲気下で1050℃の熱処理を行い、500nmのシリコン酸化膜を形成した。
次に、シリコン基板の第1面101側から、スパッタリング法により、第1導電性密着層10として、シリコン基板上に形成された酸化シリコン膜との密着性の良いTiを100nm形成した。続いて、シリコン基板の第2面102側から、上記と同様にスパッタリング法により、第2導電性密着層20として、Tiを100nm形成した。ここで、スパッタリング法は、DCマグネトロンスパッタ法により、以下の条件で行った。
・ターゲット-基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.5Pa
・電力=3kW
・成膜温度=室温
・ターゲット-基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.5Pa
・電力=3kW
・成膜温度=室温
次に、シリコン基板の第1面101側から、スパッタリング法により、第3導電性密着層40として、Cuを100nm形成した。続いて、シリコン基板の第2面102側から、第4導電性密着層50として、上記と同様にスパッタリング法により厚さ100nmでCuを成膜し、スパッタシード層を形成した。ここで、スパッタリング法は、DCマグネトロンスパッタ法により、以下の条件で行った。
・ターゲット-基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.3Pa
・電力=5kW
・成膜温度=室温
・ターゲット-基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.3Pa
・電力=5kW
・成膜温度=室温
次に、シリコン基板の第1面101側から、スパッタリング法で形成したCu上に、シード層30として、斜め蒸着により厚さ800nmでCuを成膜し、蒸着シード層を形成した。さらに、シリコン基板の第2面102側からも、同様にして斜め蒸着により厚さCuを800nm成膜した。このとき、蒸着材料の飛行方向に平行な線とシリコン基板の垂線とがなす角度が8°となるようにシリコン基板の傾きを調整した。また、蒸着法は以下の条件で行った。
・蒸着源-基板間距離=100mm
・真空到達圧=5×10-4Pa
・蒸着材料の飛行方向に平行な線と基板の垂線とのなす角度=8°
・蒸着源-基板間距離=100mm
・真空到達圧=5×10-4Pa
・蒸着材料の飛行方向に平行な線と基板の垂線とのなす角度=8°
次に、シリコン基板の両側に、後述する電解めっきにおいて導電膜の形成を避けるべき領域を覆うようにめっき用レジストパターンを形成した。そして、電解めっきにより、めっき用レジストパターンから露出した部分に厚さ10μmでCuを成膜し、導電膜を形成した。
その後、めっき用レジストパターンを除去した後、シリコン基板の両側に存在する不要な蒸着シードおよびスパッタシード層を順次除去した。これにより、図20に示す貫通電
極基板を得た。
極基板を得た。
上記のようにして得られた貫通電極基板に対して、導通試験を実施したところ、1024個の貫通電極を含むチップにおいて適切に導通が確保されていることが確認された。
以上のように、実施例1によれば、アスペクト比が高い貫通孔を有する貫通電極基板において、貫通孔内の導電層の密着性が高い貫通電極基板を得ることができる。
1:貫通電極基板
10、11、15:第1導電性密着層
20、22、25、29:第2導電性密着層
30、31、32、35:シード層
40、41、42、45:第3導電性密着層
50、51、52、55:第4導電性密着層
60、61、62、65:導電層
70、71、72、85:絶縁層
79:端部
80、81、82:層間絶縁層
85:絶縁性充填部材
88:第2の感光性樹脂層
89:第1の感光性樹脂層
90:貫通孔
100:基板
101:第1面
102:第2面
110、111、112:開口部
121、122:配線層
130:垂線
132:基板の垂線と蒸着方向とのなす角度
140:回転支持柱
141:ホルダ
150:真空チャンバ
200:電子銃
201:電子ビーム
210:坩堝
212:蒸着源
214:蒸着材料
222:ゲートバルブ
300、310、320、330、340、350、360:貫通電極基板
400:LSI基板
410、420:半導体チップ
500、511、512、521、522、531:接続端子
600、610、620、630、640、650:バンプ
700:ワイヤ
1000:半導体装置
10、11、15:第1導電性密着層
20、22、25、29:第2導電性密着層
30、31、32、35:シード層
40、41、42、45:第3導電性密着層
50、51、52、55:第4導電性密着層
60、61、62、65:導電層
70、71、72、85:絶縁層
79:端部
80、81、82:層間絶縁層
85:絶縁性充填部材
88:第2の感光性樹脂層
89:第1の感光性樹脂層
90:貫通孔
100:基板
101:第1面
102:第2面
110、111、112:開口部
121、122:配線層
130:垂線
132:基板の垂線と蒸着方向とのなす角度
140:回転支持柱
141:ホルダ
150:真空チャンバ
200:電子銃
201:電子ビーム
210:坩堝
212:蒸着源
214:蒸着材料
222:ゲートバルブ
300、310、320、330、340、350、360:貫通電極基板
400:LSI基板
410、420:半導体チップ
500、511、512、521、522、531:接続端子
600、610、620、630、640、650:バンプ
700:ワイヤ
1000:半導体装置
Claims (8)
- 第1面と第2面とを貫通する貫通孔を有する基板と、
前記貫通孔の前記第1面側の一部に設けられた第1導電層と、
前記貫通孔の前記第2面側の一部に、前記第1導電層から離隔されて設けられた第2導電層と、
前記第1導電層と前記第2導電層との間の第3導電層と、
前記第1導電層は、前記貫通孔の側壁上に第1端部を有し、
前記第2導電層は、前記側壁上に第2端部を有し、
前記第3導電層は、前記第1端部及び前記第2端部を覆う貫通電極基板。 - 前記第1端部と前記第2端部とは離隔している、請求項1に記載の貫通電極基板。
- 前記第1導電層は、前記第1端部において第1側壁を有し、
前記第2導電層は、前記第2端部において第2側壁を有し、
前記第3導電層は、前記第1側壁及び前記第2側壁を覆う、請求項1又は2に記載の貫通電極基板。 - 前記第3導電層は、前記第1導電層と前記第2導電層との間で前記側壁又は前記側壁上に設けられた絶縁層と接する、請求項1乃至3のいずれか一に記載の貫通電極基板。
- 前記第1導電層及び前記第2導電層は、前記側壁又は前記絶縁層に接する、請求項4に記載の貫通電極基板。
- 前記第3導電層は、前記第1導電層と前記第2導電層との間に連続して設けられ、前記第1導電層と前記第2導電層とを接続する、請求項1乃至5のいずれか一に記載の貫通電極基板。
- 前記基板は、半導体基板である、請求項1乃至6のいずれか一に記載の貫通電極基板。
- 前記第3導電層よりも前記貫通孔の内側において、前記第1面側から前記第2面側まで連続して配置された絶縁性材料をさらに有する、請求項1乃至7のいずれか一に記載の貫通電極基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023122565A JP2023145616A (ja) | 2020-02-25 | 2023-07-27 | 貫通電極基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020029744A JP7014241B2 (ja) | 2020-02-25 | 2020-02-25 | 貫通電極基板の製造方法 |
JP2022006633A JP7327535B2 (ja) | 2020-02-25 | 2022-01-19 | 貫通電極基板 |
JP2023122565A JP2023145616A (ja) | 2020-02-25 | 2023-07-27 | 貫通電極基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022006633A Division JP7327535B2 (ja) | 2020-02-25 | 2022-01-19 | 貫通電極基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023145616A true JP2023145616A (ja) | 2023-10-11 |
Family
ID=87563017
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022006633A Active JP7327535B2 (ja) | 2020-02-25 | 2022-01-19 | 貫通電極基板 |
JP2023122565A Pending JP2023145616A (ja) | 2020-02-25 | 2023-07-27 | 貫通電極基板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022006633A Active JP7327535B2 (ja) | 2020-02-25 | 2022-01-19 | 貫通電極基板 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7327535B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311676A (ja) * | 2006-05-22 | 2007-11-29 | Sony Corp | 半導体装置とその製造方法 |
JP5104650B2 (ja) * | 2008-08-21 | 2012-12-19 | 富士通株式会社 | 配線基板の製造方法、配線基板 |
JP4900508B2 (ja) * | 2008-12-26 | 2012-03-21 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP5651936B2 (ja) * | 2009-08-25 | 2015-01-14 | 大日本印刷株式会社 | 容量素子具有配線板、容量素子具有配線板の製造方法 |
JP5644242B2 (ja) * | 2009-09-09 | 2014-12-24 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP5300698B2 (ja) * | 2009-11-26 | 2013-09-25 | 京セラ株式会社 | 配線基板 |
JP2011165762A (ja) * | 2010-02-05 | 2011-08-25 | Canon Inc | 配線基板の製造方法 |
JP5772134B2 (ja) * | 2011-03-26 | 2015-09-02 | 富士通株式会社 | 回路基板、その製造方法および半導体装置 |
JP2013207006A (ja) * | 2012-03-28 | 2013-10-07 | Toppan Printing Co Ltd | 貫通電極付き配線基板及びその製造方法 |
-
2022
- 2022-01-19 JP JP2022006633A patent/JP7327535B2/ja active Active
-
2023
- 2023-07-27 JP JP2023122565A patent/JP2023145616A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP7327535B2 (ja) | 2023-08-16 |
JP2022058670A (ja) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6201663B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP6369436B2 (ja) | 貫通電極基板および貫通電極基板の製造方法 | |
JP6669201B2 (ja) | 貫通電極基板 | |
US7538032B2 (en) | Low temperature method for fabricating high-aspect ratio vias and devices fabricated by said method | |
TWI527179B (zh) | 藉由通孔垂直互連三維電子模組之方法 | |
US6686648B2 (en) | Electronic component with stacked semiconductor chips and method of producing the component | |
TWI667674B (zh) | 嵌入在聚合物電介質中的薄膜電容器及其製造方法 | |
JP6596906B2 (ja) | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 | |
TWI587470B (zh) | 基板、基板之製造方法、半導體裝置及電子機器 | |
JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
JP7327535B2 (ja) | 貫通電極基板 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP7014241B2 (ja) | 貫通電極基板の製造方法 | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2003243396A (ja) | 感光性ポリイミドを用いた貫通電極形成方法 | |
TWI821972B (zh) | 貫通電極基板的製造方法、貫通電極基板及半導體裝置 | |
JP6369653B1 (ja) | 貫通電極基板および半導体装置 | |
CN111933575A (zh) | 穿硅通孔制造 | |
JP6690142B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2018174343A (ja) | 貫通電極基板および半導体装置 | |
JP7239045B2 (ja) | 貫通電極基板および半導体装置 | |
JP2019016733A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
WO2023085366A1 (ja) | 貫通電極基板、実装基板及び貫通電極基板の製造方法 | |
JP2016167491A (ja) | 貫通配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230727 |