JP2023088823A - 積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ - Google Patents

積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ Download PDF

Info

Publication number
JP2023088823A
JP2023088823A JP2022072774A JP2022072774A JP2023088823A JP 2023088823 A JP2023088823 A JP 2023088823A JP 2022072774 A JP2022072774 A JP 2022072774A JP 2022072774 A JP2022072774 A JP 2022072774A JP 2023088823 A JP2023088823 A JP 2023088823A
Authority
JP
Japan
Prior art keywords
ceramic
ceramic capacitor
multilayer
margin
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022072774A
Other languages
English (en)
Inventor
ジョーン オー、ヨン
Young Joon Oh
ハン パク、セオン
Seong Han Park
リョル キム、ジェオン
Jeong Ryeol Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2023088823A publication Critical patent/JP2023088823A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/003Apparatus or processes for encapsulating capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】マージン部の焼結緻密度を改善して耐湿信頼性を確保し、段差及びポア(pore)によるクラックなどを防止する積層セラミックキャパシタの製造方法及び積層セラミックキャパシタを提供する。【解決手段】製造方法は、複数個の内部電極パターン221が所定の間隔をあけて形成されたセラミックグリーンシート211を設ける段階、セラミックグリーンシートを第1方向に多数積層してセラミック積層体220を形成する段階、内部電極パターンの末端が第1方向と垂直な第2方向に露出した側面を有するようにセラミック積層体を切断する段階、内部電極パターンの末端が露出した側面にマージン部を形成する段階及び切断されたセラミック積層体を焼成して誘電体層及び内部電極を含むセラミック本体を形成する段階を含む。マージン部を形成する段階は、セラミックペースト22、22を切断されたセラミック積層体の上部から下部に流す段階を含む。【選択図】図5e

Description

本発明は、積層セラミックキャパシタの製造方法及び積層セラミックキャパシタに関するものである。
一般的に、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、本体内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極を備える。
最近では、電子製品が小型化及び多機能化するにつれて、チップ部品も小型化及び高機能化する傾向にあるため、積層セラミックキャパシタも大きさが小さく、容量が大きい高容量製品が求められている。
従来には、セラミックグリーンシートのうち、内部電極パターンが形成された領域を除いた残りの領域を焼成することでマージン部を形成した。しかし、数十~数百層のセラミックグリーンシートを積層して圧着及び切断する過程で段差が発生し、内部電極パターンが反るという問題が発生した。これは、積層セラミックキャパシタの信頼性を低下させるという問題点を引き起こした。
このような問題を解決するために、従来には内部電極がチップの幅方向に露出するようにすることで、マージンのない設計により内部電極の幅方向の面積を極大化し、このようなチップ作製後、焼成前段階でチップの幅方向の電極露出面にマージン部を別途に付着して完成する方法が適用されている。
しかしながら、従来には、上記のように積層セラミックキャパシタを製作する際に、マージン部形成用の誘電体組成をセラミック本体の誘電体組成と差別化することなく、セラミック本体の誘電体組成物をそのまま使用した。
これによって、マージン部内の誘電体の物理的充填密度が低くなり、マージン部の緻密度の低下現象の問題が発生した。また、焼結過程中にマージン部の誘電体と内部電極の焼結駆動ミスマッチング(mismatching)現象によって生成される内部電極の端部とマージン部の接合面との間の界面空隙が埋められないという問題が発生している。これにより、積層セラミックキャパシタの耐湿信頼性が低下する問題が発生した。
また、上記従来技術は、マージン部なしに切断されたグリーンチップにマージン部の役割をするセラミックグリーンシートを物理的圧着で付着した後、高温熱処理により堅固な本体を有する焼結体を構成するようにするため、焼結前段階でのマージン部形成用シートと電極露出面との間の接着力が足りない場合、マージン部の脱着による外観不良及び界面クラックにつながる深刻な不良を招くことがある。
また、高温熱処理過程で内部電極の収縮によりチップ内側に体積変化が伴う際に、電極の端部とマージン部との界面の間にボイド(void)が生成され、クラック発生の始発点として作用するか、耐湿浸透経路になって耐湿信頼性の低下を引き起こす可能性がある。
日本公開特許公報第2019-016688号
本発明の目的の一つは、積層セラミックキャパシタのマージン部の焼結緻密度の低下により耐湿信頼性が低下する問題を解決するためである。
本発明の目的の一つは、段差及びポア(pore)によってクラックなどが発生する問題を解決するためである。
但し、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
本発明の一実施形態によると、複数個の内部電極パターンが所定の間隔をあけて形成されたセラミックグリーンシートを設ける段階、上記セラミックグリーンシートを第1方向に多数積層してセラミック積層体を形成する段階、上記内部電極パターンの末端が上記第1方向と垂直な第2方向に露出した側面を有するように上記セラミック積層体を切断する段階、上記内部電極パターンの末端が露出した側面にマージン部を形成する段階、及び上記切断されたセラミック積層体を焼成して誘電体層及び内部電極を含むセラミック本体を形成する段階と、を含み、上記マージン部を形成する段階はセラミックペーストを上記切断されたセラミック積層体の上部から下部に流す段階を含む積層セラミックキャパシタの製造方法を提供する。
本発明の他の実施形態によると、誘電体層及び上記誘電体層を間に挟んで第1方向に積層された複数の内部電極を含むセラミック本体、上記セラミック本体の上記第1方向に垂直な第2方向に対向する両面に配置されるマージン部及び上記第1方向及び第2方向に垂直な第3方向に対向する両面に配置され、上記内部電極と接続された外部電極と、を含み、上記マージン部は上記誘電体層よりも緻密度が高い積層セラミックキャパシタを提供する。
本発明の効果の一つは、積層セラミックキャパシタのマージン部の焼結緻密度を改善して、耐湿信頼性を確保することである。
本発明の効果の一つは、段差及びポア(pore)によるクラックなどを防止して積層セラミックキャパシタの高信頼性を確保することである。
本発明の一実施形態による積層セラミックキャパシタの概略的な斜視図である。 積層セラミックキャパシタのセラミック本体の概略的な斜視図である。 図1のI-I'線に沿った切断断面を概略的に示した断面図である。 図1のII-II'線に沿った切断断面を概略的に示した断面図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の一実施形態による積層本体の概略的な斜視図である。 本発明の一実施形態による積層本体の概略的な斜視図である。 比較例による耐湿信頼性テストの結果を示したグラフである。 本発明の実施形態による耐湿信頼性テストの結果を示したグラフである。 比較例のマージン部とセラミック本体の境界面を走査電子顕微鏡(SEM)によって撮影したイメージである。 実施例のマージン部とセラミック本体の境界面を走査電子顕微鏡(SEM)によって撮影したイメージである。
以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、図面において示された各構成の大きさ及び厚さは説明の便宜のために任意で示したため、本発明が必ずしも図示によって限定されるものではない。また、同一思想の範囲内の機能が同一である構成要素は、同一の参照符号を付与して説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
図面において、第1方向は積層方向または厚さ(T)方向、第2方向は幅(W)方向、第3方向は長さ(L)方向と定義することができる。
図1~図4を参照すると、積層セラミックキャパシタ100は、誘電体層111及び誘電体層111を間に挟んで第1方向に積層された複数の内部電極121、122を含むセラミック本体110、セラミック本体110の上記第1方向に垂直な第2方向に対向する両面に配置されるマージン部112、113及び上記第1方向及び第2方向に垂直な第3方向に対向する両面に配置され、上記内部電極121、122と接続された外部電極131、132を含む。また、セラミック本体110は、積層セラミックキャパシタ100の容量形成に寄与する部分として誘電体層111を間に挟んで複数の内部電極121、122が繰り返し積層されて形成された容量形成部Acと、上記容量形成部Acの上下面にそれぞれ第1方向または厚さ方向に積層されて形成された上部及び下部カバー部114、115を含むことができる。
従来の場合、セラミック本体110にマージン部112、113形成用のセラミックグリーンシートを物理的に圧着して熱処理することでマージン部112、113を形成した。また、誘電体層111を形成するセラミックグリーンシートと同一誘電体組成を有するセラミックグリーンシートでマージン部112、113を形成した。これにより、マージン部112、113内に誘電体の物理的充電密度が低く、マージン部112、113の緻密度が低下し、これにより積層セラミックキャパシタ100の耐湿信頼性が低下するという問題点が存在した。
本実施形態はこれを解決するためのものであり、内部電極121、122による段差の発生を防止し、マージン部112、113の緻密度を向上させ、耐湿信頼性に優れた積層セラミックキャパシタの製造方法及び積層セラミックキャパシタを提供することができる。
まず、図5a~図5eを参照して、本発明の一実施形態による積層セラミックキャパシタの製造方法について詳細に説明する。
本発明の一実施形態に係る積層セラミックキャパシタの製造方法は、複数個の内部電極パターン221、222が所定の間隔をあけて形成されたセラミックグリーンシート211を設ける段階、上記セラミックグリーンシート211を第1方向に多数積層してセラミック積層体220を形成する段階、上記内部電極パターン221、222の末端が上記第1方向と垂直な第2方向に露出した側面を有するように上記セラミック積層体220を切断する段階、上記内部電極パターン221、222の末端が露出した側面にマージン部212、213を形成する段階、及び上記切断されたセラミック積層体220を焼成して誘電体層及び内部電極を含むセラミック本体を形成する段階を含み、上記マージン部212、213を形成する段階はセラミックペースト22、23を上記切断されたセラミック積層体220の上部から下部に流す段階を含む積層セラミックキャパシタの製造方法を提供する。
図5aに示したように、セラミックグリーンシート211上に所定の間隔をあけて複数個の第1内部電極パターン221を形成する。このとき、第1内部電極パターンはストライプ状であることができ、複数個の第1内部電極パターン221は互いに平行に形成されることができる。
セラミックグリーンシート211は、セラミック粉末、バインダー及び溶剤を混合してセラミックスラリーを製造し、上記セラミックスラリーをドクターブレード法などで数μmの厚さを有するシート(sheet)状に製作したものである。セラミックグリーンシート211が焼成されると、セラミック本体110を構成する誘電体層111になる。
上記セラミック粉末は、十分な静電容量が得られる限り、特に制限されない。例えば、チタン酸バリウム系粉末、鉛複合ペロブスカイト系粉末またはチタン酸ストロンチウム系粉末などを用いることができる。上記チタン酸バリウム系粉末は、BaTiO系セラミック粉末を含むことができ、上記セラミック粉末の例として、BaTiO、BaTiOにCa(カルシウム)、Zr(ジルコニウム)などが一部固溶された(Ba1-xCa)TiO、Ba(Ti1-yCa)O、(Ba1-xCa)(Ti1-yZr)OまたはBa(Ti1-yZr)Oなどが挙げられる。
このとき、セラミックグリーンシート211の平均厚さtdは、積層セラミックキャパシタの大きさ及び容量を考慮して任意に変更することができ、積層セラミックキャパシタの小型化及び高容量化のために0.6μm以下であることができるが、本発明がこれに限定されるものではない。セラミックグリーンシート211の平均厚さtdは、セラミックグリーンシート211を走査電子顕微鏡(SEM)によってスキャンしたイメージから測定されることができ、1つのセラミックグリーンシート211の多数の地点で、その厚さを測定して平均値を測定することができる。また、このような平均値の測定を多数のセラミックグリーンシート211に拡張して、さらに一般化した平均値を測定することができる。セラミックグリーンシートの厚さtdが0.6μm以下を満たすことにより、焼成後の誘電体層111の平均厚さが0.4μm以下であることができる。
第1内部電極パターン221は、導電性金属を含む内部電極用導電性ペーストによって形成されることができる。セラミックグリーンシート211上に第1内部電極パターン221を形成する方法は特に制限されないが、例えば、スクリーン印刷工法またはグラビア印刷工法によって形成されることができる。また、上記内部電極用導電性ペーストは、共材粉末、分散剤及び溶剤を含むことができ、本発明がこれに限定されるものではない。
上記導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、金(Au)、白金(Pt)、スズ(Sn)、タングステン(W)、チタン(Ti)及びこれらの合金のうち1つ以上を含むことができるが、本発明がこれに限定されるものではない。
また、図示されていないが、別のセラミックグリーンシート211上に所定の間隔をあけて第2内部電極パターン222を形成することができる。第1内部電極パターン221が形成されたセラミックグリーンシート211を第1セラミックグリーンシートに称することができ、第2内部電極パターン222が形成されたセラミックグリーンシート211を第2セラミックグリーンシートに称することができる。
次に、図5bに示したように、第1内部電極パターン221と第2内部電極パターン222が交差積層されるように第1及び第2セラミックグリーンシート211を交互に第1方向に積層することができる。焼成後、第1及び第2内部電極パターン221、222は、セラミック本体110の第1及び第2内部電極121、122になることができる。
このとき、内部電極パターン221、222の平均厚さteは積層セラミックキャパシタの大きさ及び容量を考慮して任意に変更することができ、積層セラミックキャパシタの小型化及び高容量化のために0.5μm以下であることができるが、本発明がこれに限定されるものではない。内部電極パターン221、222の平均厚さteは、内部電極パターン221、222を走査電子顕微鏡(SEM)によってスキャンしたイメージから測定されることができ、1つの内部電極パターン221、222の多数の地点でその厚さを測定して平均値を測定することができる。また、このような平均値の測定を多数の内部電極パターン221、222に拡張してさらに一般化した平均値を測定することができる。内部電極パターン221、222の厚さteが0.6μm以下を満たすことで焼成後の内部電極121、122の平均厚さが0.4μm以下であることができる。
次に、図5cを参照すると、第1及び第2内部電極パターン221、222が形成されたセラミックグリーンシート211を第1方向に多数積層してセラミック積層体220を形成することができる。次に、図5dに示したように、セラミック積層体220は、内部電極パターン221、222の末端が第2方向に露出した側面を有するように互いに直交するC1-C1及びC2-C2切断線に沿って切断されることができる。より具体的には、セラミック積層体220は、C1-C1切断線に沿って切断されることによって、複数個の積層バー(bar)の形態を有する積層本体210に分割されることができる。このとき、第1及び第2内部電極パターン221、222の末端が積層本体210の切断面に露出することができる。この後、C2-C2切断線に沿って切断されることによって、複数個の積層チップ形態を有する積層本体210に分割されることができる。
次に、図5eに示したように、内部電極パターン221、222の末端が露出する複数個の積層本体210の側面にそれぞれ第1及び第2マージン部212、213を形成することができる。このとき、第1及び第2マージン部212、213を形成する段階は、セラミックペースト22、23を切断されたセラミック積層体220の上部から下部に流す段階を含むことができる。
従来の場合、セラミックグリーンシート211のうち内部電極パターン221、222が形成された領域を除いた残りの領域を焼成することでマージン部212、213を形成した。但し、数十~数百層のセラミックグリーンシート211を積層して圧着及び切断する過程で、段差が発生して内部電極パターン221、222が反る問題が発生した。
また、従来には、上記段差が発生するという問題点を解決するために、マージン部形成用のセラミックグリーンシートを物理的圧着で付着した後、高温熱処理によりマージン部212、213を形成した。これにより、マージン部形成用のセラミックグリーンシートと積層本体210との間の接着力が足りない場合、マージン部の脱着による外観不良、クラック発生及び耐湿信頼性が低下する問題が発生した。
一方、本発明の一実施形態によると、内部電極パターン221、222の末端が露出した側面を有するようにセラミック積層体220を切断した後、別途のセラミックペースト22、23を切断されたセラミック積層体220の上部から下部に流して第1及び第2マージン部212、213を形成するため、内部電極パターン221、222による段差発生を防止して信頼性に優れた積層セラミックキャパシタを提供することができる。
また、セラミックペースト22、23を切断されたセラミック積層体220の上部から下部に流して第1及び第2マージン部212、213を形成するため、マージン部212、213の脱着による外観不良及びクラック発生を防止し、積層セラミックキャパシタの耐湿信頼性を向上させることができる。
さらに、本発明の一実施形態によると、セラミック粉末の充填率が高いセラミックペースト22、23でマージン部212、213を形成することができる。液体状態のセラミックペースト22、23は、セラミックグリーンシート211を形成するセラミックスラリーよりもセラミック粉末の充填率及び分散性が高いため、マージン部212、213の形成時にポア(pore)が少なく、焼結緻密度が高いマージン部212、213を実現することができる。これにより、焼成後の積層セラミックキャパシタ100のマージン部112、113は、誘電体層111よりも緻密度が高いことができる。
焼成後のマージン部112、113の平均厚さは、積層セラミックキャパシタ100の大きさ及び容量を考慮して任意に変更することができ、2μm~15μmであることができる。マージン部112、113の平均厚さは、積層セラミックキャパシタ100の第1及び第2方向の断面を走査電子顕微鏡(SEM)によってスキャンしたイメージから測定されることができ、多数の地点でマージン部112、113の厚さを測定して平均値を測定することができる。
本発明の一実施形態によると、セラミックペースト22、23は、セラミックグリーンシート211を形成する上記セラミックスラリーよりも粘度が高いことができる。セラミックペースト22、23の粘度が高いというのは、セラミックペースト22、23が上記セラミックスラリーよりもセラミック粉末の充填率が高いということを意味することができる。セラミックペースト22、23は、セラミックグリーンシート211を形成する上記セラミックスラリーよりも粘度が高いため、重力によって積層本体210の側面の下部領域にセラミックペースト22、23が偏ることを防止することができる。これによって、積層本体210の側面の上部及び下部領域にセラミックペースト22、23を均一に塗布することができ、セラミック粉末の充填率及び分散性に優れたセラミックペースト22、23によって焼結緻密度に優れたマージン部212、213を形成することができる。
従来のセラミックスラリーの粘度は1,000~3,000CPS(10rpm)の範囲を有しているが、本発明の一実施形態によるセラミックペースト22、23の粘度は20,000~40,000CPS(10rpm)であることができる。セラミックペースト22、23の粘度が上記範囲内に属する場合、高い粘度によって従来の製造方法では、積層本体210の側面にセラミックペースト22、23を塗布し難いことがある。これにより、セラミック積層体220の上部から下部に流す段階を含むことで、積層本体210の側面に塗布されることができる。これによって焼成後のマージン部112、113の緻密度が高い積層セラミックキャパシタ100を実現することができる。
本発明の一実施形態によると、マージン部212、213を形成する段階は、セラミックペースト22、23を切断されたセラミック積層体220の下部から吸引する段階をさらに含むことができる。より具体的には、セラミック積層体220を切断することによって形成された複数個の積層本体210の間に吸引装置300を配置してセラミックペースト22、23を吸引することができる。セラミック粉末の充填率が高くて粘度が高いセラミックペースト22、23の場合、重力のみでは積層本体210の側面の上部から下部に流れないことがある。このとき、積層本体210の側面に均一な厚さでセラミックペースト22、23を塗布するために、吸引装置300でセラミックペースト22、23を吸引する段階をさらに含むことができる。
このとき、図6aを参照すると、マージン部212、213を形成する段階は、セラミック積層体220を切断して形成された複数の積層バー状態の積層本体210を設け、セラミックペースト22、23を積層本体210の側面の上部から下部に流して、積層バー状態の積層本体210に塗布する方法で行うことができる。複数の積層バー状態の積層本体210は、セラミック積層体220を上記C1-C1切断線に沿って切断することで形成されることができる。
また、図6bを参照すると、マージン部212、213を形成する段階は、セラミック積層体220を切断して形成された複数の積層チップ状態の積層本体210を設け、セラミックペースト22、23を積層本体210の側面の上部から下部に流して、積層チップ状態の積層本体210に塗布する方法で行うことができる。複数の積層チップ状態の積層本体210は、セラミック積層体220を上記C1-C1及びC2-C2の切断線に沿って切断することで形成されることができる。
この後、切断された複数の積層本体210を焼成することにより、誘電体層111及び内部電極121、122を含むセラミック本体110を形成することができる。また、セラミック本体110において、第1及び第2内部電極121、122が交互に露出するセラミック本体110の第5面及び第6面5、6に第1及び第2外部電極131、132を形成することができる。第1及び第2外部電極131、132は、外部電極用導電性ペーストにセラミック本体110をディッピング(Dipping)して焼成して形成されることができるが、本発明がこれに制限されるものではなく、シートを付着または転写する方法若しくは無電解めっき法またはスパッタリング工法を用いて外部電極131、132を形成することもできる。
以下、本発明の他の実施形態による積層セラミックキャパシタについて詳細に説明する。
本発明の他の実施形態によると、誘電体層111及び上記誘電体層を間に挟んで第1方向に積層された複数の内部電極121、122を含むセラミック本体110と、セラミック本体110の上記第1方向に垂直な第2方向に対向する両面に配置されるマージン部112、113及び上記第1方向及び第2方向に垂直な第3方向に対向する両面に配置され、上記内部電極121、122と接続された外部電極131、132を含み、上記マージン部112、113は上記誘電体層111よりも緻密度が高い積層セラミックキャパシタ100を提供する。
セラミック本体110の具体的な形状に特に制限はないが、図示のようにセラミック本体110は六面体状やこれと類似した形状からなることができる。焼成過程でセラミック本体110に含まれたセラミック粉末の収縮やエッジ部の研磨により、セラミック本体110は完全な直線を有した六面体状ではないが、実質的に六面体状を有することができる。
セラミック本体110は、第1方向に互いに対向する第1及び第2面1、2、上記第1及び第2面1、2と連結され、第2方向に互いに対向する第3及び第4面3、4、第1及び第2面1、2と連結され、第3及び第4面3、4と連結され、第3方向に互いに対向する第5及び第6面5、6を有することができる。
セラミック本体110を形成する複数の誘電体層111は焼成された状態であり、隣接する誘電体層111間の境界は走査電子顕微鏡(SEM)を利用せずには確認しにくいほど一体化することができる。
内部電極121、122は誘電体層111と交互に配置されることができ、第1内部電極121と第2内部電極122が誘電体層111を間に挟んで互いに対向するように配置されることができる。
すなわち、第1及び第2内部電極121、122は、互いに異なる極性を有する一対の電極であり、誘電体層111上に所定の厚さで導電性金属を含む内部電極用導電性ペーストを印刷して誘電体層111を間に挟んで誘電体層111の積層方向に沿ってセラミック本体110の第5及び第6面5、6を介して交互に露出するように形成されることができ、中間に配置された誘電体層111によって互いに電気的に絶縁されることができる。
外部電極131、132は、セラミック本体110の外部に形成され、内部電極121、122と連結され、具体的には、セラミック本体110において第3方向に互いに対向する第5及び第6面5、6にそれぞれ配置された第1及び第2外部電極131、132を含むことができる。これにより、第1外部電極131は、セラミック本体110の第5面5を介して露出する複数の第1内部電極121と連結されることができ、第2外部電極132はセラミック本体110の第6面6を介して露出する複数の第2内部電極122と連結されることができる。
このとき、外部電極131、132は、導電性金属及びガラスを含む焼成電極であることができ、上記導電性金属は、例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)、及び銅(Cu)の1つまたはこれらの合金などからなるものを用いることができるが、本発明がこれに限定されるものではない。
上記外部電極131、132は複数の層からなることができ、外部電極131、132上にはめっき層が配置されることができる。上記めっき層は、積層セラミックキャパシタ100の実装特性を向上させる役割を果たすことができる。
上記めっき層は、Ni、Sn、Cu、Pd及びこれらの合金のうち1つ以上を含むことができ、複数の層からなることもできる。特に、外部電極131、132上に順に積層して形成されるニッケル(Ni)めっき層及びスズ(Sn)めっき層を含むことができる。
マージン部112、113は、セラミック本体110の第2方向に対向する第3及び第4面3、4にそれぞれ配置される第1マージン部112及び第2マージン部113を含み、上部及び下部カバー部114、115と共に物理的または化学的ストレスによる内部電極121、122の損傷を防止する役割を果たすことができる。
このとき、マージン部112、113は誘電体層111よりも緻密度が高いことができる。また、マージン部112、113は、上部及び下部カバー部114、115よりも緻密度が高いことができる。緻密度を測定する方法の一例として、セラミック本体110の第1方向及び第2方向の断面を走査電子顕微鏡(SEM)によって撮影し、上記走査電子顕微鏡(SEM)のイメージをシグマスキャンプロ(SigmaScan Pro)などのコンピュータプログラムを用いて、マージン部112、113の全面積に対するポア(pore)の面積を除いた誘電体面積比率を測定して緻密度を測定することができるが、本発明がこれに限定されるものではない。
マージン部112、113は、セラミック粉末の充填率が高いセラミックペーストを焼成することで形成され、誘電体層111は、上記セラミックペーストよりもセラミック粉末の充填率が低いセラミックグリーンシートを焼成することで形成されるため、マージン部112、113は誘電体層111よりも焼結緻密度が高いことができる。
このとき、マージン部112、113とセラミック本体110との境界面での緻密度は98%以上であることができる。これにより、マージン部112、113とセラミック本体110との間の境界から外部水分が浸透することを防止して耐湿信頼性に優れた積層セラミックキャパシタ100を提供することができる。上記境界面での緻密度を測定する方法の一例として、セラミック本体110の第1方向及び第2方向の断面でマージン部112、113とセラミック本体110が接する面を基準に、第1方向への長さ×第2方向への長さ=10μm×10μmの領域で測定されることができるが、本発明がこれに限定されるものではない。また、上述のように、マージン部112、113とセラミック本体110との境界面での緻密度はセラミック本体110の第1方向及び第2方向の断面を走査電子顕微鏡(SEM)によって撮影し、上記走査電子顕微鏡(SEM)のイメージをシグマスキャンプロ(SigmaScan Pro)などのコンピュータプログラムを用いて測定されることができる。このとき、複数の上記第1方向及び第2方向の断面で緻密度を測定して平均値を求めると、マージン部112、113とセラミック本体110の境界面での緻密度をさらに一般化することができる。
上記本発明の他の実施形態による積層セラミックキャパシタ100は、上述した本発明の一実施形態による積層セラミックキャパシタ100の一実施形態と同様の構成を有することができる。したがって、上述した本発明の一実施形態と重複する説明は省略する。
[実施例]
内部電極パターン221、222が形成されたセラミックグリーンシート211を積層してセラミック積層体220を形成した後、上記セラミック積層体を切断して複数個の積層本体210を形成し、積層本体210の側面にマージン部212、213を形成した。この後、積層本体210を400℃以下、窒素雰囲気で可塑工程を経て焼成温度1250℃以下、水素濃度1%H以下の条件で焼成して誘電体層111及び内部電極121、122を含むセラミック本体110を設けた。
このとき、セラミックペースト22、23を切断されたセラミック積層体220の上部から下部に流す本発明の実施形態により製造された実施例と、従来のようにセラミックグリーンシートを付着してマージン部を形成した比較例の耐湿信頼性及び緻密度を測定した。このとき、耐湿信頼性評価は、1~2Vr、8585条件(85℃、相対湿度85%)で行った。
図7aは比較例の耐湿信頼性を評価したグラフであり、図7bは実施例の耐湿信頼性を評価したグラフである。図7a及び7bによると、比較例の場合、耐湿信頼性に問題が発生したことが分かり、実施例の場合、耐湿信頼性に優れたことが確認できる。
図8aは、比較例のセラミック本体110を第1方向及び第2方向に切断した断面で、マージン部112、113とセラミック本体110の境界面の一部を走査電子顕微鏡(SEM)によって撮影したイメージであり、図8bは、実施例のセラミック本体110を第1方向及び第2方向に切断した断面で、マージン部112、113とセラミック本体110の境界面の一部を走査電子顕微鏡(SEM)によって撮影したイメージである。
この後、上記走査電子顕微鏡(SEM)のイメージをシグマスキャンプロ(SigmaScan Pro)プログラムを用いてマージン部112、113とセラミック本体110の境界面で、ポア(pore)を除いた誘電体面積の割合を測定することにより、マージン部112、113とセラミック本体110との境界面での緻密度を測定した。緻密度は実施例及び比較例のそれぞれの3つのサンプルで測定され、マージン部112、113とセラミック本体110が接する面を基準に第1方向への長さ×第2方向への長さ=10μm×10μmの領域で測定された。
比較例の場合、マージン部112、113とセラミック本体110との境界面での緻密度の平均値が97.4%であり、実施例の場合、マージン部112、113とセラミック本体110との境界面での緻密度の平均値が98.92%であることを確認した。これにより、実施例において、マージン部112、113とセラミック本体110との境界面での緻密度が改善されることを確認した。
本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、添付された特許請求の範囲によって限定しようとする。したがって、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属するといえる。
100 積層セラミックキャパシタ
110 セラミック本体
112 第1マージン部
113 第2マージン部
114 上部カバー部
115 下部カバー部
121 第1内部電極
122 第2内部電極
131 第1外部電極
132 第2外部電極
211 セラミックグリーンシート
221 第1内部電極パターン
222 第2内部電極パターン
210 積層本体
220 セラミック積層体
22、23 セラミックペースト
300 吸引装置

Claims (12)

  1. 複数個の内部電極パターンが所定の間隔をあけて形成されたセラミックグリーンシートを設ける段階と、
    前記セラミックグリーンシートを第1方向に多数積層してセラミック積層体を形成する段階と、
    前記内部電極パターンの末端が前記第1方向と垂直な第2方向に露出した側面を有するように前記セラミック積層体を切断する段階と、
    前記内部電極パターンの末端が露出した側面にマージン部を形成する段階と、
    前記切断されたセラミック積層体を焼成して誘電体層及び内部電極を含むセラミック本体を形成する段階と、を備え、
    前記マージン部を形成する段階は、セラミックペーストを前記切断されたセラミック積層体の上部から下部に流す段階を含む、積層セラミックキャパシタの製造方法。
  2. 前記セラミックペーストは、前記セラミックグリーンシートを形成するセラミックスラリーよりも粘度が高い、請求項1に記載の積層セラミックキャパシタの製造方法。
  3. 前記マージン部を形成する段階は、前記セラミックペーストを前記切断されたセラミック積層体の下部から吸引する段階をさらに含む、請求項1に記載の積層セラミックキャパシタの製造方法。
  4. 前記マージン部は、前記誘電体層よりも緻密度が高い、請求項1から3のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  5. 前記マージン部を形成する段階は、前記セラミック積層体を切断して形成された複数の積層バー状態で行われる、請求項1から3のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  6. 前記マージン部を形成する段階は、前記セラミック積層体を切断して形成された複数の積層チップ状態で行われる、請求項1から3のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  7. 前記マージン部の平均厚さは2μm~15μmである、請求項1から3のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  8. 前記誘電体層の平均厚さは0.4μm以下である、請求項1から3のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  9. 誘電体層及び上記誘電体層を間に挟んで第1方向に積層された複数の内部電極を含むセラミック本体と、
    前記セラミック本体の前記第1方向に垂直な第2方向に対向する両面に配置されるマージン部と、
    前記第1方向及び第2方向に垂直な第3方向に対向する両面に配置され、前記複数の内部電極と接続された外部電極と、を含み、
    前記マージン部は、前記誘電体層よりも緻密度が高い、積層セラミックキャパシタ。
  10. 前記マージン部とセラミック本体との境界面での緻密度は98%以上である、請求項9に記載の積層セラミックキャパシタ。
  11. 前記マージン部の平均厚さは2μm~15μmである、請求項9または10に記載の積層セラミックキャパシタ。
  12. 前記誘電体層の平均厚さは0.4μm以下である、請求項9または10に記載の積層セラミックキャパシタ。
JP2022072774A 2021-12-15 2022-04-26 積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ Pending JP2023088823A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0179781 2021-12-15
KR1020210179781A KR20230090738A (ko) 2021-12-15 2021-12-15 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Publications (1)

Publication Number Publication Date
JP2023088823A true JP2023088823A (ja) 2023-06-27

Family

ID=86694892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022072774A Pending JP2023088823A (ja) 2021-12-15 2022-04-26 積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ

Country Status (4)

Country Link
US (1) US11862403B2 (ja)
JP (1) JP2023088823A (ja)
KR (1) KR20230090738A (ja)
CN (1) CN116264129A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108958B1 (ko) * 2003-02-25 2012-01-31 쿄세라 코포레이션 적층 세라믹 콘덴서 및 그 제조방법
JP2009246133A (ja) 2008-03-31 2009-10-22 Tdk Corp 電子部品の製造方法
KR101124091B1 (ko) * 2009-12-10 2012-03-20 삼성전기주식회사 적층 세라믹 커패시터
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6436921B2 (ja) 2015-03-30 2018-12-12 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6500801B2 (ja) 2016-02-18 2019-04-17 株式会社村田製作所 電子部品の製造方法
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6984197B2 (ja) 2017-07-06 2021-12-17 株式会社村田製作所 積層セラミック電子部品の製造方法
KR102381271B1 (ko) * 2018-07-26 2022-03-30 삼성전기주식회사 적층 세라믹 커패시터
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102497972B1 (ko) * 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102121580B1 (ko) * 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 커패시터
JP2020057738A (ja) 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2020068227A (ja) 2018-10-22 2020-04-30 株式会社村田製作所 積層セラミック電子部品
JP2020167198A (ja) 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102262902B1 (ko) * 2019-08-23 2021-06-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20210055987A (ko) * 2019-11-08 2021-05-18 삼성전기주식회사 적층 세라믹 커패시터
JP2021082685A (ja) * 2019-11-18 2021-05-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR102414829B1 (ko) * 2020-07-29 2022-06-30 삼성전기주식회사 적층 세라믹 커패시터
KR20220063555A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층 세라믹 커패시터
KR20220090988A (ko) * 2020-12-23 2022-06-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 실장 기판
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Also Published As

Publication number Publication date
US11862403B2 (en) 2024-01-02
CN116264129A (zh) 2023-06-16
KR20230090738A (ko) 2023-06-22
US20230187140A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR102632357B1 (ko) 커패시터 부품
CN212257192U (zh) 电容器组件
JP2012253338A (ja) 積層セラミック電子部品
JP7322336B2 (ja) 積層型電子部品
JP2017022365A (ja) 積層セラミックコンデンサ
KR20190116145A (ko) 적층 세라믹 커패시터
CN114334449A (zh) 层叠陶瓷电容器
CN114334441A (zh) 层叠陶瓷电容器
KR20190116127A (ko) 커패시터 부품
CN114334442A (zh) 层叠陶瓷电容器
US11587735B2 (en) Multilayer electronic component and manufacturing method thereof
JP5925628B2 (ja) 積層セラミック電子部品及びその製造方法
CN114334443A (zh) 层叠陶瓷电容器
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
US9466424B2 (en) Paste for external electrode, multilayer ceramic electronic component, and method of manufacturing the same
JP2023088823A (ja) 積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ
JP2023099415A (ja) 積層型電子部品
KR20190116121A (ko) 커패시터 부품
JP7379578B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JPH10335168A (ja) 積層セラミックコンデンサ
JP6116862B2 (ja) 積層セラミック電子部品及びその製造方法
JP2023086091A (ja) セラミック電子部品
JP2023099276A (ja) 積層型電子部品
JP2022105266A (ja) 積層型電子部品