JP2023026604A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023026604A
JP2023026604A JP2023000358A JP2023000358A JP2023026604A JP 2023026604 A JP2023026604 A JP 2023026604A JP 2023000358 A JP2023000358 A JP 2023000358A JP 2023000358 A JP2023000358 A JP 2023000358A JP 2023026604 A JP2023026604 A JP 2023026604A
Authority
JP
Japan
Prior art keywords
region
type
field plate
semiconductor device
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023000358A
Other languages
English (en)
Other versions
JP7442699B2 (ja
Inventor
真一郎 和田
Shinichiro Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2023000358A priority Critical patent/JP7442699B2/ja
Publication of JP2023026604A publication Critical patent/JP2023026604A/ja
Application granted granted Critical
Publication of JP7442699B2 publication Critical patent/JP7442699B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高耐圧化と低オン抵抗化の両立が可能な半導体装置を提供する。【解決手段】ダイオード６０は、半導体基板１の主面に形成されたＰ型ボディ領域５と、Ｐ型アノード領域６２と、Ｎ型ドリフト領域６と、Ｎ型カソード領域６１と、Ｐ型埋め込み領域４と、を備える。Ｐ型アノード領域とＰ型ボディ領域及びＮ型ドリフト領域上に、酸化膜６３を介して形成された第１のフィールドプレート６４と、Ｎ型ドリフト領域上に絶縁層７を介して形成された、第１のフィールドプレートと、Ｐ型アノード領域に接し、第１のフィールドプレート上に絶縁層１３を介して形成された、第２のフィールドプレート６９と、を備える。Ｐ型埋め込み領域とＮ型カソード領域との距離Ｌ１は、第１のフィールドプレートとＮ型カソード領域との距離Ｌ２よりも短く、第２のフィールドプレートとＮ型カソード領域との距離Ｌ３よりも長い。【選択図】図６

Description

本発明は、半導体装置の構造に係り、特に、１００Ｖ以上の高耐圧が要求される高耐圧半導体装置に適用して有効な技術に関する。
車載用ソレノイド、ファンモータなどのインダクターや、圧電素子などの容量素子を負荷とした駆動回路に耐圧が３０Ｖ以上となるＬＤＭＯＳ電界効果トランジスタ（Ｌａｔｅｒａｌ Ｄｏｕｂlｅ－ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）が用いられている。
このＬＤＭＯＳ電界効果トランジスタは、耐圧を確保しながら、導通時の損失を低減するために低オン抵抗化が求められるが、耐圧とオン抵抗にはトレードオフの関係があり、耐圧の増大と共にオン抵抗は増大する。
耐圧を確保しながら低オン抵抗化を図る技術として、Ｊ．Ａ．Ａｐｐｅｌｓらの著者による「Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｔｈｉｎ Ｌａｙｅｒ Ｄｅｖｉｃｅｓ（Ｒｅｓｕｒｆ Ｄｅｖｉｃｅｓ）」，Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ，１９７９に記載されるＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）効果を利用したものが知られている。（非特許文献１）
ＲＥＳＵＲＦ効果を簡単に説明する。ドリフト領域に対して縦方向にＰＮ接合が形成されるように、ボディ領域と同じ導電型の半導体領域をドリフト領域下に形成し、ボディ領域と接続する。ボディ領域とドリフト領域に逆方向の電圧を加えるとボディ領域とドリフト領域との間に空乏層が広がる。この時、前記半導体領域とドリフト領域との間にも第２の空乏層が広がる。
ドリフト領域が比較的薄い場合、第２の空乏層によってドリフト領域全体が空乏化した場合、印加電圧はドリフト領域全体に加わることになる。印加電圧を増大して、空乏層内の電界強度が臨界電界に達すると、耐圧破壊に至るが、前記半導体領域を設けることによりドリフト領域の不純物濃度を比較的大きくした場合も、ドリフト領域を空乏化できる。
このため、耐圧を維持しながら、ドリフト領域の抵抗値を小さくすることができ、結果としてトランジスタのオン抵抗を小さくすることができる。
このＲＥＳＵＲＦ効果を利用し、ドリフト領域における電界集中を抑えた従来型のＬＤＭＯＳ電界効果トランジスタとして、特許文献１に記載された技術がある。特許文献１によれば、図７（a）に示すように、Ｎ型ＬＤＭＯＳ電界効果トランジスタ１００は、ゲート電極１１１とゲートフィールドプレート１１７、およびボディ領域１０５とドリフト領域１０６の一部下に配置されたP+埋め込み領域１０３を備えている。図７（a）中にはトランジスタがオフ時の等電位線を示している。
また、図７（ｂ）は、チャネル領域とドリフト領域１０６の電界強度をＸ方向の距離に対して示している。比較のために、（１）ゲートフィールドプレート１１７とＰ＋埋め込み領域１０３が無い場合、（２）Ｐ＋埋め込み領域１０３が無い場合の電界強度も示している。
（１）のゲートフィールドプレート１１７とＰ＋埋め込み領域１０３が無い場合は、ゲート電極１１１端部で電界が集中するのに対し、フィールドプレート１１７を設けることで、ゲート電極１１１端部の電界増大を抑える効果がある。更にP+埋め込み領域１０３を設けることで、ゲートフィールドプレート１１７下の電界強度を抑えることができ、ドリフト領域の全長に沿って均一な電界強度とすることができる。この結果、高い耐圧を得ることができる。
特開平７－５０４１３号公報
Ｊ．Ａ．Ａｐｐｅｌｓ，ｅｔ ａｌ．，"Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｔｈｉｎ Ｌａｙｅｒ Ｄｅｖｉｃｅｓ"（Ｒｅｓｕｒｆ Ｄｅｖｉｃｅｓ）， １９７９ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ， ＩＥＥＥ，３－５ Ｄｅｃ．１９７９
しかしながら、上記特許文献１では、トランジスタのオン抵抗をさらに低減することを目的に、ドリフト領域１０６の不純物濃度を増大した場合、ドリフト領域１０６の等電位線はP型ボディ領域１０５の方向に移動する。この結果、P+埋め込み領域１０３の端部近傍１２０で電界が集中して、トランジスタの耐圧が低下する。
また、図８に示すように、耐圧がドレイン領域１０７とＰ型基板１０１の縦方向の電界で決まらないようにするために、Ｐ型基板１０１の不純物濃度を低減した場合も、RESURF効果が低下する。この結果、Ｐ＋埋め込み領域１０３の端部近傍１２０で電界が集中するため、トランジスタの耐圧が低下する。
さらに、図９に示すように、図８のトランジスタ構造をＳＯＩ基板上に形成して、Ｐ型半導体基板１０１とソース電極１１５を電気的に分離し、Ｐ型半導体基板１０１とドレイン電極１１６の電圧を等しくした場合、基板（Ｐ型半導体基板１０１）からのＲＥＳＵＲＦ効果が低下する。その結果、同様にP+埋め込み領域１０３の端部近傍１２０で電界が集中して耐圧が低下する。
そこで、本発明の目的は、高耐圧化と低オン抵抗化の両立が可能な高性能な高耐圧半導体装置を提供することにある。
具体的には、ドリフト領域の不純物濃度が１ｅ１６／ｃｍ３以上で、Ｐ型エピタキシャル層やＰ型基板の不純物濃度に比べて一桁以上高く、ＲＥＳＵＲＦ効果が小さくなる場合においても、Ｐ＋埋め込み領域近傍における電界の集中をおさえて、ドリフト領域の電界強度を均一にすることで、耐圧が１００Ｖ以上のトランジスタにおいて、高耐圧を維持することを目的とする。
また、基板の電位がソース電位と同電位ではなく、基板からのＲＥＳＵＲＦ効果が小さくまたは無くなる場合においても、Ｐ＋埋め込み領域近傍における電界集中をおさえて、耐圧が１００Ｖ以上のトランジスタにおいて、高耐圧を維持することを目的とする。
上記課題を解決するために、本発明は、半導体基板の主面に形成された第１導電型のボディ領域と、前記ボディ領域の表面に形成された第１導電型のアノード領域と、前記ボディ領域と接するように形成された第２導電型のドリフト領域と、前記ドリフト領域上に形成された第２導電型のカソード領域と、前記ボディ領域に接し、前記ドリフト領域の下方に形成された第１導電型の埋め込み領域と、前記アノード領域と前記ドリフト領域との間の前記ボディ領域及び前記アノード領域側の前記ドリフト領域上に、絶縁膜を介して形成された第１のフィールドプレートと、前記第１のフィールドプレートは前記カソード領域方向に延在し、前記ドリフト領域上に第１の絶縁膜を介して形成され、前記アノード領域に接し、前記第１のフィールドプレート上に第２の絶縁膜を介して形成された、第２のフィールドプレートと、を備え、前記埋め込み領域と前記カソード領域との距離は、前記第１のフィールドプレートと前記カソード領域との距離よりも短く、前記第２のフィールドプレートと前記カソード領域との距離よりも長いことを特徴とする。
本発明によれば、高耐圧化と低オン抵抗化の両立が可能な高性能な高耐圧半導体装置を実現することができる。
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
本発明の第１の実施形態に係る半導体装置の断面構造を示す図である。 図１の半導体装置の破線Ａ－Ａ’における不純物濃度分布を示す図である。 図１の半導体装置の破線Ｂ－Ｂ’における不純物濃度分布を示す図である。 図１の半導体装置の基板および各電極に電圧を印加した際の等電位線分布を示す図である。 本発明の第２の実施形態に係る半導体装置の断面構造と各電極に電圧を印加した際の等電位線分布を示す図である。 本発明の第３の実施形態に係る半導体装置の断面構造と各電極に電圧を印加した際の等電位線分布を示す図である。 本発明の第４の実施形態に係る半導体装置の断面構造を示す図である。 従来の半導体装置の断面構造と各電極に電圧を印加した際の等電位線分布、及び表面に沿った距離に対するドリフト領域の電界強度分布を示す図である。 従来の半導体装置の断面構造と各電極に電圧を印加した際の等電位線分布を示す図である。 従来の半導体装置の断面構造と各電極に電圧を印加した際の等電位線分布を示す図である。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
図１から図３を参照して、本発明の第１の実施形態の半導体装置について説明する。
本実施例の半導体装置は、図１に示すように、Ｎ型ＬＤＭＯＳ電界効果トランジスタ０であり、Ｐ型の半導体基板１上に絶縁層２が形成され、絶縁層２上にＰ型のＳＯＩ層３が形成されたSOI基板上に形成されている。ＳＯＩ基板上にはP型埋め込み領域４が、Ｐ型ボディ領域５と接続されているとともに、Ｐ型ボディ領域５に隣接して形成されたＮ型ドリフト領域６の下方の一部に形成されている。
また、Ｐ型ボディ領域５の一部及びＮ型ドリフト領域６のソース領域９側（図１の左側）の一部上にゲート電極１２がゲート酸化膜１１を介して形成され、ゲート電極１２はＮ型ドリフト領域６上の絶縁層７上に延在して、第１のフィールドプレートが形成されている。
また、Ｐ型ボディ領域５上にはゲート酸化膜１１と接するようにＮ型ソース領域９が形成され、Ｎ型ソース領域９に隣接するようにＰ型ボディ領域５に対する給電領域であるＰ型領域１０が形成されている。Ｎ型ソース領域９とＰ型（給電）領域１０はコンタクト１４を介して配線層１６に接続され、ソース電極及び第２のフィールドプレート（配線層１６）が形成されている。
一方、Ｎ型ドリフト領域６上にはＮ型ドレイン領域８が形成されており、コンタクト１５を介して配線層１７に接続され、ドレイン電極（配線層１７）が形成されている。つまり、Ｎ型ドリフト領域６は、Ｐ型ボディ領域５及びＮ型ドレイン領域８間において、半導体基板１の主面に沿って延在するように形成されている。
ここで、Ｐ型埋め込み領域４とＮ型ドレイン領域８との半導体基板１の表面に沿った距離をＬ１とし、また、第１のフィールドプレート（ゲート電極１２）とＮ型ドレイン領域８との半導体基板１の表面に沿った距離をＬ２とし、また、第２のフィールドプレート（配線層１６）とＮ型ドレイン領域８との半導体基板１の表面に沿った距離をＬ３としたとき、Ｌ１、Ｌ２、Ｌ３は式（１）の関係にある。
Figure 2023026604000002
続いて、図１の破線Ａ－Ａ’、破線Ｂ－Ｂ’における半導体層の深さ方向の不純物濃度分布を図２Ａ及び図２Ｂに示す。図２Ａに示すように、Ｎ型ドリフト領域６の最大不純物濃度に対して、Ｐ型埋め込み領域４の最大不純物濃度は、１倍から1／３倍の範囲内にあることが望ましい。これは、図３に示すように、トランジスタがオフ状態において、ソース電極１６とドレイン電極１７の間に電圧（２００Ｖ）を加えたとき（基板電位は０Ｖ）に、N型ドリフト領域６には、第１のフィールドプレート１２及び第２のフィールドプレート１６からの電界と、Ｐ型埋め込み領域４からの電界によって空乏層を効果的に形成させること、及びＰ型埋め込み領域４近傍の領域１８で電界が集中しないように、また、Ｐ型埋め込み領域４でも空乏層を形成することを目的としている。
また、図１の破線Ｂ－Ｂ’における半導体層の深さ方向の不純物濃度分布（図２Ｂ）に示すように、Ｎ型ドリフト領域６下のＳＯＩ層の不純物濃度は、ドレイン電極１７に電圧を加
えた際に、Ｎ型ドレイン領域８から深さ方向に空乏層が広がるように、Ｎ型ドリフト領域６の不純物濃度に対して十分小さくする必要がある。Ｎ＋／Ｐ接合における耐圧（ＢＶ（Ｖ））とＰ型半導体層の不純物濃度（ＮＡ（ｃｍ－３)）の関係はポアソンの式より導出でき、式（２）で与えられる。
Figure 2023026604000003
これを用いると、ＮＡ＝３．０ｅ１５／ｃｍ３時の耐圧（ＢＶ）は１２８Ｖとなる。このため、本発明が対象とする素子耐圧が１００Ｖ以上のトランジスタにおいては、ＳＯＩ層の不純物濃度は３．０ｅ１５／ｃｍ３以下となる。
一方、Ｌ１、Ｌ２、Ｌ３を上記の式（１）の関係とすることで、第１のフィールドプレート１２の端部近傍１８における電界集中を、Ｐ型埋め込み領域４によって抑制すると同時に、Ｐ型埋め込み領域４の端部近傍１９における電界集中を第２のフィールドプレート１６によって抑制することができる。
以上説明したように、本実施例の半導体装置であるＮ型ＬＤＭＯＳ電界効果トランジスタ０は、半導体基板１の主面に形成された第１導電型のボディ領域５と、ボディ領域５の表面に形成された第２導電型のソース領域（Ｎ型ソース領域９）と、ボディ領域５と接するように形成された第２導電型のドリフト領域（Ｎ型ドリフト領域６）と、ドリフト領域（Ｎ型ドリフト領域６）上に形成された第２導電型のドレイン領域（Ｎ型ドレイン領域８）と、ボディ領域５に接し、ドリフト領域（Ｎ型ドリフト領域６）の下方に形成された第１導電型の埋め込み領域（Ｐ型埋め込み領域４）と、ソース領域（Ｎ型ソース領域９）とドリフト領域（Ｎ型ドリフト領域６）との間のボディ領域５及びソース領域（Ｎ型ソース領域９）側のドリフト領域（Ｎ型ドリフト領域６）上に、ゲート絶縁膜（ゲート酸化膜１１）を介して形成されたゲート電極１２と、ゲート電極１２からドレイン領域（Ｎ型ドレイン領域８）方向に延在し、ドリフト領域（Ｎ型ドリフト領域６）上に第１の絶縁膜（絶縁層７）を介して形成された、第１のフィールドプレート１２と、ソース領域（Ｎ型ソース領域９）又はゲート電極１２に接し、第１のフィールドプレート１２上に第２の絶縁膜（絶縁層１３）を介して形成された、第２のフィールドプレート１６と、を備え、埋め込み領域（Ｐ型埋め込み領域４）とドレイン領域（Ｎ型ドレイン領域８）との距離（Ｌ１）は、第１のフィールドプレート１２とドレイン領域（Ｎ型ドレイン領域８）との距離（Ｌ２）よりも短く、第２のフィールドプレート１６とドレイン領域（Ｎ型ドレイン領域８）との距離（Ｌ３）よりも長くなるように構成されている。
また、ドリフト領域（Ｎ型ドリフト領域６）の最大不純物濃度は、空乏層を広げるために１ｅ１６／ｃｍ３以上とし、埋め込み領域（Ｐ型埋め込み領域４）の最大不純物濃度は、埋め込み領域（Ｐ型埋め込み領域４）上のドリフト領域（Ｎ型ドリフト領域６）の最大不純物濃度に対し１／３倍以上、１倍以下となるように構成されている。
これにより、Ｎ型ドリフト領域６における不純物濃度を１ｅ１６／ｃｍ３以上に大きくしながらも、Ｎ型ドリフト領域６及び、Ｐ型埋め込み領域４における電界の集中を抑えることができるため、低オン抵抗と高耐圧化を両立することができる。
なお、本実施例では、第２のフィールドプレート１６はＮ型ソース領域９（ボディ領域５）と電気的に接続されているが、ゲート電極及び第１のフィールドプレート１２と電気的に接続した場合も同様の効果を得ることができる。
また、本実施例ではＮ型ＭＯＳトランジスタでの例を説明したが、Ｐ型ＭＯＳトランジスタでも、同様の効果が得られる。
さらに、Ｎ型ＭＯＳトランジスタのＮ型ドレイン領域８において、ＰＮ接合構造を設けて、ＩＧＢＴの構造とした場合でも、ドリフト領域の電界集中を抑えることで、素子サイズを小型化しつつ、高耐圧化を図ることができる。この場合、図１に示す構造において、Ｎ型ソース領域９は「エミッタ領域」となり、Ｎ型ドレイン領域８は「コレクタ領域」となる。
図４を参照して、本発明の第２の実施形態の半導体装置について説明する。
本実施例の半導体装置は、図４に示すように、Ｐ型ＬＤＭＯＳ電界効果トランジスタ３０であり、ＳＯＩ基板は図１と同様に、Ｐ型半導体基板１上に形成された絶縁層２と絶縁層２上のＰ型半導体層（ＳＯＩ層）３からなる。図１に示したＮ型ＭＯＳトランジスタ０との違いは、Ｎ型埋め込み領域３４、Ｎ型ボディ領域３５、Ｐ型ドリフト領域３６、Ｐ型ドレイン領域３８、Ｐ型ソース領域３９、Ｎ型ボディ領域３５のＮ型（給電）領域４０において、いずれも極性が反対となる点である。
また、図４には、ソース電極１６とドレイン電極１７に電圧２００Ｖを加えたとき（基板電
位は０Ｖ）の等電位線を示す。図３のＮ型ＭＯＳトランジスタと異なり、基板電位はドレイン電位と等しくなっているため、ＳＯＩ基板によるＰ型ドリフト領域３６に対するＲＥＳＵＲＦ効果が無くなって、Ｐ型ドリフト領域３６における等電位線はＮ型ボディ領域３５側に寄ってくるため、この部分での電界が集中してしまう。
この電界集中を抑えるため、図４におけるＮ型埋め込み領域３４とＰ型ドレイン領域３８との距離Ｌ１aは、図１におけるＰ型埋め込み領域４とＮ型ドレイン領域８との距離Ｌ１と比べて小さくし、第２のフィールドプレート１６とＰ型ドレイン領域３８との距離Ｌ３に近づけている。これにより、Ｎ型埋め込み領域３４によるＰ型ドリフト領域３６へのＲＥＳＵＲＦ効果を大きくすると共に、ＳＯＩ基板からの等電位線への影響を小さくすることができる。
また、Ｎ型埋め込み領域３４とＰ型ドレイン領域３８との半導体基板１の表面に沿った距離をＬ１aとし、また、第１のフィールドプレート１２とＰ型ドレイン領域３８との半導体基板１の表面に沿った距離をＬ２とし、また、第２のフィールドプレート１６とＰ型ドレイン領域３８との半導体基板１の表面に沿った距離をＬ３としたとき、Ｌ３＜Ｌ１a＜Ｌ２の関係にあるために、実施例１と同様に、第１のフィールドプレート１２の端部近傍（図３の符号１８に相当する領域）とN型埋め込み領域３４の端部近傍（図３の符号１９に相当する領域）における電界集中を抑えることができる。このため、ＳＯＩ基板からのＲＥＳＵＲＦ効果が無い場合においても、素子の高耐圧を維持することができる。
図５を参照して、本発明の第３の実施形態の半導体装置について説明する。
本実施例の半導体装置は、図５に示すように、Ｎ型ＬＤＭＯＳ電界効果トランジスタ５０であり、実施例１（図１のＮ型MOSトランジスタ０）との違いは、第２のフィールドプレートが複数の配線層で構成されている点である。
Ｎ型ソース領域９及びＰ型ボディ領域５のＰ型（給電）領域１０に接続されたコンタクト１４は、第１の配線層による第２のフィールドプレート５１に接続されている。また、第２のフィールドプレート５１に接続されたコンタクト５３は、第２の配線層による第２のフィールドプレート５５に接続されている。
ここで、Ｐ型埋め込み領域４とＮ型ドレイン領域８との半導体基板１の表面に沿った距離をＬ１とし、第１のフィールドプレート１２とＮ型ドレイン領域８との半導体基板１の表面に沿った距離をＬ２とし、第１の配線層による第２のフィールドプレート５１とＮ型ドレイン領域８との半導体基板１の表面に沿った距離をＬ３ｂとし、第２の配線層による第２のフィールドプレート５５とＮ型ドレイン領域８との半導体基板１の表面に沿った距離をＬ３ａとしたとき、Ｌ１、Ｌ２、Ｌ３ａ、Ｌ３ｂは、それぞれ式（３）及び式（４）の関係にある。
Figure 2023026604000004
Figure 2023026604000005
図５には、Ｎ型ソース領域９とＮ型ドレイン領域８の間に４００Ｖの電圧を加え、Ｐ型基板１の電位をその中間電位の２００Ｖとした場合の等電位線分布を示しているが、第２のフィールドプレートを複数の配線層５１，５５で構成することにより、単層で構成する場合に比べて、半導体基板１の表面に沿って均一な不純物濃度をもつＮ型ドリフト領域６の電界分布をより均一にすることができる。
以上説明したように、本実施例の半導体装置であるＮ型ＬＤＭＯＳ電界効果トランジスタ５０では、第２のフィールドプレートは、ドレイン領域（Ｎ型ドレイン領域８）までの距離が異なる複数の配線層５１，５５からなり、複数の配線層５１，５５において、上層にある配線層５５のドレイン領域（Ｎ型ドレイン領域８）との距離（Ｌ３ａ）は、下層にある配線層５１のドレイン領域（Ｎ型ドレイン領域８）との距離（Ｌ３ｂ）よりも短く、最上層の配線層５５のドレイン領域（Ｎ型ドレイン領域８）との距離（Ｌ３ａ）は、埋め込み領域（Ｐ型埋め込み領域４）のドレイン領域（Ｎ型ドレイン領域８）との距離（Ｌ１）よりも短く、最下層の配線層５１のドレイン領域（Ｎ型ドレイン領域８）との距離（Ｌ３ｂ）は、第１のフィールドプレート１２のドレイン領域（Ｎ型ドレイン領域８）との距離（Ｌ２）よりも短くなるように構成されている。
この結果、オフ状態時におけるＮ型ドリフト領域６の電界集中を抑えて、電界をより広い範囲で均一化することができるため、より高耐圧で、低オン抵抗な特性を得ることができる。
図６を参照して、本発明の第４の実施形態の半導体装置について説明する。本実施例では、本発明をダイオードに適用した例を説明する。
本実施例の半導体装置は、図６に示すように、ダイオード６０であり、Ｎ型ドリフト領域６上にはＮ型カソード領域６１が形成され、Ｐ型ボディ領域５上にはＰ型アノード領域６２が形成されている。Ｐ型ボディ領域５及びＮ型ドリフト領域６の一部上部に、Ｐ型アノード領域６２と接するように形成された酸化膜６３上にポリＳｉで構成された第１のフィールドプレート６４が形成されている。
Ｐ型アノード領域６２は、アノード領域引出しコンタクト６６を介して、アノード電極及び第２のフィールドプレート６９に接続されている。さらに、第１のフィールドプレート６４と第２のフィールドプレート６９は接続コンタクト６８を介して接続されている。第１のフィールドプレート（及びゲート電極）６４は、第２のフィールドプレート６９を介してＰ型ボディ領域５と電気的に接続されている。
ここで、Ｐ型埋め込み領域４とＮ型カソード領域６１との半導体基板１の表面に沿った距離をＬ１とし、また、第１のフィールドプレート６４とＮ型カソード領域６１との半導体基板１の表面に沿った距離をＬ２とし、また、第２のフィールドプレート６９とＮ型カソード領域６１との半導体表面に沿った距離をＬ３としたとき、Ｌ１、Ｌ２、Ｌ３は実施例１（図１）と同様に、上記の式（１）の関係にある。
これにより、第１のフィールドプレート６４の端部近傍における電界集中を、Ｐ型埋め込み領域４によって抑制すると同時に、Ｐ型埋め込み領域４の端部近傍における電界集中を第２のフィールドプレート６９によって抑制することができる。
この結果、Ｎ型ドリフト領域６の不純物濃度が１ｅ１６／ｃｍ３以上となる高い場合においても、高耐圧を維持することができ、素子を小型化できる。
また、Ｎ型ドリフト領域６の不純物濃度を上げることで、リカバリー時間を短縮できるため、リカバリー損失の低減ができると共に、高注入効果による順方向電流の減少を抑制することができる。
以上説明したように、本発明の各実施例によれば、ドリフト領域の不純物濃度１ｅ１６／ｃｍ３以上で、ドリフト領域下のＰ型エピタキシャル層やＰ型基板（Ｐ型のＳＯＩ層３、バルクＳｉ基板を用いる場合はＰ型半導体基板１）の不純物濃度に比べて１桁以上大きく、ＲＥＳＵＲＦ効果が小さくなる場合においても、Ｐ型埋め込み領域（或いはＮ型埋め込み領域）近傍における電界集中を抑えて、ドリフト領域における電界強度を均一とすることができるため、高耐圧を維持しながら、オン抵抗を低減することができる。
また、基板の電位がソース電位と異なり（同電位ではなく）、基板からのＲＥＳＵＲＦ効果が小さくなる又は無くなる場合においても、Ｐ型埋め込み領域（或いはＮ型埋め込み領域）近傍における電界集中を抑えて、ドリフト領域の電界強度を均一とすることができる。このため、ドリフト領域の不純物濃度を低減することなく、言い換えるとオン抵抗を増大することなく、高耐圧を維持できる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
０，５０，１００…N型ＬＤＭＯＳ電界効果トランジスタ
１，１０１…Ｐ型（半導体）基板
２…絶縁層
３…（Ｐ型の）ＳＯＩ層
４…Ｐ型埋め込み領域
５，１０５…（Ｐ型）ボディ領域
６…Ｎ型ドリフト領域
７…絶縁層
８…Ｎ型ドレイン領域
９…Ｎ型ソース領域
１０…Ｐ型（給電）領域
１１…ゲート酸化膜
１２…ゲート電極（第１のフィールドプレート）
１３…絶縁層
１４，１５，５３，５４…コンタクト
１６…配線層（ソース電極，第２のフィールドプレート）
１７…配線層（ドレイン電極）
１８…Ｐ型埋め込み領域４（第１のフィールドプレート１２の端部）近傍の領域
１９…Ｐ型埋め込み領域４の端部近傍の領域
３０…Ｐ型ＬＤＭＯＳ電界効果トランジスタ
３４…Ｎ型埋め込み領域
３５…（Ｎ型）ボディ領域
３６…Ｐ型ドリフト領域
３８…Ｐ型ドレイン領域
３９…Ｐ型ソース領域
４０…Ｎ（給電）領域
５１…第１の配線層（第２のフィールドプレート）
５２，５６…（第２の配線層の）ドレイン電極
５５…第２の配線層（第２のフィールドプレート）
６０…ダイオード
６１…Ｎ型カソード領域
６２…Ｐ型アノード領域
６３…（シリコン）酸化膜
６４…第１のフィールドプレート（ゲート電極，ポリシリコン）
６５…絶縁層
６６…（アノード領域引出し）コンタクト
６７…（カソード領域引出し）コンタクト
６８…（接続）コンタクト
６９…アノード電極（第２のフィールドプレート）
７０…カソード電極
１０２…Ｐ型エピタキシャル層
１０３…Ｐ+埋め込み領域
１０４…高濃度Ｐ+層
１０５…Ｐ型ボディ領域
１０６…ドリフト領域
１０７…ドレイン領域
１０８…ソース領域
１０９…ボディ領域給電領域
１１０…ゲート酸化膜
１１１…ゲート電極
１１２…絶縁層
１１３…ソース領域・ボディ領域引き出しコンタクト
１１４…ドレイン領域引出しコンタクト
１１５…ソース電極
１１６…ドレイン電極
１１７…ゲートフィールドプレート
１１８…絶縁層
１１９…ＳＯＩ層
１２０…Ｐ+埋め込み領域１０３の端部近傍（電界が大きくなる領域）

Claims (8)

  1. 半導体基板の主面に形成された第１導電型のボディ領域と、
    前記ボディ領域の表面に形成された第１導電型のアノード領域と、
    前記ボディ領域と接するように形成された第２導電型のドリフト領域と、
    前記ドリフト領域上に形成された第２導電型のカソード領域と、
    前記ボディ領域に接し、前記ドリフト領域の下方に形成された第１導電型の埋め込み領域と、
    前記アノード領域と前記ドリフト領域との間の前記ボディ領域及び前記アノード領域側の前記ドリフト領域上に、絶縁膜を介して形成された第１のフィールドプレートと、
    前記第１のフィールドプレートは前記カソード領域方向に延在し、前記ドリフト領域上に第１の絶縁膜を介して形成され、
    前記アノード領域に接し、前記第１のフィールドプレート上に第２の絶縁膜を介して形成された、第２のフィールドプレートと、を備え、
    前記埋め込み領域と前記カソード領域との距離は、前記第１のフィールドプレートと前記カソード領域との距離よりも短く、
    前記第２のフィールドプレートと前記カソード領域との距離よりも長いことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第２のフィールドプレートは、前記カソード領域までの距離が異なる複数の配線層からなり、
    前記複数の配線層において、上層にある配線層の前記カソード領域との距離は、下層にある配線層の前記カソード領域との距離よりも短く、
    最上層の配線層の前記カソード領域との距離は、前記埋め込み領域の前記カソード領域との距離よりも短く、
    最下層の配線層の前記カソード領域との距離は、前記第１のフィールドプレートの前記カソード領域との距離よりも短いことを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記ドリフト領域の最大不純物濃度は１ｅ１６／ｃｍ３以上であり、
    前記埋め込み領域の最大不純物濃度は、前記埋め込み領域上の前記ドリフト領域の最大不純物濃度に対し１／３倍以上、１倍以下であることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置であって、
    前記半導体基板は、埋め込み絶縁層を介して形成されたＳＯＩ層を有し、
    前記ボディ領域、前記アノード領域、前記ドリフト領域、前記カソード領域、前記埋め込み領域は、前記ＳＯＩ層に形成されていることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置であって、
    前記第１のフィールドプレートは、前記ボディ領域と電気的に接続されていることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置であって、
    前記ボディ領域及び前記カソード領域間において、前記ドリフト領域が前記半導体基板の主面に沿って延在することを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置であって、
    前記半導体基板の電圧は、前記カソード領域の電圧と等しいことを特徴とする半導体装置。
  8. 請求項１に記載の半導体装置であって、
    前記半導体基板の電圧は、前記カソード領域の電圧と前記アノード領域の電圧との中間の電位にあることを特徴とする半導体装置。

JP2023000358A 2018-12-19 2023-01-05 半導体装置 Active JP7442699B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023000358A JP7442699B2 (ja) 2018-12-19 2023-01-05 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018237115A JP2020098883A (ja) 2018-12-19 2018-12-19 半導体装置
JP2023000358A JP7442699B2 (ja) 2018-12-19 2023-01-05 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018237115A Division JP2020098883A (ja) 2018-12-19 2018-12-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2023026604A true JP2023026604A (ja) 2023-02-24
JP7442699B2 JP7442699B2 (ja) 2024-03-04

Family

ID=71102769

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018237115A Pending JP2020098883A (ja) 2018-12-19 2018-12-19 半導体装置
JP2023000358A Active JP7442699B2 (ja) 2018-12-19 2023-01-05 半導体装置
JP2023119428A Pending JP2023126662A (ja) 2018-12-19 2023-07-21 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018237115A Pending JP2020098883A (ja) 2018-12-19 2018-12-19 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023119428A Pending JP2023126662A (ja) 2018-12-19 2023-07-21 半導体装置

Country Status (4)

Country Link
US (1) US20220052197A1 (ja)
EP (1) EP3901993A4 (ja)
JP (3) JP2020098883A (ja)
WO (1) WO2020129375A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
US11476244B2 (en) 2020-08-19 2022-10-18 Globalfoundries Singapore Pte. Ltd. Laterally-diffused metal-oxide-semiconductor devices for electrostatic discharge protection applications
JP2023074678A (ja) 2021-11-18 2023-05-30 エイブリック株式会社 半導体装置
JP2023137588A (ja) * 2022-03-18 2023-09-29 株式会社デンソー 半導体装置
CN114864666B (zh) * 2022-07-11 2023-02-24 北京芯可鉴科技有限公司 Nldmos器件、nldmos器件的制备方法及芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374843A (en) 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
JP2002270830A (ja) * 2001-03-12 2002-09-20 Fuji Electric Co Ltd 半導体装置
US8847310B1 (en) * 2012-07-31 2014-09-30 Azure Silicon LLC Power device integration on a common substrate
JP6030923B2 (ja) * 2012-11-09 2016-11-24 シャープ株式会社 半導体装置、及びその製造方法
JP6244177B2 (ja) 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
JP6229646B2 (ja) * 2013-12-20 2017-11-15 株式会社デンソー 半導体装置
US9905688B2 (en) * 2016-01-28 2018-02-27 Texas Instruments Incorporated SOI power LDMOS device
US9722063B1 (en) * 2016-04-11 2017-08-01 Power Integrations, Inc. Protective insulator for HFET devices

Also Published As

Publication number Publication date
JP2020098883A (ja) 2020-06-25
EP3901993A1 (en) 2021-10-27
JP2023126662A (ja) 2023-09-07
US20220052197A1 (en) 2022-02-17
WO2020129375A1 (ja) 2020-06-25
JP7442699B2 (ja) 2024-03-04
EP3901993A4 (en) 2022-09-14

Similar Documents

Publication Publication Date Title
JP7442699B2 (ja) 半導体装置
JP6862321B2 (ja) 半導体装置
US10229993B2 (en) LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods
US10964694B2 (en) Multi-transistor device including first and second LDMOS transistors having respective drift regions separated in a thickness direction by a shared RESURF layer
WO2012055225A1 (zh) 一种高压ldmos器件
CN108461546B (zh) 半导体装置
JP2016115886A (ja) 半導体装置
JP6907233B2 (ja) パワー半導体デバイス
US9698228B2 (en) Transistor device with field-electrode
JP2009088345A (ja) 半導体装置
US8482066B2 (en) Semiconductor device
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
JP5148852B2 (ja) 半導体装置
JP6560141B2 (ja) スイッチング素子
JP2012104581A (ja) 半導体装置及びその製造方法
WO2015145913A1 (ja) 半導体装置
US10008594B2 (en) High voltage semiconductor device
JP7326991B2 (ja) スイッチング素子
US20230155025A1 (en) Semiconductor device
JP5456147B2 (ja) 半導体装置
JP2008288510A (ja) 半導体装置
US9502498B2 (en) Power semiconductor device
JP2024044148A (ja) 半導体装置、及び半導体装置の製造方法
JP2021086890A (ja) 半導体装置
JP2018056380A (ja) スイッチング素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240220

R150 Certificate of patent or registration of utility model

Ref document number: 7442699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150