JP2023017043A5 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2023017043A5 JP2023017043A5 JP2022196939A JP2022196939A JP2023017043A5 JP 2023017043 A5 JP2023017043 A5 JP 2023017043A5 JP 2022196939 A JP2022196939 A JP 2022196939A JP 2022196939 A JP2022196939 A JP 2022196939A JP 2023017043 A5 JP2023017043 A5 JP 2023017043A5
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- layer
- semiconductor layer
- manufacturing
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (13)
- 酸化物半導体層を有する半導体装置の作製方法であって、
前記酸化物半導体層に接して酸化物膜を形成する工程と、
前記酸化物膜を介して、前記酸化物半導体層に不純物元素を添加する工程と、を有し、
前記酸化物膜は、加熱により酸素を放出することが可能な絶縁膜であり、
前記添加する前記不純物元素は、リン、ホウ素、マグネシウム、アルミニウム、またはシリコンであり、
前記添加を、前記酸化物半導体層中における前記不純物元素の濃度分布が前記酸化物膜に近いほど高くなる領域を有するように行う、半導体装置の作製方法。 - 酸化物半導体層を有する半導体装置の作製方法であって、
前記酸化物半導体層に接して酸化物膜を形成する工程と、
前記酸化物膜を介して、前記酸化物半導体層に不純物元素を添加する工程と、
前記添加する工程の後に、絶縁層を形成する工程と、
前記絶縁層を形成する工程の後に、加熱処理を行い前記酸化物膜から酸素を前記酸化物半導体層に放出させる工程と、を有し、
前記絶縁層は、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、又はハフニウムアルミネートを含む絶縁膜であり、
前記添加する前記不純物元素は、リン、ホウ素、マグネシウム、アルミニウム、またはシリコンであり、
前記添加を、前記酸化物半導体層中における前記不純物元素の濃度分布が前記酸化物膜に近いほど高くなる領域を有するように行う、半導体装置の作製方法。 - 請求項2において、
前記加熱処理を、200℃以上400℃以下の温度範囲で行う、半導体装置の作製方法。 - 請求項2または請求項3において、
前記絶縁層の形成を、150℃以上400℃以下の温度範囲で行う、半導体装置の作製方法。 - 請求項1乃至請求項4のいずれか一において、
前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、を含む半導体装置の作製方法。 - 請求項5において、
前記添加する工程の前に、前記酸化物膜に接して、前記酸化物半導体層よりもガリウムの割合が高く且つ前記酸化物半導体層よりもインジウムの割合が低い金属酸化物層を形成する工程を有する、半導体装置の作製方法。 - 請求項1乃至請求項5のいずれか一において、
前記添加する工程の前に、前記酸化物膜に接して金属酸化物層を形成する工程を有する、半導体装置の作製方法。 - 請求項1乃至請求項5のいずれか一において、
前記添加する工程の前に、前記酸化物膜に対して酸素を供給する処理を行う工程を有する、半導体装置の作製方法。 - 請求項1乃至請求項8のいずれか一において、
前記添加を、前記酸化物膜中における前記不純物元素の濃度分布が前記酸化物半導体層に近いほど高くなる領域を有するように行う、半導体装置の作製方法。 - 請求項1乃至請求項9のいずれか一において、
前記添加を、前記酸化物半導体層と前記酸化物膜との界面、前記酸化物半導体層中の前記酸化物膜に近い部分又は前記酸化物膜中の前記酸化物半導体層に近い部分で、前記不純物元素の濃度が最も高くなるように行う、半導体装置の作製方法。 - 請求項1乃至請求項10のいずれか一において、
前記添加を、プラズマイオンドーピング法またはイオン注入法によって行う、半導体装置の作製方法。 - 第1の導電層と、
インジウムと、ガリウムと、を含む酸化物半導体層と、
酸化物層と、
前記酸化物層を介して前記酸化物半導体層と対向する領域を有し且つ前記酸化物半導体層よりもガリウムの割合が高く且つ前記酸化物半導体層よりもインジウムの割合が低い金属酸化物層と、
前記金属酸化物層及び前記酸化物層に設けられた開口を介して前記第1の導電層と接する第2の導電層と、
絶縁層と、
を有する半導体装置の作製方法であって、
前記酸化物半導体層に接して酸化物膜を形成する工程と、
前記酸化物膜を介して、前記酸化物半導体層に不純物元素を添加する工程と、
前記添加する工程の後に、前記絶縁層を形成する工程と、
前記絶縁層を形成する工程の後に、加熱処理を行い前記酸化物膜から酸素を前記酸化物半導体層に放出させる工程と、を有し、
前記絶縁層は、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、又はハフニウムアルミネートを含む絶縁膜であり、
前記添加する前記不純物元素は、リン、ホウ素、マグネシウム、アルミニウム、またはシリコンであり、
前記添加を、前記酸化物半導体層中における前記不純物元素の濃度分布が前記酸化物膜に近いほど高くなる領域を有するように行う、半導体装置の作製方法。 - 第1の導電層と、
酸化物半導体層と、
酸化物層と、
前記酸化物層を介して前記酸化物半導体層と対向する領域を有する金属酸化物層と、
前記金属酸化物層及び前記酸化物層に設けられた開口を介して前記第1の導電層と接する第2の導電層と、
絶縁層と、を有する半導体装置の作製方法であって、
前記第1の導電層上に、インジウムと、ガリウムと、を含む前記酸化物半導体層を形成する工程と、
前記酸化物半導体層に接して酸化物膜を形成する工程と、
前記酸化物膜に接して、前記酸化物半導体層よりもガリウムの割合が高く且つ前記酸化物半導体層よりもインジウムの割合が低い前記金属酸化物層を形成する工程と、
前記金属酸化物層と前記酸化物膜とに、前記開口を形成する工程と、
前記金属酸化物層上に、前記第2の導電層を形成する工程と、
前記酸化物膜を介して、前記酸化物半導体層に不純物元素を添加する工程と、
前記添加する工程の後に、前記絶縁層を形成する工程と、
前記絶縁層を形成する工程の後に、加熱処理を行い前記酸化物膜から酸素を前記酸化物半導体層に放出させる工程と、を有し、
前記絶縁層は、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、又はハフニウムアルミネートを含む絶縁膜であり、
前記添加する前記不純物元素は、リン、ホウ素、マグネシウム、アルミニウム、またはシリコンであり、
前記添加を、前記酸化物半導体層中における前記不純物元素の濃度分布が前記酸化物膜に近いほど高くなる領域を有するように行う、半導体装置の作製方法。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018000501 | 2018-01-05 | ||
JP2018000501 | 2018-01-05 | ||
JP2018021912 | 2018-02-09 | ||
JP2018021912 | 2018-02-09 | ||
JP2019563712A JP7194122B2 (ja) | 2018-01-05 | 2018-12-19 | 半導体装置 |
PCT/IB2018/060299 WO2019135137A1 (ja) | 2018-01-05 | 2018-12-19 | 半導体装置、及び半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019563712A Division JP7194122B2 (ja) | 2018-01-05 | 2018-12-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023017043A JP2023017043A (ja) | 2023-02-02 |
JP2023017043A5 true JP2023017043A5 (ja) | 2023-04-26 |
Family
ID=67144018
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019563712A Active JP7194122B2 (ja) | 2018-01-05 | 2018-12-19 | 半導体装置 |
JP2022196939A Pending JP2023017043A (ja) | 2018-01-05 | 2022-12-09 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019563712A Active JP7194122B2 (ja) | 2018-01-05 | 2018-12-19 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US11322442B2 (ja) |
JP (2) | JP7194122B2 (ja) |
KR (1) | KR20200101964A (ja) |
CN (1) | CN111602253A (ja) |
WO (1) | WO2019135137A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019135137A1 (ja) * | 2018-01-05 | 2019-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP7212673B2 (ja) | 2018-03-30 | 2023-01-25 | 株式会社半導体エネルギー研究所 | 表示装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101325053B1 (ko) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR101345376B1 (ko) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
WO2011074407A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5708910B2 (ja) | 2010-03-30 | 2015-04-30 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
JP2012209543A (ja) | 2011-03-11 | 2012-10-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
WO2012169449A1 (en) | 2011-06-08 | 2012-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering target, method for manufacturing sputtering target, and method for forming thin film |
JP6220526B2 (ja) * | 2012-02-29 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR102071545B1 (ko) | 2012-05-31 | 2020-01-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN108393577A (zh) * | 2013-12-02 | 2018-08-14 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
JP2015188062A (ja) * | 2014-02-07 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6559444B2 (ja) * | 2014-03-14 | 2019-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9837547B2 (en) | 2015-05-22 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide conductor and display device including the semiconductor device |
US9852926B2 (en) | 2015-10-20 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device |
US11329166B2 (en) | 2015-11-20 | 2022-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including the semiconductor device, and an electronic device including the semiconductor device |
JP7249478B2 (ja) | 2017-10-30 | 2023-03-31 | ダイセルミライズ株式会社 | 電磁波遮蔽性成形体 |
WO2019107046A1 (ja) | 2017-11-28 | 2019-06-06 | Agc株式会社 | 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット |
WO2019135137A1 (ja) * | 2018-01-05 | 2019-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
KR102637406B1 (ko) | 2018-02-28 | 2024-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
JP2022038209A (ja) | 2020-08-26 | 2022-03-10 | キオクシア株式会社 | 半導体装置 |
JP2022174557A (ja) | 2021-05-11 | 2022-11-24 | 株式会社ジャパンディスプレイ | 半導体装置の製造方法 |
-
2018
- 2018-12-19 WO PCT/IB2018/060299 patent/WO2019135137A1/ja active Application Filing
- 2018-12-19 US US16/957,159 patent/US11322442B2/en active Active
- 2018-12-19 KR KR1020207021364A patent/KR20200101964A/ko not_active Application Discontinuation
- 2018-12-19 CN CN201880081313.0A patent/CN111602253A/zh active Pending
- 2018-12-19 JP JP2019563712A patent/JP7194122B2/ja active Active
-
2022
- 2022-04-26 US US17/729,306 patent/US11810858B2/en active Active
- 2022-12-09 JP JP2022196939A patent/JP2023017043A/ja active Pending
-
2023
- 2023-09-21 US US18/370,916 patent/US20240014137A1/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023017043A5 (ja) | 半導体装置の作製方法 | |
TWI721033B (zh) | 對基底進行摻雜與對半導體裝置進行摻雜的方法以及對基底進行摻雜的系統 | |
JP2011222988A5 (ja) | ||
JP2011035389A5 (ja) | ||
KR101852673B1 (ko) | 초박형 도핑 영역을 형성하기 위해서 붕소 도펀트의 고체 상 확산을 제어하는 방법 | |
JP2010166040A5 (ja) | ||
JP2012216796A5 (ja) | ||
US10014258B2 (en) | Silicon carbide semiconductor device having gate electrode | |
JP2013153156A5 (ja) | ||
JP2012227521A5 (ja) | ||
JP2003069011A5 (ja) | ||
TW201535525A (zh) | 半導體裝置之製造方法 | |
JP2012199527A5 (ja) | 半導体装置の作製方法 | |
JP2008147633A5 (ja) | ||
JP2011142310A5 (ja) | 半導体装置の作製方法 | |
JP6847104B2 (ja) | 共形ドーパント堆積を使用した3d si構造における共形ドーピング | |
JP2012160714A5 (ja) | 半導体装置の作製方法 | |
JP2008004929A5 (ja) | ||
JP2016072630A5 (ja) | ||
JP6183310B2 (ja) | 半導体装置およびその製造方法 | |
JP2012256874A5 (ja) | 半導体装置の作製方法 | |
JP2013138187A5 (ja) | ||
JP2011205057A5 (ja) | ||
TW201240090A (en) | Field-effect transistor and method of manufacturing the same | |
JP2007173743A (ja) | 半導体装置の製造方法 |