JP2008004929A5 - - Google Patents

Claims (6)

1. 半導体領域を形成し、
   前記半導体領域上に、ＣＶＤ法、スパッタ法又は熱酸化法のいずれかの方法を用いて、酸素及び水素を含む第１の絶縁膜を形成し、
   酸素を含む雰囲気下で、マイクロ波により励起されたプラズマを用いて前記第１の絶縁膜及び前記半導体領域の表面をプラズマ処理することにより、前記第１の絶縁膜中の水素含有量を低減するとともに、前記半導体領域の膜厚を減少させ、
   前記第１の絶縁膜上に電荷蓄積領域である第１のゲート電極を形成し、
   前記第１のゲート電極上に第２の絶縁膜を形成し、
   酸素を含む雰囲気下で、マイクロ波により励起されたプラズマを用いて前記第２の絶縁膜をプラズマ処理し、
   前記第２の絶縁膜上に制御ゲート電極となる第２のゲート電極を形成し、
   前記第２のゲート電極をマスクとして不純物元素を添加し、前記半導体領域に一対の不純物領域を形成することを特徴とする半導体装置の作製方法。
2. 半導体領域を形成し、
   前記半導体領域上に、ＣＶＤ法、スパッタ法又は熱酸化法のいずれかの方法を用いて、酸素及び水素を含む第１の絶縁膜を形成し、
   酸素を含む雰囲気下で、マイクロ波により励起されたプラズマを用いて前記第１の絶縁膜及び前記半導体領域の表面をプラズマ処理することにより、前記第１の絶縁膜中の水素含有量を低減するとともに、前記半導体領域の膜厚を減少させ、
   前記第１の絶縁膜上に第１のゲート電極を形成し、
   前記第１のゲート電極をマスクとして不純物元素を添加し、前記半導体領域に一対の不純物領域を形成することを特徴とする半導体装置の作製方法。
3. 請求項１または請求項２において、
   前記一対の不純物領域を形成した後、前記第１のゲート電極の側面に接するサイドウォールを形成し、
   酸素を含む雰囲気下で、マイクロ波により励起されたプラズマを用いて前記サイドウォールをプラズマ処理することを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記プラズマ処理後の前記第１の絶縁膜は、二次イオン質量分析（ＳＩＭＳ）による水素濃度測定において、水素濃度が５×１０ ^１９ ａｔｏｍｓ／ｃｍ ^３ 以下であることを特徴とする半導体装置の作製方法。
5. 請求項１乃至請求項４のいずれか一において、
   前記第１の絶縁膜は、膜厚４０ｎｍ以下で形成することを特徴とする半導体装置の作製方法。
6. 請求項１乃至請求項５のいずれか一において、
   前記第１の絶縁膜としては、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化タンタル又は酸化ハフニウムを含む絶縁膜を形成することを特徴とする半導体装置の作製方法。