JP2022031892A - Ｍｏｓｆｅｔのテスト方法 - Google Patents
Ｍｏｓｆｅｔのテスト方法 Download PDFInfo
- Publication number
- JP2022031892A JP2022031892A JP2021199772A JP2021199772A JP2022031892A JP 2022031892 A JP2022031892 A JP 2022031892A JP 2021199772 A JP2021199772 A JP 2021199772A JP 2021199772 A JP2021199772 A JP 2021199772A JP 2022031892 A JP2022031892 A JP 2022031892A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- terminal
- test
- tester
- source terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title abstract description 8
- 239000011159 matrix material Substances 0.000 claims abstract description 19
- 238000010998 test method Methods 0.000 claims description 24
- 230000009977 dual effect Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】テスト時間の短縮とテスト効率を向上させることができるＭＯＳＦＥＴのテスト方法を提供する【解決手段】第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴを、マトリックスボックスを介してテスターに接続し、ソフトウェアを用いてマトリックスボックスの各端子の接続を入れ替えることで、第１のＭＯＳＦＥＴのソース端子をテスターのコレクター端子に接続して０ボルトに設定し、第２のＭＯＳＦＥＴのソース端子をテスターのエミッタ端子に接続し、第１のＭＯＳＦＥＴのドレイン端子として使用し、第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴの両方の電気的特性を測定する。【選択図】図３
Description
本発明は、集積回路半導体ディスクリートデバイス測定技術の分野に属し、特にＭＯＳＦＥＴのテスト方法に関する。
現在の市場では，ＭＯＳＦＥＴは単一ＭＯＳＦＥＴとデュアルＭＯＳＦＥＴなどの一般的なチップであり，パッケージ方法も様々である。通常のデュアルＭＯＳＦＥＴのテスト方法は、ドレイン端子、ゲート端子、ソース端子のパッケージがすべて外部に出ている状態でパラメータテストを行うことである。
技術の発展に伴って、一部のチップサプライヤーは、コスト削減と性能向上を図る観点から、デュアルＭＯＳＦＥＴの内部構造を改良して、チップのドレイン端子を外部に出さずに、テスト項目および仕様を変えて、チップに同様の機能を実現させるようにした。
しかしながら、このような外部にドレイン端子が出ていないＭＯＳＦＥＴチップについては、通常のＭＯＳＦＥＴのテスト方式を、そのまま適用することができないといった問題がある。
例えば、既存のディスクリート試験装置システムに基づく従来のデュアルＭＯＳＦＥＴテスト方式は、ＭＯＳＦＥＴのドレイン端子、ゲート端子、ソース端子に対応するテスト仕様に従ってテストプログラムを呼び出し、電圧や電流を設定してファンクションテストを行うだけである。そのため、ドレイン端子が内部で短絡されている、または、ドレイン端子が外部に引き出されていないＭＯＳＦＥＴには適用することができないといった問題がある。
また、既存のテスト方法は、動作原理が複雑で、トラブルシューティングも難しく、テストアイテムが多く、チップ間の接続性能が悪く、ドレイン端子が内部短絡されている場合にそのまま適用することができない等の問題もあり、これらの従来の問題を解決することができるＭＯＳＦＥＴのテスト方法の開発が急務となっている。
本願明は、このような従来の問題点を解決するためになされたものであって、テスト時間の短縮とテスト効率を向上させることができるＭＯＳＦＥＴのテスト方法を提供することを目的とする。
本発明は、テスターを用いてＭＯＳＦＥＴの電気的特性を測定するＭＯＳＦＥＴのテスト方法であって、第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴを、マトリックスボックスを介して前記テスターに接続し、ソフトウェアを用いて前記マトリックスボックスの各端子の接続を入れ替えることで、前記第１のＭＯＳＦＥＴのゲート端子とソース端子、および、前記第２のＭＯＳＦＥＴのゲート端子とソース端子のテストを実行した後に、前記第１のＭＯＳＦＥＴのソース端子を前記テスターのコレクター端子に接続して０ボルトに設定し、前記第２のＭＯＳＦＥＴのソース端子を前記テスターのエミッタ端子に接続し、前記第１のＭＯＳＦＥＴのドレイン端子として使用し、テストを実行した後の前記第１のＭＯＳＦＥＴのゲート端子とソース端子をショートするとともに、テストを実行した後の前記第２のＭＯＳＦＥＴのゲート端子とソース端子をショートした状態で、前記第２のＭＯＳＦＥＴのソース端子と前記第１のＭＯＳＦＥＴのソース端子との間に所定の電流を印加することで、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの両方の電気的特性を測定する、ことを特徴とするＭＯＳＦＥＴのテスト方法である。
本発明によれば、ＭＯＳＦＥＴにある一方の側のソース端子をドレイン端子の替わりにすることで、従来のテスト方式ではドレイン端子が内部で短絡されている、またはドレイン端子が外部に出ていないＭＯＳＦＥＴには適用できない状況を改善し、テスト時間の短縮とテスト効率を向上させることができる。
以下、本発明の実施形態について添付図面を参照して説明する。なお、下記に説明する実施形態は例示的なものであり、本発明の解釈のために使用されることを意図しており、本発明を限定するものではない。
図１および図２を参照して、本発明のテスト方法について説明する。
図１および図２を参照して、本発明のテスト方法について説明する。
外部配線では、テスト対象のＭＯＳＦＥＴのゲート端子、ドレイン端子、ソース端子を、テスターのベース端子、コレクター端子、エミッタ端子に、それぞれ接続するが、本例では、ステップＳ１０１において、テスターのベース端子、コレクター端子、エミッタ端子の３本を、マトリックスボックスに接続して８本に拡張し、ソフトウェアでマトリックスボックスの各端子の接続を入れ替える。
通常はテスト項目によって各端子の接続方法が変化するが、本例ではソフトウェアでマトリックスボックスの各端子の接続を入れ替えるため、外部配線を変更する必要がない。
ここで、ＭＯＳＦＥＴの端子は、ゲート端子、ドレイン端子、および、ソース端子を含み、ゲート端子およびソース端子は、テストに適用する電気パラメータ設定条件がある。また、テスターの端子は、ベース端子、コレクター端子、および、エミッタ端子を含む。
外部配線とは、ゲート端子をテスターのベース端子に接続し、ドレイン端子をテスターのコレクター端子に接続し、ソース端子をテスターのエミッタ端子に接続する意味である。外部配線を変えないとは、マトリックスボックスと接続するテスターの電極の３から８チャンネルの外部配線を変えないことである。
また、本方法の測定範囲は、ドレイン端子が外部に出ていないデュアルＭＯＳＦＥＴチップと、ドレイン端子が外部に出ている通常のＭＯＳＦＥＴチップの測定を含む。
この実施形態では、テスターのベース端子を、ＭＯＳＦＥＴのゲート端子に接続し、テスターのコレクター端子を、ＭＯＳＦＥＴのドレイン端子に接続し、テスターのエミッタ端子を、ＭＯＳＦＥＴのソース端子に接続する。テスト項目によって各端子の接続が異なるので、外部配線は上記の接続方法に従って、マトリックスソフトウェアで各端子に必要なソースを調整する。
図１のステップＳ１０２では、マトリックスチャンネルを調整して、通常通りに第１のゲート端子Ｇ１と第１のソース端子Ｓ１、および、第２のゲート端子Ｇ１と第２のソース端子Ｓ１のファンクションテストを行う。
マトリクスボックスの役割は、チップのファンクションパラメータテストのためのマトリクスレシピをデバッグすることである。この実施形態では、ＭＯＳＦＥＴのゲート端子Ｇ１，Ｇ２およびソース端子Ｓ１，Ｓ２に対応するテスト仕様に従ってテストプログラムを呼び出し、電圧や電流を設定してファンクションテストを行ってテスト結果を得る。
次に、ステップＳ１０３では、第１のソース端子Ｓ１を０ボルトに設定し、第２のソース端子Ｓ２を第１のドレイン端子Ｄ１として使用し、電気パラメータを設定して、チップの機能パラメータテストを行って、結果を得る。
図３（ａ），（ｂ）は、本発明のＭＯＳＦＥＴのテスト方法の動作原理を示す図である。
例えば、Ｉd（ドレイン電流）の印加電流が２５０μＡ必要なBVDSSをテストする場合には、マトリックスボックスをコントロールして、第２のソース端子Ｓ２をテスターのエミッタ端子Ｅに接続する。また、第１のソース端子Ｓ１端子を、テスターのコレクター端子Ｃに接続して０ボルトに設定し、ＩS2S1が２５０μＡになるように電流を印加することで、第２のソース端子Ｓ２を第１のドレイン端子Ｄ１として、テストを行う。
また、機能パラメータテストとは、ＢＮＣケーブルを使用して、テストステーションのメジャーユニットとマトリックスボックスに接続して、チップのパラメータテストを行うことを意味する。
図３（ｃ）に、本発明のデュアルＭＯＳＦＥＴのテスト時間と、従来のデュアルＭＯＳＦＥＴのテスト時間、および、従来の半導体テスターを使用したテスト時間の比較結果を示す。
本発明のテスト方法では、従来のテスト方法と比べて３０．６％の効率の向上を実現することができ、従来の半導体テスターと比べて７１％の効率の向上を実現することができた。
以上説明したように、本実施形態に係るＭＯＳＦＥＴのテスト方法は、テスターを用いてＭＯＳＦＥＴの電気的特性を測定するＭＯＳＦＥＴのテスト方法であって、第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴを、マトリックスボックスを介して前記テスターに接続し、ソフトウェアを用いて前記マトリックスボックスの各端子の接続を入れ替えることで、前記第１のＭＯＳＦＥＴのソース端子（第１のソース端子Ｓ１）を前記テスターのコレクター端子Ｃに接続して０ボルトに設定し、前記第２のＭＯＳＦＥＴのソース端子（第１のソース端子Ｓ２）を前記テスターのエミッタ端子Ｅに接続し、前記第１のＭＯＳＦＥＴのドレイン端子（第１のドレイン端子Ｄ１）として使用し、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの両方の電気的特性を測定する、ことを特徴とするＭＯＳＦＥＴのテスト方法である。
従来のテスト方法では、ドレイン端子が内部で短絡されているデュアルＭＯＳＦＥＴの場合、最初に一方のＭＯＳＦＥＴのテストを行い、次に他方のＭＯＳＦＥＴのテストを行うが、本発明では、ＭＯＳＦＥＴにある一方の側のソース端子をドレイン端子の替わりにして、電圧や電流を設定してファンクションテストを行うことで、２つのＭＯＳＦＥＴのドレイン端子間の接続をテストで確認することができるため、テスト項目を減らすことができ、チップの間の接続性能がよくなり、従来のＭＯＳＦＥＴのように各アイテムを個別にテストする必要がない。
本発明では、外部に出ていないドレイン端子のＭＯＳＦＥＴチップの試験装置システム方式を作成し、ＭＯＳＦＥＴにある一方の側のソース端子をドレイン端子の替わりにすることで、従来のテスト方式ではドレイン端子が内部で短絡されている、またはドレイン端子が外部に出ていないＭＯＳＦＥＴには適用できない状況を改善し、テスト時間の短縮とテスト効率を向上させることを実現した。
なお、上記実施形態の内容は、本発明の最善の実施形態であり、本発明の権利範囲を限定するものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。したがって、当技術分野の一般エンジニアにより、上記の実施形態を実現するプロセスの全部または一部を理解することができ、本発明の趣旨に従った設計変更等は、本件発明の範囲内にとどまる。
本発明は、テスターを用いてＭＯＳＦＥＴの電気的特性を測定するＭＯＳＦＥＴのテスト方法であって、第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴを、マトリックスボックスを介して前記テスターに接続し、ソフトウェアを用いて前記マトリックスボックスの各端子の接続を入れ替えることで、前記第１のＭＯＳＦＥＴのゲート端子とソース端子、および、前記第２のＭＯＳＦＥＴのゲート端子とソース端子のテストを実行した後に、前記第１のＭＯＳＦＥＴのソース端子を前記テスターのコレクター端子に接続して０ボルトに設定し、前記第２のＭＯＳＦＥＴのソース端子を前記テスターのエミッタ端子に接続し、前記第１のＭＯＳＦＥＴのドレイン端子として使用し、前記第１のＭＯＳＦＥＴのゲート端子とソース端子をショートするとともに、前記第２のＭＯＳＦＥＴのゲート端子とソース端子をショートした状態で、前記第２のＭＯＳＦＥＴのソース端子と前記第１のＭＯＳＦＥＴのソース端子との間に所定の電流を印加することで、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの両方の電気的特性を測定する、ことを特徴とするＭＯＳＦＥＴのテスト方法である。
Claims (2)
- テスターを用いてＭＯＳＦＥＴの電気的特性を測定するＭＯＳＦＥＴのテスト方法であって、
第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴを、マトリックスボックスを介して前記テスターに接続し、
ソフトウェアを用いて前記マトリックスボックスの各端子の接続を入れ替えることで、前記第１のＭＯＳＦＥＴのゲート端子とソース端子、および、前記第２のＭＯＳＦＥＴのゲート端子とソース端子のテストを実行した後に、前記第１のＭＯＳＦＥＴのソース端子を前記テスターのコレクター端子に接続して０ボルトに設定し、前記第２のＭＯＳＦＥＴのソース端子を前記テスターのエミッタ端子に接続し、前記第１のＭＯＳＦＥＴのドレイン端子として使用し、
テストを実行した後の前記第１のＭＯＳＦＥＴのゲート端子とソース端子をショートするとともに、テストを実行した後の前記第２のＭＯＳＦＥＴのゲート端子とソース端子をショートした状態で、前記第２のＭＯＳＦＥＴのソース端子と前記第１のＭＯＳＦＥＴのソース端子との間に所定の電流を印加することで、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの両方の電気的特性を測定する、
ことを特徴とするＭＯＳＦＥＴのテスト方法。 - 請求項１に記載のＭＯＳＦＥＴのテスト方法であって、
ドレイン端子が外部に出ていないデュアルＭＯＳＦＥＴチップ、および、ドレイン端子が外部に出ているＭＯＳＦＥＴチップ、の両方のテストに適用される、
ことを特徴とするＭＯＳＦＥＴのテスト方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911116747.2 | 2019-11-15 | ||
| CN201911116747.2A CN110824326A (zh) | 2019-11-15 | 2019-11-15 | 一种mosfet的测试方法 |
| JP2020189056A JP6996786B2 (ja) | 2019-11-15 | 2020-11-13 | Ｍｏｓｆｅｔのテスト方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020189056A Division JP6996786B2 (ja) | 2019-11-15 | 2020-11-13 | Ｍｏｓｆｅｔのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022031892A true JP2022031892A (ja) | 2022-02-22 |
| JP7042542B2 JP7042542B2 (ja) | 2022-03-28 |
Family
ID=69555442
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020189056A Active JP6996786B2 (ja) | 2019-11-15 | 2020-11-13 | Ｍｏｓｆｅｔのテスト方法 |
| JP2021199772A Active JP7042542B2 (ja) | 2019-11-15 | 2021-12-09 | Ｍｏｓｆｅｔのテスト方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020189056A Active JP6996786B2 (ja) | 2019-11-15 | 2020-11-13 | Ｍｏｓｆｅｔのテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (2) | JP6996786B2 (ja) |
| CN (1) | CN110824326A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675091B2 (ja) * | 1984-12-27 | 1994-09-21 | 富士電機株式会社 | Ｍｏｓ形ｆｅｔの熱抵抗測定方法 |
| JPH0821719B2 (ja) * | 1986-02-20 | 1996-03-04 | 三菱電機株式会社 | 半導体装置 |
| JPH11211786A (ja) * | 1998-01-29 | 1999-08-06 | Sony Tektronix Corp | 熱抵抗測定方法 |
| US20050285616A1 (en) * | 2004-06-29 | 2005-12-29 | Ali Keshavarzi | Overvoltage detection apparatus, method, and system |
| JP2006147700A (ja) * | 2004-11-17 | 2006-06-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2008109008A (ja) * | 2006-10-27 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2016134603A (ja) * | 2015-01-22 | 2016-07-25 | 力晶科技股▲ふん▼有限公司 | トランジスタテスト回路及び方法、半導体記憶装置、並びに半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355662B1 (ko) * | 2001-08-25 | 2002-10-11 | 최웅림 | 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법 |
| JP4202012B2 (ja) * | 2001-11-09 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 発光装置及び電流記憶回路 |
| CN201478306U (zh) * | 2009-08-04 | 2010-05-19 | 沈富德 | 扁平式封装双场效应晶体管器件 |
| CN201622323U (zh) * | 2010-04-02 | 2010-11-03 | 江西联创特种微电子有限公司 | 小功率NPN型三极管hFE参数测试仪 |
| CN102096036B (zh) * | 2010-12-03 | 2013-12-11 | 华东光电集成器件研究所 | 一种集成三极管阵列电路测试装置 |
-
2019
- 2019-11-15 CN CN201911116747.2A patent/CN110824326A/zh active Pending
-
2020
- 2020-11-13 JP JP2020189056A patent/JP6996786B2/ja active Active
-
2021
- 2021-12-09 JP JP2021199772A patent/JP7042542B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675091B2 (ja) * | 1984-12-27 | 1994-09-21 | 富士電機株式会社 | Ｍｏｓ形ｆｅｔの熱抵抗測定方法 |
| JPH0821719B2 (ja) * | 1986-02-20 | 1996-03-04 | 三菱電機株式会社 | 半導体装置 |
| JPH11211786A (ja) * | 1998-01-29 | 1999-08-06 | Sony Tektronix Corp | 熱抵抗測定方法 |
| US20050285616A1 (en) * | 2004-06-29 | 2005-12-29 | Ali Keshavarzi | Overvoltage detection apparatus, method, and system |
| JP2006147700A (ja) * | 2004-11-17 | 2006-06-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2008109008A (ja) * | 2006-10-27 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2016134603A (ja) * | 2015-01-22 | 2016-07-25 | 力晶科技股▲ふん▼有限公司 | トランジスタテスト回路及び方法、半導体記憶装置、並びに半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110824326A (zh) | 2020-02-21 |
| JP2021081427A (ja) | 2021-05-27 |
| JP7042542B2 (ja) | 2022-03-28 |
| JP6996786B2 (ja) | 2022-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102004218B (zh) | 芯片可接受度测试方法 | |
| JPWO2011151856A1 (ja) | 測定装置および測定方法 | |
| US20140282349A1 (en) | Method and apparatus for current limit test for high power switching regulator | |
| CN106233150B (zh) | 保护测试仪器的电路 | |
| CN110457743B (zh) | 一种基于fpga的芯片检测方法 | |
| TWM595884U (zh) | 測試用於積體電路裝置的晶圓之測試系統和方法 | |
| JP7042542B2 (ja) | Ｍｏｓｆｅｔのテスト方法 | |
| CN111090036B (zh) | 一种基于ate的芯片动态负载测试方法 | |
| CN103837809A (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
| CN115586391A (zh) | 电性测试电路、芯片、系统、方法、电子设备和存储介质 | |
| CN114460443A (zh) | 一种虚拟化自动测试设备的系统、测试方法及存储介质 | |
| CN113030675B (zh) | 一种基于临近颗粒法的无背金mosfet晶圆测试方法 | |
| US20050134301A1 (en) | Simultaneous pin short and continuity test on IC packages | |
| CN104730448A (zh) | 自动测试设备资源配置方法与自动测试通道配置装置 | |
| JP5919947B2 (ja) | 半導体素子の測定方法及び半導体素子の測定装置 | |
| CN108398631B (zh) | 静电放电失效验证方法 | |
| US9729163B1 (en) | Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter | |
| JP2008286773A (ja) | 混合信号処理回路を有するプローブカードおよび被試験カード | |
| TWI637177B (zh) | 用於測試半導體元件之系統及方法 | |
| JP4744884B2 (ja) | ウエハ検査装置及びウエハ検査方法 | |
| CN103197222A (zh) | 晶体管漏电流的测试方法 | |
| US20190271721A1 (en) | Self aligned sort probe card for si bridge wafer | |
| JP2019100951A (ja) | 半導体装置の検査方法、及び検査装置 | |
| JP2765527B2 (ja) | 半導体装置の評価方法 | |
| CN106053919A (zh) | 一种确定芯片管脚驱动电流的方法、设备及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211209 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20211209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220308 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7042542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |